第4章第6講MOS傳輸門邏輯電路課件

4.6MOS傳輸門邏輯電路MOS傳輸門的基本特性MOS傳輸門邏輯電路14.6MOS傳輸門邏輯電路MOS傳輸門的基本特性1MOS傳輸門的基本特性NMOS/PMOS傳輸門特性CMOS傳輸門特性2MOS傳輸門的基本特性NMOS/PMOS傳輸門特性2

MOS傳輸門結(jié)構(gòu)

NMOS傳輸門

PassTransistor源、漏端不固定雙向?qū)–MOS傳輸門Transmission

GateNMOS,PMOS并聯(lián)源、漏端不固定柵極接相反信號(hào)兩管同時(shí)導(dǎo)通或截止CMOS反相器NMOS,PMOS串聯(lián)源端接固定電位、漏端輸出柵極接相同信號(hào)兩管輪流導(dǎo)通或截止3MOS傳輸門結(jié)構(gòu)NMOS傳輸門CMOS傳輸門CMOS反NMOS傳輸門傳輸高電平特性源端(G)(D)(S)Hints:VD=VG,器件始終處于飽和區(qū),直到截止Vin=VDD,Vc=VDD4NMOS傳輸門傳輸高電平特性源端(G)(D)(S)HintsNMOS傳輸高電平輸出電壓：有閾值損失工作在飽和區(qū)，但是電流不恒定低效傳輸高電平(電平質(zhì)量差，充電電流小)Vin=VDD,Vc=VDD，Vout＝VDD－VthVOUT=VDD-VTN5NMOS傳輸高電平輸出電壓：有閾值損失Vin=VDD,Vc=NMOS傳輸門傳輸?shù)碗娖教匦月┒?G)(s)(D)Hints:器件先處于飽和區(qū)，后處于線性區(qū)（類似于CMOS反相器中的NMOS管）Vin=0VC=VDD6NMOS傳輸門傳輸?shù)碗娖教匦月┒?G)(s)(D)HintsNMOS傳輸?shù)碗娖捷敵鲭妷海簺]有閾值損失先工作在飽和區(qū)，后進(jìn)入線形區(qū)高效傳輸?shù)碗娖剑娖劫|(zhì)量好，充電電流大）Vin=0,Vc=VDD，Vout＝0VOUT=07NMOS傳輸?shù)碗娖捷敵鲭妷海簺]有閾值損失Vin=0,Vc=VNMOS傳輸高電平和

低電平的輸出波形8NMOS傳輸高電平和

低電平的輸出波形8PMOS傳輸門傳輸特性漏端(G)(s)(D)傳輸高電平情況傳輸?shù)碗娖角闆r器件先處于飽和區(qū)，后處于線性區(qū)器件始終處于飽和區(qū),直到截止VOUT=VDDVOUT=-VTP9PMOS傳輸門傳輸特性漏端(G)(s)(D)傳輸高電平情況傳輸管（NMOS/PMOS傳輸門）結(jié)構(gòu)簡(jiǎn)單有閾值損失NMOS高效傳輸?shù)碗娖剑托鬏敻唠娖絇MOS高效傳輸高電平，低效傳輸?shù)碗娖絍OUT=VDD-VTNVOUT=0VOUT=VDDVOUT=-VTP10傳輸管（NMOS/PMOS傳輸門）結(jié)構(gòu)簡(jiǎn)單VOUT=VDD-NMOS/PMOS傳輸門特性CMOS傳輸門特性MOS傳輸門的基本特性11NMOS/PMOS傳輸門特性MOS傳輸門的基本特性11CMOS傳輸門傳輸高電平特性傳輸高電平分為3個(gè)階段：（1）NMOS和PMOS都飽和；（2）NMOS飽和,PMOS線性；（3）NMOS截止,PMOS線性。0VDDVDDVinVoutVDDVTPVTN單管導(dǎo)通雙管導(dǎo)通單管導(dǎo)通--VOUT=VDD-VTNVOUT=0VOUT=VDDVOUT=-VTP12CMOS傳輸門傳輸高電平特性傳輸高電平分為3個(gè)階段：0VDDCMOS傳輸門傳輸?shù)碗娖教匦詡鬏數(shù)碗娖椒譃?個(gè)階段：（1）NMOS和PMOS都飽和；（2）NMOS線性,PMOS飽和；（3）NMOS線性,PMOS截止。0VDDVDDVinVoutVDDVTPVTN單管導(dǎo)通雙管導(dǎo)通單管導(dǎo)通--VOUT=VDD-VTNVOUT=0VOUT=VDDVOUT=-VTP13CMOS傳輸門傳輸?shù)碗娖教匦訡MOS傳輸門直流電壓傳輸特性CLVVDDoutVin始終有一個(gè)器件是導(dǎo)通的，可以傳輸全擺幅的信號(hào)14CMOS傳輸門直流電壓傳輸特性CLVVDDoutVin始終有CMOS傳輸門導(dǎo)通電流的變化傳輸高電平傳輸?shù)碗娖紺LVVCoutVin15CMOS傳輸門導(dǎo)通電流的變化傳輸高電平傳輸?shù)碗娖紺LVCMOS傳輸門導(dǎo)通電阻的變化傳輸延遲時(shí)間傳輸?shù)碗娖?6CMOS傳輸門導(dǎo)通電阻的變化傳輸延遲時(shí)間傳輸?shù)碗娖?6MOS傳輸門邏輯電路傳輸門組合邏輯傳輸門陣列傳輸門邏輯形式（CPL和DPL）17MOS傳輸門邏輯電路傳輸門組合邏輯17兩個(gè)傳輸管串聯(lián)Y=C1C2A+C1C2X兩個(gè)傳輸管并聯(lián)Y=C1C2A+C1C2B+C1C2X+C1+C2X一個(gè)MOS管可以看作一個(gè)可控開關(guān)(傳輸管)，Y=CA+CX傳輸門的邏輯特點(diǎn)避免不定態(tài)：短路（同時(shí)驅(qū)動(dòng)）和輸出高阻（沒有驅(qū)動(dòng)）

18兩個(gè)傳輸管串聯(lián)兩個(gè)傳輸管并聯(lián)Y=C1C2A+C1C2B用傳輸門實(shí)現(xiàn)組合邏輯用傳輸門實(shí)現(xiàn)2輸入或門的電路

問(wèn)題：為什么M1不用CMOS傳輸門VOUT=VDD-VTNVOUT=0VOUT=VDDVOUT=-VTPY=?19用傳輸門實(shí)現(xiàn)組合邏輯用傳輸門實(shí)現(xiàn)2輸入或門的電路問(wèn)題：為傳輸門組合邏輯傳輸門結(jié)構(gòu)

互補(bǔ)CMOS結(jié)構(gòu)傳輸門結(jié)構(gòu)靈活，可以用較少的器件實(shí)現(xiàn)邏輯功能實(shí)際的傳輸門電路一般需要輸入/輸出端加反相器傳輸門結(jié)構(gòu)與或邏輯一般不如互補(bǔ)CMOS結(jié)構(gòu)高效20傳輸門組合邏輯傳輸門結(jié)構(gòu)互補(bǔ)CMOS結(jié)構(gòu)傳輸門結(jié)構(gòu)靈活，異或門傳輸門結(jié)構(gòu)靈活，可以用較少的器件實(shí)現(xiàn)邏輯功能傳輸門實(shí)現(xiàn)異或等復(fù)雜邏輯門結(jié)構(gòu)效率較高NMOS和CMOS結(jié)構(gòu)Y21異或門傳輸門結(jié)構(gòu)靈活，可以用較少的器件實(shí)現(xiàn)邏輯功能Y21改進(jìn)的傳輸門結(jié)構(gòu)異或電路A=0時(shí)工作,實(shí)現(xiàn)ABA=1時(shí)工作,實(shí)現(xiàn)AB22改進(jìn)的傳輸門結(jié)構(gòu)異或電路A=0時(shí)工作,實(shí)現(xiàn)ABA=1時(shí)工作多路選擇器多路選擇器邏輯類似于異或邏輯，適合傳輸門結(jié)構(gòu)也可以利用傳輸門實(shí)現(xiàn)三態(tài)門23多路選擇器多路選擇器邏輯類似于異或邏輯，適合傳輸門結(jié)構(gòu)23全加器全加器中求和邏輯是3異或24全加器全加器中求和邏輯是3異或24傳輸門邏輯電路傳輸門組合邏輯傳輸門陣列傳輸門邏輯形式（CPL和DPL）25傳輸門邏輯電路傳輸門組合邏輯25傳輸門陣列邏輯用NMOS傳輸門陣列實(shí)現(xiàn)多功能發(fā)生器討論：如何避免輸出不定態(tài)26傳輸門陣列邏輯用NMOS傳輸門陣列實(shí)現(xiàn)多功能發(fā)生器討論：如何多功能發(fā)生器的真值表27多功能發(fā)生器的真值表272828用CMOS傳輸門構(gòu)成多功能發(fā)生器傳輸門陣列的優(yōu)點(diǎn)：結(jié)構(gòu)簡(jiǎn)單、規(guī)整，邏輯組合能力靈活多樣，便于版圖自動(dòng)化設(shè)計(jì)。傳輸門陣列的缺點(diǎn)：驅(qū)動(dòng)負(fù)載的能力弱，單獨(dú)的NMOS或PMOS傳輸門有閾值損失。29用CMOS傳輸門構(gòu)成多功能發(fā)生器傳輸門陣列的優(yōu)點(diǎn)：結(jié)構(gòu)簡(jiǎn)單、傳輸門邏輯電路傳輸門組合邏輯傳輸門陣列傳輸門邏輯形式（CPL和DPL）30傳輸門邏輯電路傳輸門組合邏輯30邏輯形式（logicstyle）可以實(shí)現(xiàn)任意邏輯的一種器件排列方法互補(bǔ)CMOS邏輯各種傳輸門邏輯Domino邏輯不同的邏輯形式根據(jù)自身特點(diǎn)，適合特定邏輯功能（互補(bǔ)CMOS適合與或邏輯，傳輸門適合異或邏輯）31邏輯形式（logicstyle）可以實(shí)現(xiàn)任意邏輯的一種器件互補(bǔ)傳輸晶體管邏輯(CPL)ComplementaryPass-transistorLogic優(yōu)點(diǎn)：非常簡(jiǎn)單規(guī)則的電路形式，具有很強(qiáng)的邏輯組合能力；用互補(bǔ)的輸入信號(hào)同時(shí)產(chǎn)生一對(duì)互補(bǔ)的輸出（雙軌邏輯）；模塊式電路結(jié)構(gòu)，用基本模塊組合成復(fù)雜功能電路。缺點(diǎn)：輸出有閾值損失，噪聲容限低，驅(qū)動(dòng)能力差。

可以在輸出增加CMOS反相器改善性能。32互補(bǔ)傳輸晶體管邏輯(CPL)ComplementaryPaCPL增加輸出反相器和電平恢復(fù)器件提高驅(qū)動(dòng)能力，恢復(fù)閾值損失電平33CPL增加輸出反相器和電平恢復(fù)器件33雙傳輸晶體管邏輯(DPL)DoublePass-transistorLogic優(yōu)點(diǎn)：保持了CPL的優(yōu)點(diǎn)，沒有閾值損矢，雙路傳輸，速度快。缺點(diǎn)：比CPL用的管