組合邏輯電路

第三章組合邏輯電路基本知識點*組合邏輯電路的特點*組合邏輯電路功能的表示方法及相互轉換*組合邏輯電路的分析方法和設計方法*常用集成組合邏輯電路的邏輯功能、使用方法和應用舉例*組合邏輯電路中的競爭–冒險現(xiàn)象及消除競爭–冒險現(xiàn)象的常用方法3.1概述在數(shù)字電路中根據(jù)邏輯功能的不同特點，可將其分為兩大類：一類是組合邏輯電路，另一類是時序邏輯電路。組合邏輯電路在邏輯功能上的共同特點是：任意時刻的輸出狀態(tài)僅取決于該時刻的輸入狀態(tài)，與電路原來的狀態(tài)無關。在電路結構上的特點是：它是由各種門電路組成的，而且只有從輸入到輸出的通路，沒有從輸出到輸入的反饋回路。由于組合邏輯電路的輸出狀態(tài)與電路的原來狀態(tài)無關，所以組合邏輯電路是一種無記憶功能的電路。由此可知第二章中介紹的各種門電路都屬于組合邏輯電路。描述一個組合邏輯電路邏輯功能的方法很多，通常有：邏輯函數(shù)表達式、真值表、邏輯圖、卡諾圖、波形圖五種。它們各有特點，又相互聯(lián)系，還可以相互轉換。3.2邏輯功能各種表示方法的特點及其相互轉換一、邏輯功能各種表示方法的特點1、邏輯達式是用是形式簡單、書寫方便，便于進行運算和轉換2、真值表真值表是根據(jù)給定的邏輯問題，把輸入變量的各種取值的組合和函數(shù)表達式邏輯表與、或、非等基本運算來表示輸入變量和輸出函數(shù)因果關系的邏輯代數(shù)式。其特點。但表達式形式不唯一。對應的輸出函數(shù)值排列成表格。其特點是：直觀、明了，可直接看出輸入變量與輸出函數(shù)各種取值之間的一一對應關系。真值表具有唯一性。3、邏輯圖是用若干基本邏輯符號連接成的電路比較接近于實際的電路，但它只反映電路的邏輯功能而不反映電氣參數(shù)和圖邏輯圖。其特點是：與實際使用的器件有著對應關系，性能。同一種邏輯

功能可以用多種邏輯圖實現(xiàn)，它不具備唯一性。4、卡諾圖卡諾圖是按相鄰性原則排列的最小項的方格圖。它實際上是真值表的特定的圖示形式。其特點是在化簡邏輯函數(shù)時比較直觀容易掌握?？ㄖZ圖具有唯一性，但化簡后的邏輯表達式不是唯一的。5、波形圖波形圖是利用高、低電平來代表邏輯1和邏輯0，由此而畫出的圖形。其特點是可以直觀、清晰地看到輸入變量和輸出函數(shù)間隨時間變化的對應的邏輯關系的全過程。波形圖具有唯一性。二、各種表示方法的相互轉換1、邏輯函數(shù)表達式與真值表（1）由邏輯函數(shù)表達式列真值表根據(jù)表達式列真值表有如下兩種方法方法一：將輸入變量的所有取值一一代入邏輯函數(shù)表達式中，求出所對應的邏輯函數(shù)值。再將它們列成表格即可得到真值表?！纠?.2.1】根據(jù)YACAB邏輯函數(shù)表達式寫出它的真值表解：寫出A、B、C三個變量的八種不同取值的組合，再將各種取值分別代入邏輯函數(shù)表達式中得到對應的邏輯函數(shù)Y的值。列表即可。見表3-1表3-1輸入輸出A00001111B00110011C01010101Y00111010方法二：先將邏輯函數(shù)表達式轉換為標準的與或表達式，再將式中每個“1”，其余的最小項填為“0”解：YACABABCABCABCABC最小項對應的函數(shù)值填為將式中存在的最小項對應的邏輯函數(shù)填為“1”，不存在的最小項對應的邏輯函數(shù)填為“0”，列表即可。仍可得表3-1的真值表。（2）由真值表寫邏輯函數(shù)表達式其方法為：①從真值表中找出邏輯函數(shù)值為1的所有輸入變量取值組合將邏輯函數(shù)值為1的每一組變量組合寫成一個與式。輸入變量組合中取值為1的寫原變量，取值為的0寫反變量。②將這些變量的與組合相加，得標準與或邏輯函數(shù)表達式。③化簡邏輯函數(shù)表達式若所得的函數(shù)表達式不是最簡的函數(shù)表達式，則需對其進行化簡?！纠?.2.2】根據(jù)真值表（見表3-2）寫出它的邏輯函數(shù)表達式表3-2例3.2.2的真值表輸入輸出A0011B0101Y1001解：寫出函數(shù)值為1所對應的變量組合AB、AB將這些變量組合相加可得邏輯函數(shù)表達式YABAB2、邏輯函數(shù)表達式與邏輯圖（1）由邏輯函數(shù)表達式畫邏輯圖將表達式中的運算符號用相應的邏輯符號代替并按照運算順序把這些邏輯符號連接起來便可得到對應的邏輯圖?！纠?.2.3】出ABAB對應的邏輯圖解：對應的邏輯圖見圖3-1Y圖3-1【例3.2.3】的邏輯圖（2）由邏輯圖寫邏輯函數(shù)表達式從邏輯圖的輸入端到輸出端逐級寫出每個邏輯符號對應的表達式，就可得到相應的邏輯函數(shù)表達式?！纠?.2.4】由圖3-2寫出其邏輯函數(shù)表達式圖3-2解：根據(jù)邏輯圖逐級寫出輸出端的邏輯函數(shù)表達式YA1YY·BAB21YYCABC23、邏輯表達式與波形圖（1）由邏輯表達式畫波形圖①首先根據(jù)邏輯函數(shù)表達式列出函數(shù)的真值表②再由真值表畫波形圖其中表中的邏輯1代表高電平，表中的邏輯0代表低電平，畫出相應的輸出輸入波形。【例3.2.5】畫出邏輯函數(shù)YABAB的波形圖(1)根據(jù)邏輯函數(shù)式列真值表見表3-3解：表3-3例3.2.5的真值表輸入輸出A0011B0101Y0110由真值表畫波形圖，見圖3-3圖3-3(2)由波形圖寫出邏輯函數(shù)表達式①根據(jù)波形圖列真值表波形圖中重復出現(xiàn)的變量組合只寫一次，未出現(xiàn)的變量組合按無關項處理。②再根據(jù)真值表寫出標準的與或邏輯函數(shù)表達式③若不是最簡的邏輯函數(shù)表達式，則需對其進行化簡【例3.2.6】數(shù)字電路的輸入信號A、B、C與輸出信號Y的波形圖如圖3-4所示圖3-4寫出邏輯函數(shù)Y的表達式解：根據(jù)波形圖列真值表，見表3-4所示表3-4輸入輸出A00001111B00110011C01010101Y11101010根據(jù)真值表寫出標準的與或邏輯函數(shù)表達式，并化簡為YABCABCABCABCABCABC3.3組合邏輯電路的分析方法和設計方法3.3.1組合邏輯電路的分析方法分析組合邏輯電路的目的是為了確定電路的邏輯功能。分析步驟如下：（1）根據(jù)（2）化簡和（3）列出真值表給定的邏輯電路寫出邏輯函數(shù)表達式變換邏輯函數(shù)表達式（此步驟根據(jù)需要而定）從化簡和變換后的邏輯函數(shù)表達式中，若不能立刻看出這個電路的邏輯功能，則需列出與之對應的真值表。（4）根據(jù)化簡、變換后的邏輯函數(shù)表達式或真值表，確定組合邏輯電路的邏輯功能。對于典型的組合邏輯電路可直接說出其功能，對于非典型的組合邏輯電路，應根據(jù)真值表中邏輯變量和邏輯函數(shù)的取值規(guī)律來說明，即指出輸入為哪些狀態(tài)時，輸出為1或0?！纠?.3.1】分析圖3-5電路的邏輯功能圖3-5解：（1）寫出邏輯函數(shù)表達式YABAB（2）化簡函邏輯函數(shù)表達式YABAB，ABAB（3）分析邏輯功能從邏輯函數(shù)表達式中可以看出，該電路具有“同或”功能?！纠?.3.2】分析如圖3-6所示組合邏輯電路的功能圖3-61）寫出邏輯函數(shù)表達式解：（YABCABDACDBCD···從上面的邏輯函數(shù)表達式中，不能立刻看出電路的邏輯功能，因此需要列出真值表。（2）列真值表由函數(shù)表達式列真值表，見表3-5所示表3-5輸入輸出ABCDY00000000111111110000111100001111001100110011001101010101010101010000000100010111（3）分析邏輯功能從真值表中可以看出，該電路為四變量多數(shù)表決器，當輸入變量A、B、C、D有三個或三個以上為1時，輸出為1否則輸出為0。3.3.2組合邏輯電路的設計組合邏輯電路的設計就是根據(jù)給定的實際邏輯問題求出實現(xiàn)這一邏輯功能的最簡邏輯電路。所謂“最簡”，就是指電路所用的器件數(shù)最少，器件種類最少，器件間的連線也最少。組合邏輯電路的設計步驟如下：1、進行邏輯抽象將給定的實際邏輯問題通過抽象用一個邏輯函數(shù)表達式來描述。其具體方法為：（1）分析事件的因果關系，確定輸入變量和輸出變量，并對輸入、輸出變量進行邏輯賦值。通常把引起事件的原因做為輸入變量，而把事件的結果作出輸出變量，并用邏輯0、邏輯1分別代表輸入變量和輸出變量的兩種不同狀態(tài)。這里的邏輯0、邏輯1的具體含義是人為規(guī)定的。（2）根據(jù)給定的實際邏輯問題中的因果關系列出真值表。（3）根據(jù)真值表寫出邏輯函數(shù)表達式。至此便將一個實際的邏輯問題抽象成一個邏輯函數(shù)表達式。2、選擇器件種類。根據(jù)對電路的具體要求和器件資源情況決定采用哪一種類型的器件。函數(shù)表達式進行化簡或進行適當?shù)男问阶儞Q。對邏輯函數(shù)進行化簡得到最簡的函數(shù)表達式，若對所用器件的種類有所限制，還需將最簡邏輯函數(shù)表達式變換與器件種類相適應的形式。4、根據(jù)化簡或變換后的邏輯函數(shù)表達式畫出邏輯圖。部分內容在此不作介紹，請讀者自行查閱有關3、將邏輯原理性設計到此完成，之后進行工藝設計。這資料?！纠?.3.3】設計一個三人表電決路。要求當三個人中有兩個或三個表示同意，則表通決過，否則不通過。用與非門實現(xiàn)。解：1、進行邏輯抽象（1）確定分析命題，設三個人為輸入變量，分別用A、B、C表示，且為1時表示同意，為0時表示不同意。表決的結果為輸出變量，用Y表示，且為1時表示通過，為0時表示不通過。（2）根據(jù)命題列真值表，見表3-6所示輸入變量、輸出變量，并賦值。

表3-6輸入輸出A00001111B00110011C01010101Y00010111（3）根據(jù)真值表寫出邏輯函數(shù)表達式YABCABCABCABC2、選定邏輯器件用與非門集成器件3、化簡、變換邏輯函數(shù)。YABCABCABCABCABBCACABBCACAB·BC·AC4、根據(jù)邏輯函數(shù)式畫出邏輯圖，見圖3-7所示圖3-73.4集成組合邏輯電路在實踐中人們發(fā)現(xiàn)一些組合邏輯電路經常、大量地出現(xiàn)在各種數(shù)字系統(tǒng)中。如編碼器、譯碼器、數(shù)碼顯示器、數(shù)據(jù)選擇器、數(shù)值比較器、加法器等等。為了方便使用已把這些常用的組合邏輯電路制成了標準化的集成電路產品。下面將分別介紹這些集成器件的邏輯功能、符號、外引線排列、使用方法及應用舉例。3.4.1編碼器所謂編碼器就是將具有特定含義的信息（如數(shù)字、文字、符號等）用二進制代碼來表示的過程。能實現(xiàn)編碼功能的電路稱為編碼器，編碼器的輸入為被編信號，輸出為二進制代碼。按編碼方式不同，編碼器可分為普通編碼器和優(yōu)先編碼器。按輸出代碼的種類不同又可分為二進制編碼器和二—十進制編碼器等。一、二進制普通編碼器用n位二制制代碼對2個信息進行編碼的電路稱為二進制編碼器。圖3-8所示的電路為由n與非門及非門組成的三位二進制普通編碼的邏輯圖。它有7個編碼輸入端~，有3個進II71制代碼輸出端~。YY02圖3-8三位二進制普通編碼器由圖3-8可寫出編碼器各輸出端的邏輯函數(shù)表達式為YIIII24567YIIII71236YIIII70135由上述邏輯函數(shù)表達式可列出該編碼器的功能表，見表3-7所示表3-7三位二進制普通編碼器功能表輸入輸出IIIIIIIIY2Y1Y0012345670000000100000010000001000000100000010000001000000100000001111000011001100101010100100000下面根據(jù)三位二進制普通編碼器的功能表對其邏輯功能說明如下：（1）I~I為七個輸入端。輸入高電平有效。17高電平有效即為輸入信號為高電平時表示有編碼請求；輸入信號為低電平時，表示無編碼請求。當I~I全為低電平，即I~I無編碼請求時，輸出Y~Y全為低電平，此時相當于對171720I進行編碼。所以該編碼器能為8個輸入信號編碼。0（2）Y~Y為三個二進制代碼輸出端。輸出高電平有效。20三個二進制代碼從高位到低位的順序為Y、Y、Y，輸出為二進制碼原碼201（3）任何時刻只允許對1個輸入信號編碼此編碼器任何時刻都不允許有兩個或兩個以上輸入信號同時請求編碼，否則輸出將發(fā)生混亂。因此這種編碼器的輸入信號是相互排斥的。二、優(yōu)先編碼器優(yōu)先編碼器克服了普通編碼器輸入信號相互排斥的問題，它允許同時輸入兩個或兩個以上編碼信號。由于在設計優(yōu)先編碼器時已經預先對所有編碼信號按優(yōu)先順序進行了排隊，排除了優(yōu)先級別，所以當輸入端有多個編碼請求時，編碼器只對其中優(yōu)先級別最高的輸入信號進行編碼，而不考慮其它優(yōu)先級別比較低的輸入信號。常用的優(yōu)先編碼集成器件有74LS148、74LS147等。1、二進制優(yōu)先編碼器74LS148圖3-9給出了三位二進制優(yōu)先編碼器74LS148的符號圖、外引線排列圖。由于I~I，3個二進制代碼輸出端Y~Y，為此又把它叫做8線—3線優(yōu)先編碼它有8個編碼信號輸入端7020器。(a)國際符號圖(b)國內符號圖(c)外引線圖圖3-9優(yōu)先編碼器74LS14874LS148的功能見表3-8所示表3-874LS148的功能表表中H表示高電平，L表示低電平，X表示高或低電平。下面根據(jù)74LS148的功能表對其邏輯功能說明如下（1）I~I為8個編碼輸入端，低電平有效。70I優(yōu)先級別最高，依次降低，I優(yōu)先級別最低。70例如：在編碼器工作時，若IIIIIIII=LHLLHLHL即、I、I、I、I有I7654321075420編碼請求，、、無編碼請求時，編碼器只對的輸入信號進行編碼。對應的輸出代IIII6317碼為YYY=LLL。210（2）Y~Y為3個二進制代碼輸出端，低電平有效。20三位二進制代碼從高位到低位的排列為、、，且輸出代碼為二進制碼的反碼YYY210（3）為選通輸入端，低電平有效。S當S=H時，禁止編碼器工作。此時，不管編碼輸入端有無編碼請求，輸出YYY=HHH，210此時Y=H，=H；YsEX當S=L時，允許編碼器工