擴(kuò)展摩爾定律的bcd工藝技術(shù)

擴(kuò)展摩爾定律的bcd工藝技術(shù)

1bipoli/dcd工藝技術(shù)特點(diǎn)2011年版，國際半導(dǎo)體技術(shù)咨詢器對半導(dǎo)體技術(shù)的發(fā)展路徑進(jìn)行了總結(jié)和更新。以功能多樣性為目標(biāo)的擴(kuò)大摩爾定法仍然是半導(dǎo)體技術(shù)發(fā)展的一個(gè)重要方向，如圖1所示。擴(kuò)展摩爾定律的實(shí)質(zhì)是將不需嚴(yán)格遵從摩爾定律進(jìn)行尺寸縮小的功能集中在同一芯片或封裝中,以不同于CMOS數(shù)字電路的發(fā)展方式提供終端用戶新增的使用價(jià)值。在模擬集成電路制造中廣泛采用的BCD(Bipolar-CMOS-DMOS)工藝的出現(xiàn)和發(fā)展充分體現(xiàn)了擴(kuò)展摩爾定律的這一內(nèi)涵。BCD工藝技術(shù)是SGSThomson公司于上世紀(jì)80年代中期發(fā)明的在當(dāng)時(shí)極具創(chuàng)新性的集成電路工藝技術(shù)。如圖2所示,BCD工藝技術(shù)在同一芯片上集成了具有精確模擬功能的雙極型(Bipolar)器件、數(shù)字設(shè)計(jì)的CMOS器件和高壓大功率結(jié)構(gòu)的DMOS器件等不同器件。模擬電路作為外部世界與數(shù)字系統(tǒng)之間的接口,CMOS邏輯電路作為信號處理的核心,而高壓/功率部分則用于驅(qū)動外部負(fù)載。BCD工藝技術(shù)集中了Bipolar晶體管噪聲低、精度高和電流密度大,CMOS晶體管高集成度、低功耗、易邏輯控制,以及DMOS器件耐壓高、開關(guān)速度快,輸入阻抗高、驅(qū)動能力強(qiáng)、熱穩(wěn)定性好等特點(diǎn)。通過在同一芯片內(nèi)的不同功能電路的集成減少了系統(tǒng)內(nèi)部的互連,降低了電磁干擾,提高了系統(tǒng)的可靠性、穩(wěn)定性,同時(shí)也降低了系統(tǒng)功耗、體積、重量和總成本,整體表現(xiàn)出極好的綜合性能。因此,BCD工藝技術(shù)自從誕生以來,得到了半導(dǎo)體工業(yè)界的廣泛接受,許多集成器件制造(IDM)廠商和晶圓代工(Foundry)廠都積極投入到BCD工藝技術(shù)的開發(fā)和技術(shù)進(jìn)步過程中。2命性變化變化BCD工藝技術(shù)的出現(xiàn)帶來了模擬集成電路技術(shù)的革命性變化。經(jīng)過近三十年的發(fā)展,BCD工藝技術(shù)在特征尺寸縮小、高壓器件的結(jié)構(gòu)設(shè)計(jì)優(yōu)化、高低壓隔離技術(shù)和金屬互聯(lián)改進(jìn)等方面都取得了巨大的進(jìn)步。2.1雙極型工藝平臺在同一芯片上整合越來越復(fù)雜和多樣化的功能以及在各種應(yīng)用環(huán)境下實(shí)現(xiàn)高性能和高可靠性是推動BCD工藝技術(shù)的特征尺寸不斷縮小的源動力。第一代BCD工藝技術(shù)基于雙極型工藝平臺,特征尺寸為4μm。此后的BCD工藝技術(shù)切換到基于CMOS工藝開發(fā)并隨之進(jìn)步的發(fā)展路徑。BCD工藝技術(shù)的特征尺寸縮小與數(shù)字電路CMOS相類似,但是由于需要在數(shù)字電路的高密度和功率器件的高壓大電流特性之間進(jìn)行平衡,因此BCD工藝技術(shù)特征尺寸縮小的步伐相對較慢。2013年底,當(dāng)英特爾公司完成14nm工藝節(jié)點(diǎn)的CPU和SoC兩項(xiàng)數(shù)字電路新工藝開發(fā)時(shí),意法半導(dǎo)體的BCD工藝技術(shù)開發(fā)剛進(jìn)入到90nm的工藝節(jié)點(diǎn)。2.2基于雙極體摻雜的雙擴(kuò)散mos晶體vd在降低特征尺寸,獲得更大的復(fù)雜性的同時(shí),BCD工藝技術(shù)的其他的需求也得到了發(fā)展。BCD工藝技術(shù)中核心的功率器件的結(jié)構(gòu)設(shè)計(jì)和性能優(yōu)化也貫穿了BCD工藝技術(shù)進(jìn)步的整個(gè)過程,主要功率器件的結(jié)構(gòu)如圖3所示。1986年ST推出的第一代BCD工藝技術(shù)是在雙極型工藝的基礎(chǔ)上加入從硅片正面引出的垂直雙擴(kuò)散MOS晶體管(VDMOS),其基本結(jié)構(gòu)如圖3a所示。VDMOS的漏極通過n型重?fù)诫s的埋層和Sinker結(jié)構(gòu)引出到硅片正面。為了更好地和CMOS技術(shù)相兼容,從第二代BCD工藝技術(shù)開始,DMOS改為采用橫向雙擴(kuò)散MOS晶體管(LDMOS),并在小電流、高速開關(guān)的應(yīng)用中得到廣泛采用,其基本結(jié)構(gòu)如圖3b所示。LDMOS設(shè)計(jì)的主要目標(biāo)是與CMOS工藝盡可能兼容,同時(shí)追求高的擊穿電壓和低的比導(dǎo)通電阻,并在這二者之間實(shí)現(xiàn)優(yōu)化折衷。此外,ESD性能改善、抑制導(dǎo)通條件下熱載流子注入效應(yīng)和界面電荷的陷阱效應(yīng)對低阻器件的影響也是LDMOS研究的重要課題。2.3提高設(shè)備隔離技術(shù)(1)p型表面活性劑的研制PN結(jié)隔離是雙極型集成電路工藝中就已經(jīng)開始采用的器件隔離技術(shù),它通過在兩個(gè)器件之間通過離子注入和高溫推進(jìn)引入額外的摻雜區(qū)域形成恰當(dāng)?shù)母綦x。對于P型襯底上的n型外延,采用從表面到襯底的p型摻雜區(qū)域進(jìn)行隔離。采用PN結(jié)隔離的BCD工藝結(jié)構(gòu)示意圖見圖4。PN結(jié)隔離成本相對較低,在傳統(tǒng)的CMOS工藝中較容易實(shí)現(xiàn)。其缺點(diǎn)是PN結(jié)的反向漏電流較大,高溫時(shí)更嚴(yán)重,并且由于雜質(zhì)的橫向擴(kuò)散,隔離區(qū)域會占用較多的芯片面積,通常用于0.5μm以上的BCD工藝技術(shù)。(2)dti結(jié)構(gòu)設(shè)計(jì)當(dāng)特征尺寸進(jìn)入到0.25μm后,BCD工藝技術(shù)中采用了更為先進(jìn)的DTI進(jìn)行器件隔離。通常首先采用反應(yīng)離子刻蝕形成寬度0.5-0.6um,深度在10-20um的深槽,之后采用熱氧化的方式在深槽表面形成薄的二氧化硅層,然后在填充多晶或二氧化硅(如O3-TEOS),最后通過化學(xué)機(jī)械研磨(CMP)將多余填充材料磨去,形成所需的DTI結(jié)構(gòu),如圖5所示。其中CMOS和LDMOS內(nèi)部的隔離采用淺槽隔離(STI)。與PN結(jié)隔離相比,DTI可以改進(jìn)隔離效果、提高擊穿電壓、縮小芯片尺寸、增加IC的密度,提高器件工作的可靠性。例如相同距離的相鄰器件中寄生NPN晶體管的alpha值,在采用DTI后可以降低1/10,從而大大降低了寄生晶體管誤操作的可能性。(3)器件結(jié)構(gòu)和封裝密度的結(jié)構(gòu)為滿足汽車電子等需要承受高溫、高濕、強(qiáng)干擾等惡劣工作環(huán)境的要求,先進(jìn)的BCD工藝技術(shù)中的采用了全介質(zhì)隔離。與此前采用的體硅襯底材料(單晶硅和硅外延片)不同,全介質(zhì)隔離采用了絕緣體上硅襯底材料(SIMOX和鍵合SOI),通過深槽結(jié)構(gòu)形成器件之間的完全隔離,其結(jié)構(gòu)示意見圖6,業(yè)界通常也稱之為SOI-BCD。全介質(zhì)隔離由于沒有額外增加PN結(jié),器件之間沒有寄生晶體管,不會發(fā)生閂鎖效應(yīng)。加上埋氧化層的分隔,徹底消除了器件與襯底以及器件之間的寄生效應(yīng),顯著降低了芯片的漏電流,免電路受負(fù)極性電壓、電流等的影響。全介質(zhì)隔離降低了晶體管的導(dǎo)通電阻,減少發(fā)熱量,芯片面積得以縮小,從而獲得更大的封裝密度。另外,全介質(zhì)隔離的接觸電阻和寄生電容很低,使得芯片具有高速、低功耗和抗輻照等優(yōu)點(diǎn),不同器件易于集成,可簡化和加速芯片設(shè)計(jì)過程,因此全介質(zhì)隔離的BCD工藝技術(shù)成為先進(jìn)硅模擬集成技術(shù)的主流。2.4增加連層數(shù)成金融資金早期的BCD工藝技術(shù)采用2-3層的Al金屬互聯(lián),進(jìn)入深亞微米后,金屬互連層數(shù)增加到4-5層,其中頂層金屬采用厚銅,用于功率器件部分,頂層下的金屬用于高密度數(shù)字電路。當(dāng)BCD工藝技術(shù)進(jìn)入到納米工藝節(jié)點(diǎn)后,采用了多達(dá)6層全銅互聯(lián)工藝,用于功率器件大電流布線的厚頂層的銅厚度可達(dá)10μm。3idm和fwellity平臺BCD工藝技術(shù)作為模擬集成電路的重要工藝平臺得到了全球IDM公司和Foundry廠的普遍重視。表1和表2分別匯總了全球領(lǐng)先廠商進(jìn)入量產(chǎn)階段的BCD工藝技術(shù)狀況。4模擬器件與隔離性能的改善和8英寸相比,采用12英寸硅片的制造成本可以降低30%左右,繼2009年德州儀器在半導(dǎo)體業(yè)界運(yùn)行首座12英寸模擬集成電路fab之后,英飛凌和意法半導(dǎo)體也成為12英寸硅片模擬集成電路fab的擁有者。2013年底,在數(shù)字集成電路進(jìn)入到10nm的工藝節(jié)點(diǎn),BCD工藝技術(shù)的開發(fā)也進(jìn)入到90nm以及65nm的節(jié)點(diǎn)。BCD工藝技術(shù)中的邏輯電路的集成度將進(jìn)一步提高,門器件數(shù)量將從100k增加到500k,并在不增加光刻數(shù)量的情況下集成NVM內(nèi)存。模擬部分的發(fā)展主要集中在優(yōu)化模擬器件性能、增加無源器件的種類上。而對于功率器件,除了繼續(xù)提高器件優(yōu)值Rsp、降低柵電荷Qg、提升開關(guān)頻率MHz水平、擴(kuò)展的安全工作區(qū)外,為了解決由于特征尺寸的縮小,功率器件增益降低的問題,如3D結(jié)構(gòu)的新型功率器件的設(shè)計(jì)開發(fā)尤為需要。為了滿足高壓大功率的發(fā)展需求,BCD工藝技術(shù)中的器件隔離有待進(jìn)一步的創(chuàng)新設(shè)計(jì)。針對電流密度的提高,除了采用全銅互聯(lián)工藝、繼續(xù)提高厚頂層金屬的厚度外,為了保證在有源區(qū)上金屬層可靠地進(jìn)行粗線徑銅線的鍵合,并滿足超過150℃的更高環(huán)境溫度要求,需要對厚頂層銅的表面進(jìn)行電鍍處理,例如ST已開發(fā)厚度3.3μm左右的Ni/Pd電鍍工藝,以滿足鍵合與可靠性要求。除了上述在同一芯片上集成邏輯、模擬、內(nèi)存和功率開關(guān)功能外,開發(fā)集成CPU、快速存儲器等模塊的高性能工藝平臺,實(shí)現(xiàn)高度智能化也是BCD工藝技術(shù)的重要發(fā)展目標(biāo)。5認(rèn)識、開發(fā)和掌握先進(jìn)的bcd工藝BCD工藝技術(shù)是符合擴(kuò)展摩爾定律發(fā)展規(guī)律的一種先進(jìn)的片上集成工藝,在電源管理、音頻放大、電機(jī)驅(qū)動、醫(yī)學(xué)超聲成像、汽車電子等領(lǐng)域有著廣泛應(yīng)用,是模擬集成電路的重要技術(shù)組成。歷經(jīng)近三十年的發(fā)展后,BCD已經(jīng)在高壓、高功率、高密度等方面取得顯著進(jìn)步,并將繼續(xù)在新的應(yīng)用的推動下不斷得到提升和發(fā)展。理解、開發(fā)和掌握先進(jìn)的BCD工藝技術(shù),對于提升中國集成電路設(shè)計(jì)制造水平,滿足國內(nèi)對高性能模擬集成電路自主可控的需求意義重大。本文工作得到工信部集成電路產(chǎn)業(yè)研究與開發(fā)項(xiàng)目《0.5μmBCD工藝平臺建立》的支持。LDMOS的導(dǎo)通電阻對于照明、電機(jī)驅(qū)動和半橋逆變等應(yīng)用過大。在電流密度大的功率開關(guān)