第6章 DSP Builder系統(tǒng)設(shè)計(jì)工具

第6章

DSPBuilder系統(tǒng)設(shè)計(jì)工具

6.1DSPBuilder安裝6.2嵌入式DSP設(shè)計(jì)流程

6.3DSPBuilder設(shè)計(jì)過(guò)程

思考題

6.1DSPBuilder安裝 6.1.1軟件要求 使用DSPBuilder創(chuàng)建HDL設(shè)計(jì)需要有下面的軟件支持：·

Matlab6.1或6.5版本；·

Simulink4.1或5.0版本；·

Quartus?Ⅱ2.0以上版本；·

Synplify7.2以上版本或LeonardoSpectrum2002c以上版本(綜合工具)；

ModelSim5.5以上版本(仿真工具)。 6.1.2DSPBuilder軟件的安裝 在Windows98/NT/2000操作系統(tǒng)上安裝DSPBuilder，其操作步驟如下： (1)關(guān)閉以下應(yīng)用軟件：Quartus?Ⅱ、MAX+PLUS?Ⅱ、LeonardoSpectrum、Synplify、Matlab和Simulink以及ModelSim。 (2)找到軟件所在目錄，雙擊DSPBuilder-v2.1.3.exe文件。 (3)在出現(xiàn)的安裝向?qū)е?，根?jù)提示操作即可完成DSPBuilder的安裝。 如果在安裝DSPBuilder之前還沒(méi)有安裝Matlab軟件，則在DSPBuilder安裝向?qū)У淖詈髮棾鋈鐖D6.1所示的對(duì)話框。圖6.1DSPBuilder無(wú)法定位Matlab軟件信息對(duì)話框 完成DSPBuilder安裝之后，依據(jù)下面的操作步驟在Matlab軟件中查看DSPBuilder的庫(kù)： (1)啟動(dòng)Matlab軟件。 (2)點(diǎn)擊Matlab工具條上的Simulink快捷按鈕，或在Matlab命令窗口輸入Simulink命令，打開(kāi)SimulinkLibraryBrowser界面，如圖6.2所示。 (3)在SimulinkLibraryBrowser界面中打開(kāi)AlteraDSPBuilder文件夾。圖6.2在Matlab中查看DSPBuilder庫(kù)

DSPBuilder安裝程序在磁盤(pán)上的目錄結(jié)構(gòu)如圖6.3所示。圖6.3DSPBuilder安裝目錄結(jié)構(gòu) 6.1.3授權(quán)文件的安裝 在使用DSPBuilder之前，必須得到Altera的授權(quán)文件。如果沒(méi)有安裝DSPBuilder的授權(quán)文件，用戶只能用DSPBuilder模塊建立Simulink模型，但不能生成硬件描述語(yǔ)言(HDL)文件或Tcl腳本文件。 注意：在安裝DSPBuilder授權(quán)之前，必須已經(jīng)安裝了授權(quán)的Quartus?Ⅱ軟件。

1．授權(quán)文件安裝 得到DSPBuilder授權(quán)文件后，可以直接將授權(quán)文件的內(nèi)容粘貼到Quartus?Ⅱ授權(quán)文件(license.dat)中，或在Quartus?Ⅱ軟件中單獨(dú)指定DSPBuilder授權(quán)文件。 方法一：粘貼授權(quán)內(nèi)容到QuartusⅡ授權(quán)文件中，其操作步驟如下： (1)關(guān)閉運(yùn)行的下列應(yīng)用軟件：Quartus?Ⅱ、MAX+PLUSⅡ、LeonardoSpectrum、Synplify、Matlab和Simulink以及ModelSim。 (2)在文本編輯器中打開(kāi)DSPBuilder授權(quán)文件，其中包含F(xiàn)EATURE行。 (3)在文本編輯器中打開(kāi)Quartus?Ⅱ授權(quán)文件license.dat。 (4)從DSPBuilder授權(quán)文件中拷貝FEATURE行內(nèi)容并粘貼到Quartus?Ⅱ授權(quán)文件中。 (5)保存Quartus?Ⅱ授權(quán)文件。 更新后的Quartus?Ⅱ授權(quán)文件如圖6.4所示。 方法二：在Quartus?Ⅱ軟件中指定DSPBuilder授權(quán)文件，其操作步驟如下： (1)將DSPBuilder的授權(quán)文件以一個(gè)不同的文件名單獨(dú)保存，如dsp_builder_license.dat。 (2)啟動(dòng)Quartus?Ⅱ軟件。 (3)選擇Tools→LicenseSetup命令，彈出Options對(duì)話框的LicenseSetup頁(yè)面。 (4)在LicenseFile欄中，在已經(jīng)存在的Quartus?Ⅱ授權(quán)文件后面加一個(gè)分號(hào)“；”，在分號(hào)后面輸入DSPBuilder授權(quán)文件所在的目錄及文件名。 (5)點(diǎn)擊OK按鈕保存設(shè)置。圖6.4在QuartusⅡ授權(quán)文件中粘貼DSPBuilder授權(quán)代碼 2．授權(quán)有效性檢查 安裝好DSPBuilder授權(quán)文件以后，可以在Matlab軟件中驗(yàn)證授權(quán)的功能是否有效。 1)單機(jī)版授權(quán) 在Matlab命令窗口輸入下面的命令：

dos('lmutillmdiagC4D5_512A')

如果授權(quán)文件安裝正確，則該命令產(chǎn)生的DSPBuilder授權(quán)狀態(tài)輸出如圖6.5所示。圖6.5單機(jī)版DSPBuilder授權(quán)狀態(tài)輸出 2)網(wǎng)絡(luò)版授權(quán) 如果在授權(quán)文件中存在SERVER，在Matlab命令窗口輸入下面的命令：

dos('lmutillmstat-a')

如果網(wǎng)絡(luò)版授權(quán)文件安裝正確，則該命令產(chǎn)生的DSPBuilder授權(quán)狀態(tài)輸出如圖6.6所示。圖6.6網(wǎng)絡(luò)版DSPBuilder授權(quán)狀態(tài)輸出6.2嵌入式DSP設(shè)計(jì)流程

6.2.1DSP設(shè)計(jì)流程

AlteraDSP設(shè)計(jì)流程提供了系統(tǒng)級(jí)綜合，并且為DSP系統(tǒng)的軟、硬件分離設(shè)計(jì)提供了靈活性。另外，Altera支持基于硬件描述語(yǔ)言(HDL)和基于C/C++的設(shè)計(jì)流程。Altera的整套開(kāi)發(fā)工具提供了完整的設(shè)計(jì)平臺(tái)，包括DSPBuilder、SOPCBuilder和Quartus?Ⅱ軟件，允許用戶在系統(tǒng)設(shè)計(jì)中提高性能，并獲得軟、硬件綜合設(shè)計(jì)的靈活性。圖6.7給出了AlteraDSP設(shè)計(jì)的總體流程圖。圖6.7AlteraDSP設(shè)計(jì)總體流程圖 6.2.2DSPBuilder設(shè)計(jì)流程

DSP設(shè)計(jì)者可以使用DSPBuilder和Quartus?Ⅱ軟件單獨(dú)進(jìn)行硬件設(shè)計(jì)。DSPBuilder提供了一個(gè)無(wú)縫鏈接的設(shè)計(jì)流程，允許設(shè)計(jì)者在Matlab軟件中完成算法設(shè)計(jì)，在Simulink軟件中完成系統(tǒng)集成，然后通過(guò)SignalCompiler模塊生成在Quartus?Ⅱ軟件中可以使用的硬件描述語(yǔ)言文件。使用DSPBuilder工具，設(shè)計(jì)者可以生成寄存器傳輸級(jí)(RTL)設(shè)計(jì)，并且在Simulink中自動(dòng)生成RTL測(cè)試文件。這些文件是已經(jīng)被優(yōu)化的預(yù)驗(yàn)證RTL輸出文件，可以直接用于AlteraQuartus?Ⅱ軟件中進(jìn)行時(shí)序仿真比較。這種開(kāi)發(fā)流程對(duì)于沒(méi)有豐富可編程邏輯設(shè)計(jì)軟件開(kāi)發(fā)經(jīng)驗(yàn)的設(shè)計(jì)者來(lái)說(shuō)非常直觀、易學(xué)。

DSPBuilder具備一個(gè)友好的開(kāi)發(fā)環(huán)境，它可以通過(guò)幫助設(shè)計(jì)師創(chuàng)建一個(gè)DSP設(shè)計(jì)的硬件表示來(lái)縮短DSP開(kāi)發(fā)的周期。現(xiàn)有的Matlab功能和Simulink塊與Altera的DSPBuilder塊和Altera的知識(shí)產(chǎn)權(quán)(IP)MegaCore功能塊組合在一起，從而把系統(tǒng)級(jí)的設(shè)計(jì)和DSP算法的實(shí)現(xiàn)連接在一起。DSPBuilder允許系統(tǒng)、算法和硬件設(shè)計(jì)共享一個(gè)通用的開(kāi)發(fā)平臺(tái)。 在DSPBuilder中，設(shè)計(jì)者可以使用DSPBuilder中的塊來(lái)為Simulink中的系統(tǒng)模型創(chuàng)建一個(gè)硬件。DSPBuilder中包含了按位和按周期精確的Simulink塊，這些塊覆蓋了最基本的操作，例如運(yùn)算和存儲(chǔ)功能。通過(guò)使用MageCore功能，復(fù)雜的功能也可以被集成進(jìn)來(lái)。MegaCore功能支持Altera的IP評(píng)估特性，用戶在購(gòu)買(mǎi)授權(quán)之前可以進(jìn)行功能和時(shí)序上的驗(yàn)證。

(1)OpenCore使工程師能夠不用任何花費(fèi)在Quartus?Ⅱ軟件中測(cè)試IP核，但不能生成器件的編程文件，從而無(wú)法在硬件上測(cè)試IP核。 (2)?OpenCorePlus是增強(qiáng)的OpenCore，可以支持免費(fèi)在硬件上對(duì)IP進(jìn)行評(píng)估。這個(gè)特性允許用戶為包含了AlteraMageCore功能的設(shè)計(jì)產(chǎn)生一個(gè)有時(shí)間限制的編程文件。通過(guò)這個(gè)文件，設(shè)計(jì)者可以在購(gòu)買(mǎi)授權(quán)許可之前就在板級(jí)對(duì)MegaCore功能進(jìn)行驗(yàn)證。

DSPBuilder的SignalCompiler塊讀入Simulink模型文件(.mdl)，該模型文件是用DSPBuilder和MegaCore塊生成的，然后生成VHDL文件和Tcl腳本文件，用于綜合、硬件的實(shí)現(xiàn)以及仿真。 圖6.8所示為DSPBuilder的設(shè)計(jì)流程。圖6.8DSPBuilder的設(shè)計(jì)流程6.3DSPBuilder設(shè)計(jì)過(guò)程

6.3.1創(chuàng)建Simulink設(shè)計(jì)模型 1．創(chuàng)建新模型 創(chuàng)建新模型的步驟如下： (1)啟動(dòng)Matlab軟件。 (2)點(diǎn)擊Matlab工具條上的Simulink快捷按鈕，或在Matlab命令窗口輸入Simulink命令，打開(kāi)SimulinkLibraryBrowser界面，如圖6.2所示。 (3)選擇File→New→Model命令，建立一個(gè)新的模型文件。 (4)選擇File→Save命令，保存文件到指定文件夾中，在文件名欄中輸入Singen.mdl。 2．加入SignalCompiler模塊 (1)在SimulinkLibraryBrowser界面中，打開(kāi)AlteraDSPBuilder文件夾。 (2)在AlteraDSPBuilder文件夾中選擇AltLab庫(kù)。 (3)拖動(dòng)SignalCompiler模塊到新建的模型文件中。 (4)用鼠標(biāo)左鍵雙擊SignalCompiler模塊，在彈出的對(duì)話框中點(diǎn)擊Analyze按鈕，彈出SignalCompilerVersion2.1.3對(duì)話框，如圖6.9所示。圖6.9加入SignalCompiler模塊 (5)在SignalCompilerVersion2.1.3對(duì)話框中選擇目標(biāo)器件類(lèi)型；指定綜合工具，可選LeonardoSpectrum、Synplify或Quartus?Ⅱ；選擇優(yōu)化條件，可選Speed或Area。 (6)點(diǎn)擊OK按鈕。 (7)選擇File→Save命令保存文件。 3．為SignalCompiler指定綜合軟件路徑信息 在設(shè)計(jì)模型文件中加入SignalCompiler模塊以后，需要指定綜合工具軟件，如LeonardoSpectrum、Synplify或Quartus?Ⅱ。默認(rèn)情況下，SignalCompiler在執(zhí)行綜合過(guò)程中從PC機(jī)的注冊(cè)表中查找指定綜合軟件所在的安裝路徑。如果綜合過(guò)程中SignalCompiler找不到綜合軟件所在的路徑，在Message欄中將提示綜合失敗。

DSPBuilder2.0以上版本允許用戶為SignalCompiler指定綜合工具路徑。在<DSPBuilder安裝目錄>\Altlib文件夾中包含一個(gè)XML配置文件edaconfig.xml，其中包含SignalCompiler綜合工具的路徑信息。通過(guò)文本編輯器或任何XML編輯器可以修改這個(gè)配置文件。

XML配置文件中每個(gè)EDA工具有三種配置信息： ·<GetPathFromRegistry><onoroff></GetPathFromRegistry> ·

<ForcedPath><安裝路徑></ForcedPath><ToolVersion><版本號(hào)></ToolVersion> 其中<GetPathFromRegistry>部分可設(shè)置為on或off。默認(rèn)為on，表示SignalCompiler從注冊(cè)表文件中讀取路徑。當(dāng)設(shè)為off時(shí)，SignalCompiler讀取<ForcedPath>部分所指定的路徑。

edaconfig.xml配置文件的內(nèi)容如圖6.10所示。圖6.10edaconfig.xml配置文件 4．加入正弦波產(chǎn)生模塊 (1)在SimulinkLibraryBrowser界面點(diǎn)擊Simulink中的Sources庫(kù)，從中找到SineWave模塊。 (2)將SineWave模塊拖動(dòng)到Singen.mdl文件中。 (3)在SineWave模塊上雙擊鼠標(biāo)左鍵，彈出模塊屬性對(duì)話框，如圖6.11所示。 (4)設(shè)置正弦波模塊參數(shù)，點(diǎn)擊OK確定。圖6.11設(shè)置正弦波參數(shù)(幅度為16位，頻率為500kHz) 5．加入總線端口模塊AltBus

(1)在AlteraDSPBuilder文件夾中選擇BusManipulation庫(kù)。 (2)從庫(kù)中選擇AltBus模塊，拖動(dòng)到Singen.mdl文件中。 (3)點(diǎn)擊AltBus模塊下面的文本，將AltBus改為SinIn。 (4)雙擊SinIn模塊，彈出模塊參數(shù)對(duì)話框，如圖6.12所示，在該對(duì)話框中可以設(shè)置16位整型輸入總線。 (5)設(shè)置模塊參數(shù)，點(diǎn)擊OK按鈕確定。圖6.12模塊參數(shù)對(duì)話框 6．加入延時(shí)模塊 (1)在AlteraDSPBuilder文件夾中選擇Storage庫(kù)。 (2)選擇Delay模塊，拖動(dòng)到Singen.mdl文件中。 (3)雙擊Delay模塊，在彈出的模塊參數(shù)對(duì)話框中指定延時(shí)深度，如圖6.13所示。 (4)點(diǎn)擊OK按鈕確認(rèn)。圖6.13指定延時(shí)深度 7．加入正弦波延時(shí)輸出總線模塊 (1)在AlteraDSPBuilder文件夾中選擇BusManipulation庫(kù)。 (2)選擇AltBus模塊，將其拖動(dòng)到Singen.mdl文件中。 (3)修改AltBus模塊的名稱為SinDelay。 (4)雙擊SinDelay模塊，在模塊參數(shù)對(duì)話框中選擇NodeType為OutputPort。 (5)選擇[numberofbits]為16位，并點(diǎn)擊OK按鈕確定。 8．加入多路復(fù)用MUX模塊 (1)在SimulinkLibraryBrowser界面中選擇Simulink下面的SignalRouting庫(kù)。 (2)選擇Mux模塊，將其拖動(dòng)到Singen.mdl文件中。 (3)雙擊Mux模塊，設(shè)置模塊參數(shù)，如圖6.14所示。 (4)點(diǎn)擊OK按鈕確定。圖6.14加入Mux模塊并設(shè)置其參數(shù) 9．加入隨機(jī)數(shù)模塊 (1)在SimulinkLibraryBrowser界面中選擇Simulink下面的Sources庫(kù)。 (2)選擇RandomNumber模塊，將其拖動(dòng)到Singen.mdl文件中。 (3)雙擊RandomNumber模塊，設(shè)置模塊參數(shù)，如圖6.15所示，并點(diǎn)擊OK確定。圖6.15設(shè)置隨機(jī)數(shù)模塊參數(shù) 10．加入噪聲總線模塊 (1)在AlteraDSPBuilder文件夾中選擇BusManipulation庫(kù)。 (2)選擇AltBus模塊，將其拖動(dòng)到Singen.mdl文件中。 (3)修改AltBus模塊的名稱為Noise。 (4)雙擊Noise模塊，在模塊參數(shù)對(duì)話框中選擇BusType為SingleBit。 (5)選擇[numberofbits]為1位，并點(diǎn)擊OK按鈕確定。 11．加入BusBuild總線模塊 (1)在AlteraDSPBuilder文件夾中選擇BusManipulation庫(kù)。 (2)選擇BusBuild模塊，將其拖動(dòng)到Singen.mdl文件中。 (3)雙擊BusBuild模塊，設(shè)置模塊參數(shù)，如圖6.16所示，點(diǎn)擊OK按鈕確定。圖6.16BusBuild總線模塊參數(shù)設(shè)置 12．加入GND模塊 (1)在AlteraDSPBuilder文件夾中選擇BusManipulation庫(kù)。 (2)選擇GND模塊，將其拖動(dòng)到Singen.mdl文件中。 13．加入乘法器(Product)模塊 (1)在AlteraDSPBuilder文件夾中選擇Arithmetic庫(kù)。 (2)選擇Product模塊，將其拖動(dòng)到Singen.mdl文件中。 (3)雙擊Product模塊，設(shè)置模塊參數(shù)，如圖6.17所示，點(diǎn)擊OK按鈕確定。圖6.17乘法器模塊參數(shù)設(shè)置 14．加入乘法器輸出總線模塊 (1)在AlteraDSPBuilder文件夾中選擇BusManipulation庫(kù)。 (2)選擇AltBus模塊，將其拖動(dòng)到Singen.mdl文件中。 (3)修改AltBus模塊的名稱為StreamMod。 (4)雙擊StreamMod模塊，在模塊參數(shù)對(duì)話框中選擇BusType為SignedInteger，NodeType為OutputPort，[numberofbits]為19位，并點(diǎn)擊OK按鈕確定。 15．加入示波器模塊 (1)在SimulinkLibraryBrowser界面中選擇Simulink下面的Sinks庫(kù)。 (2)選擇Scope模塊，將其拖動(dòng)到Singen.mdl文件中。 (3)雙擊Scope模塊，彈出Scope波形顯示對(duì)話框。 (4)點(diǎn)擊參數(shù)設(shè)置快捷按鈕，在General標(biāo)簽頁(yè)的Numberofaxes框中輸入3，即以同一時(shí)間軸同時(shí)顯示3個(gè)信號(hào)波形，如圖6.18所示，點(diǎn)擊OK按鈕確定。圖6.18示波器顯示模塊設(shè)置 16．連線 將所有模塊全部插入Singen.mdl模型文件后，按照?qǐng)D6.19所示連接模塊，完成模型文件的設(shè)計(jì)。圖6.19幅度調(diào)制設(shè)計(jì)實(shí)例的模型文件 6.3.2Simulink設(shè)計(jì)模型仿真 連接好整個(gè)設(shè)計(jì)模型以后，可以在Simulink軟件中仿真設(shè)計(jì)模型。 (1)選擇Simulation→SimulationParameters命令，彈出仿真參數(shù)設(shè)置對(duì)話框。 (2)在Simulationtime欄中的Stoptime框中輸入0.000004(或4e-6)，顯示2個(gè)信號(hào)周期(160個(gè)采樣點(diǎn))，其他參數(shù)采用默認(rèn)設(shè)置，如圖6.20所示。圖6.20仿真參數(shù)設(shè)置 (3)點(diǎn)擊OK按鈕退出仿真參數(shù)設(shè)置對(duì)話框。 (4)選擇Simulation→Start命令，或按下Ctrl+T鍵啟動(dòng)仿真。 (5)雙擊模型文件中的Scope模塊，打開(kāi)示波器顯示窗口。 (6)點(diǎn)擊示波器顯示窗口工具條上的自動(dòng)范圍按鈕，則波形顯示如圖6.21所示。圖6.21Singen.mdl實(shí)例仿真波形 6.3.3完成RTL級(jí)仿真 完成Simulink軟件中的模型設(shè)計(jì)，仿真成功以后，雙擊模型設(shè)計(jì)文件中的SignalCompiler模塊，彈出SignalCompilerVersion2.1.3對(duì)話框，點(diǎn)擊Analyze按鈕，彈出如圖6.22所示的對(duì)話框。為了生成模型設(shè)計(jì)文件的RTL級(jí)仿真文件，應(yīng)完成下面的步驟： (1)在圖6.22所示的對(duì)話框中，點(diǎn)擊1-ConvertMDLtoVHDL按鈕，在Messages框中將出現(xiàn)以下提示信息： >Generatedtoplevel'singen.vhd'files >See'singen_DspBuilder_Report.html'reportfileforadditionalinformation (2)在可選擇的標(biāo)簽頁(yè)中選擇Testbench標(biāo)簽頁(yè)，選中GenerateStimuliforVHDLTestbench選項(xiàng)，如圖6.22所示。 (3)點(diǎn)擊OK按鈕確認(rèn)以上操作。 (4)在Simulink軟件中啟動(dòng)仿真，SignalCompiler生成一個(gè)仿真腳本文件和一個(gè)VHDL測(cè)試臺(tái)文件，分別為T(mén)b_SinGen.tcl和Tb_SinGen.vhd。 在ModelSim軟件中完成RTL仿真，操作步驟如下： (1)啟動(dòng)ModelSim軟件。 (2)選擇File→ChangeDirectiory命令，指定工作目錄。 (3)選擇Tools→ExecuteMacro…命令(不同的ModelSim版本菜單項(xiàng)可能不同)。圖6.22產(chǎn)生VHDL及仿真文件 (4)在ExecuteDoFile對(duì)話框中選擇tb_singen.tcl腳本文件，點(diǎn)擊打開(kāi)按鈕，ModelSim開(kāi)始執(zhí)行腳本文件，最后的結(jié)果在波形窗口顯示，如圖6.23所示。圖6.23ModelSim仿真波形窗口(數(shù)字顯示)

ModelSim波形可以用數(shù)字或模擬兩種方式顯示。在波形窗口的信號(hào)名上雙擊鼠標(biāo)左鍵，或點(diǎn)擊鼠標(biāo)右鍵選擇SignalProperties，則彈出波形信號(hào)屬性對(duì)話框，如圖6.24所示。選擇Format標(biāo)簽頁(yè)，并選擇Analog選項(xiàng)，此時(shí)AnalogDisplay設(shè)置框有效。在Scale框中輸入合適的比例值，在Height框中輸入合適的波形高度值，點(diǎn)擊OK按鈕確定，波形顯示方式變?yōu)槟M形式，如圖6.25所示?？梢詫⒃摬ㄐ闻c圖6.21在Simulink中仿真的波形進(jìn)行比較。圖6.24ModelSim波形信號(hào)屬性對(duì)話框圖6.25ModelSim仿真波形窗口(模擬顯示) 6.3.4Simulink模型設(shè)計(jì)的綜合與編譯 對(duì)于DSPBuilder設(shè)計(jì)，Altera提供自動(dòng)和手動(dòng)兩種綜合、編譯流程。如果DSPBuilder模型是頂層設(shè)計(jì)，則兩種綜合與編譯流程都可以使用；如果DSPBuilder模型不是頂層設(shè)計(jì)，而是非DSPBuilder硬件設(shè)計(jì)中的一個(gè)獨(dú)立模塊，則只能使用手動(dòng)綜合、編譯流程，在DSPBuilder軟件之外建立頂層編譯設(shè)置，包括： ·

將DSPBuilder模型生成的VHDL文件加入頂層綜合工程。 ·

將所有用到的IP庫(kù)加入Quartus?Ⅱ工程。 這些工作可以通過(guò)SignalCompiler生成的對(duì)應(yīng)綜合工具的Tcl文件完成。 1．自動(dòng)綜合、編譯

SignalCompiler可以將設(shè)計(jì)模型文件(如SinGen.mdl)中的每個(gè)AlteraDSPBuilder模塊映射為DSPBuilderVHDL庫(kù)。自動(dòng)綜合、編譯流程可以直接在Simulink軟件中，使用SignalCompilerVersion2.1.3對(duì)話框中HardwareCompilation框中的按鈕操作，后臺(tái)完成模型設(shè)計(jì)的綜合、編譯過(guò)程。 (1)在Simulink的設(shè)計(jì)模型文件中(如SinGen.mdl)雙擊SignalCompiler模塊。 (2)點(diǎn)擊Analyze按鈕，彈出SignalCompilerVersion2.1.3對(duì)話框。 (3)在Device列表中選擇目標(biāo)器件系列，如Stratix。 (4)在Synthesis列表中選擇綜合工具，如LeonardoSpectrum，也可以選擇Quartus?Ⅱ軟件綜合工具。 (5)在Optimization列表中選擇優(yōu)化條件，如Speed。 (6)點(diǎn)擊按鈕1-ConvertMDLtoVHDL，由模型設(shè)計(jì)生成VHDL文件。 (7)點(diǎn)擊按鈕2-Synthesize，使用指定的綜合工具開(kāi)始綜合設(shè)計(jì)。 (8)點(diǎn)擊按鈕3-Quartus?Ⅱ，使用Quartus?Ⅱ軟件編譯設(shè)計(jì)。 (9)所有步驟完成之后，點(diǎn)擊OK按鈕退出SignalCompilerVersion2.1.3對(duì)話框。 上面每個(gè)操作過(guò)程在Message框中都有對(duì)應(yīng)的信息顯示，如圖6.26所示。圖6.26SignalCompiler自動(dòng)完成綜合、編譯過(guò)程 2．手動(dòng)綜合、編譯 當(dāng)要完成下面的操作時(shí)，必須進(jìn)行手動(dòng)綜合和編譯過(guò)程： (1)使用其他綜合工具軟件(SignalCompiler可選綜合工具軟件有LeonardoSpectrum、Synplify和Quartus?Ⅱ)。 (2)在綜合工具或Quartus?Ⅱ軟件中指定特殊的綜合設(shè)置，如LogicLock功能或時(shí)間驅(qū)動(dòng)編譯。 1)手動(dòng)綜合 在這里以LeonardoSpectrum綜合工具為例，說(shuō)明如何手動(dòng)綜合由Simulink模型文件生成的VHDL文件。步驟如下： (1)在Simulink的設(shè)計(jì)模型文件中(如SinGen.mdl)雙擊SignalCompiler模塊。 (2)點(diǎn)擊Analyze按鈕，彈出SignalCompilerVersion2.1.3對(duì)話框。 (3)點(diǎn)擊按鈕1-ConvertMDLtoVHDL，則SignalCompiler將模型設(shè)計(jì)生成VHDL文件。 (4)點(diǎn)擊OK按鈕關(guān)閉SignalCompilerVersion2.1.3對(duì)話框。 (5)啟動(dòng)綜合工具軟件，如LeonardoSpectrum軟件。 對(duì)于SignalCompiler模塊中支持的綜合工具來(lái)說(shuō)，SignalCompiler自動(dòng)生成綜合軟件的Tcl腳本文件，如SinGen_leo.tcl(LeonardoSpectrum軟件)、SinGen_spl.tcl(Synplify軟件)、SinGen_quartus.tcl(Quartus?Ⅱ軟件)。可以在綜合工具軟件中直接執(zhí)行對(duì)應(yīng)的Tcl腳本文件完成綜合。如啟動(dòng)LeonardoSpectrum綜合軟件以后，選擇File→RunScript命令，在彈出的對(duì)話框中選擇SinGen_leo.tcl腳本文件，則LeonardoSpectrum自動(dòng)執(zhí)行腳本文件中的Tcl命令，完成對(duì)SinGen.vhd文件的綜合。 如果不直接執(zhí)行Tcl腳本文件，則繼續(xù)進(jìn)行下面的步驟： (6)在綜合工具軟件中加入DSPBuilder模塊映射庫(kù)文件：<DSPBuilder安裝目錄>\DSPBuilder\AltLib\DSPBUILDERPACK.VHD (7)在綜合工具軟件中加入并打開(kāi)由SignalCompiler生成的VHDL文件，如SinGen.vhd。 (8)在綜合工具軟件中完成綜合，結(jié)果如圖6.27所示。圖6.27在LeonardoSpectrum軟件中完成手動(dòng)綜合結(jié)果 2)在Quartus