基于FPGA的多通道串口通信與顯示系統(tǒng)設計可行性及項目設計報告

11可行性論證報告1.1選題背景ayA的控制邏輯是由延時更小的硬件來完成[2]。由于它有著單片機無法比擬的低功耗、高速率，且它有著和單片機一樣的低成本，很多公司在數(shù)據(jù)采集和傳輸上，比如g，也可以是變量。加速度計有兩種：一種是角加速度計，是由陀螺儀(角加速度計的運用非常廣泛。加速度傳感器可以幫助機器人了解它身處的環(huán)21.2研究目的及意義與模擬的外部物理世界之間的紐帶與橋梁,數(shù)據(jù)采集系統(tǒng)可以將抽象的外部模擬數(shù)字信號處模1.3研究現(xiàn)狀及分析31.基于單片機構(gòu)建的數(shù)字信號采集/處理系統(tǒng)。該方法的實時性比較差，通1.4研究內(nèi)容及目標41.6擬采用的研究方法HDLFPGA就像是一堆樂高積木，用它來設計我們需要的“形狀”。在學習或者使用561.7參考文獻[1]馬鳳銘,張毅寧.基于FPGA的多通道采樣系統(tǒng)的設計[N].鞍山師范學院[2]夏宇聞.VerilogHDL數(shù)字設計與綜合(第2版)[M].電子工業(yè)出版社:夏宇[3]廖同坤.CPLD/FPGA嵌入式應用開發(fā)技術白金手冊[M].中國電力出版社:[4]袁文波,張皓,唐振中.FPGA應用開發(fā)從實踐到開發(fā)[M].中國電力出版社:[6]李紅剛,楊林楠,張麗蓮.基于FPGA的多路高速數(shù)據(jù)采集系統(tǒng)[J].計算機[7]林長青,孫勝利.基于FPGA的多路高速數(shù)據(jù)采集系統(tǒng)[N].電測與儀表學7項目設計2.1總體設計方案串口主機2.2詳細設計方案2.2.1從機8RxRx_En_SigRx_Done_SigRx_DataolmodulevTimer_DatarolmodulevTx_Done_SigTx_En_SigTx_Datatx_module.vTx_Pin_OutLSig接收控制模塊rxcontrolmodule.vCount_SigCLKmodulev波特率定時模塊xbpsmodulevRX_En_SigRX_Done_SigXDatalev圖N=1/9600/(1/50MHz)=5208波特率定時模波特率定時模塊tx_bps_module.vTX_En_SigTX_Data送控制模塊tx_control_module.vTX_Pin_OuttSigtx_module.v圖辨率高(13位)，測量范圍達±16g。數(shù)字輸出數(shù)據(jù)為16位二進制補碼格式，9定時器模塊定時器模塊timer_module.vTX_Done_SigvtaTX_En_SigTX_DataControl_module2.v2.2.2主機 ⑤列填充字節(jié)的高位低位關系與頁掃描次序(命令)有關。是8位(一字節(jié))。向都是由主機輸出，從機輸入(液晶讀入數(shù)據(jù))。從圖4.2h我們可以明白，從機讀取(鎖存)數(shù)據(jù)都是CS被拉低，并且發(fā)生在SCL信號的上升沿。程1時間段(周)主要任務團隊首先溫習數(shù)字電路中組合邏輯電路和時序邏輯電路的相關知識，然語言，了解HDL語言的編程思想，以期能夠編寫簡單的程序。團隊通過課程分發(fā)的FPGA核心板所帶光盤資料，學習Altera公司的QuartusII軟件，初步掌握工程的建立、程序編寫等軟件功能。隨后閱讀黑金根據(jù)團隊成員掌握知識點和興趣點，講總體任務分成各個功能模塊和控制模塊。由一個