Quartus II 9.0版本常見問題集錦

QuartusII9.0版本常見問題集錦電子發(fā)燒友網(wǎng)核心提示：本文是電子發(fā)燒友網(wǎng)小編從電子發(fā)燒友網(wǎng)論壇——FPGA論壇找到的一篇關(guān)于QuartusII9.0版本常見問題集錦。在此跟大家一起分享。本文原文如下：之前已經(jīng)接觸QUARTUSII比較長的時間了，也遇到過不少問題，有些比較簡單解決后就忘了，現(xiàn)在把能記得起來列在前面幾個。后面的是自己后續(xù)遇到的問題的集錦。

QUARTUSII版本：9.0FPGA型號：EP2C8Q208配置芯片：EPCS4SDRAM型號：HY57V28820HCT-HFLASH型號：TE28F320J31.多模塊或多進(jìn)程驅(qū)動同一信號Error（10028）：Can‘tresolvemultipleconstantdriversfornet“FLASH_A［7］”atled.v（32）用Verilog描述電路時，一個信號只能在一個進(jìn)程中驅(qū)動，如果在多個進(jìn)程中對其驅(qū)動的話將產(chǎn)生如上錯誤。解決方法為可以另加一個信號，通過在另一個進(jìn)程中監(jiān)視這個信號做出相應(yīng)的動作。2.多功能管腳的設(shè)置在用FLASH分配完管腳后編譯出現(xiàn)如下錯誤：Error：Can’tplacemultiplepinsassignedtopinlocationPin_108（IOC_X34_Y2_N0）Info：Fitterpreparationoperationsending：elapsedtimeis00:00:00Error：Can‘tfitdesignindeviceError：QuartusIIFitterwasunsuccessful.2errors，0warningsError：QuartusIIFullCompilationwasunsuccessful.4errors，56warnings原因是不能分配給多功能管腳PIN_108。這是由于PIN_108是一個多功能管腳，還有一個功能是nCEO，也是默認(rèn)的功能。如果要用它當(dāng)普通IO，需要提前設(shè)置一下：assignments》device》deviceandpinoptions》dual-purposepins里面把nCEO設(shè)置成useasregulari/o就可以了。3.CLK連接SOPC綜合后資源占用LE只有幾百，警告數(shù)量數(shù)百。原因一般是CLK的連接有問題。CPU在沒有時鐘的情況下形同虛設(shè)，在綜合時被綜合掉，產(chǎn)生大量警告。4.負(fù)載電容（loadcapacitance）警告Warning：Found8outputpinswithoutoutputpinloadcapacitanceassignmentloadcapacitance和IO輸出結(jié)構(gòu)有關(guān)的設(shè)置，用來控制波形的上升下降沿的控制，用于阻抗匹配防止產(chǎn)生過沖。低速電路一般不需要考慮。消除此警告要在assignment》assignmenteditor》下指定負(fù)載電容。如下圖所示：以下是對此設(shè)置的英文介紹：Specifiesthecapacitiveload，inpicofarads（pF），onoutputpinsforeachI/Ostandard.Note：ThesesettingsaffectFPGApinsonly.Tospecifyboardtrace，termination，andcapacitiveloadparametersforusewithAdvancedI/OTiming，usetheBoardTraceModeltab.Capacitiveloadingisignoredifappliedtoanythingotherthananoutputorbidirectionalpin，orifAdvancedI/OTimingisenabled.5.行波時鐘警告分頻計(jì)數(shù)作為了另外一個電路的時鐘，這種用法叫做行波時鐘。在FPGA設(shè)計(jì)中是不推薦的，所以在綜合時會產(chǎn)生警告：Warning：Found2node（s）inclockpathswhichmaybeactingasrippleand/orgatedclocks--node（s）analyzedasbuffer（s）resultinginclockskew.關(guān)于FPGA時鐘，多說幾句。FPGA設(shè)計(jì)中一般都會使用一個主時鐘，也就是晶振的時鐘。時序邏輯用到的各種時鐘都是通過這個主時鐘分頻得到的。如果一個時鐘驅(qū)動的邏輯門比較多的話，為了增加它的驅(qū)動能力就需要將它設(shè)置成全局時鐘。多個時鐘在FPGA內(nèi)部是可以同時工作的，但是使用的時候要注意時序問題。關(guān)于全局時鐘，再多說幾句。23，24，27，28是EP2C8Q208的四個全局時鐘管腳。他們比一般的IO管腳驅(qū)動能力更強(qiáng)，通常建議將時鐘信號綁定在這些管腳上，以保證時鐘信號的驅(qū)動質(zhì)量.4個管腳是等效的，可以用不同時鐘同時驅(qū)動他們，這樣FPGA內(nèi)部可以工作在多個時鐘域下，不同電路由不同時鐘來驅(qū)動。6.仿真時存儲器初始化在使用FPGA內(nèi)部的RAM時，會有一個初始化文件.mif，給RAM加上初始值或當(dāng)作ROM用，因此仿真時必須把相應(yīng)數(shù)據(jù)導(dǎo)入，首先要把mif文件轉(zhuǎn)換為.hex文件或.rif文件。在QuartusII環(huán)境下，打開mif文件，點(diǎn)SaveAs，選擇Hexadecimal（Intel-Format）File（*.hex），或者點(diǎn)擊Export，用Saveastype選擇RAMInitializationFile（*.rif），也可能在命令行下輸入：mif2rif打開ram模塊文件，找到lpm_file或init_file，指向剛剛生成的hex文件或rif文件。lpm_ram_dp_component.l