集成電路行業(yè)專題：先進制程貼近極限Chiplet迎來黃金發(fā)展期

集成電路行業(yè)專題：先進制程貼近極限，Chiplet迎來黃金發(fā)展期1.先進制程貼近物理極限迭代放緩，Chiplet展現集成優(yōu)勢1.1.Chiplet是延續(xù)摩爾定律的重要手段Chiplet俗稱“芯?！被颉靶⌒酒M”，通過將原來集成于同一SoC中的各個元件分拆，獨立為多個具特定功能的Chiplet，分開制造后再通過先進封裝技術將彼此互聯，最終集成封裝為一個系統(tǒng)芯片。Chiplet可以將一顆大芯片拆解設計成幾顆與之有相同制程的小芯片，也可以將其拆解設計成幾顆擁有不同制程的小芯片。Chiplet是一種硅片級別的IP整合重用技術，其模塊化的集成方式可以有效提高芯片的研發(fā)速度，降低研發(fā)成本和芯片研制門檻。傳統(tǒng)的SoC是將多個負責不同類型計算任務的計算單元，通過光刻的形式制作到同一塊晶圓上，其追求的是高度的集成化，利用先進制程對于所有的單元進行全面的提升。而Chiplet是在設計系統(tǒng)芯片時，先按照不同的計算單元或功能單元進行分解；然后針對每個單元選擇最適合的半導體制程工藝分別進行制造；再通過先進封裝技術將各個單元彼此互聯；最終集成封裝為一個系統(tǒng)級芯片組。摩爾定律正在逐步放緩。隨著工藝制程節(jié)點繼續(xù)向著更小的5nm、3nm甚至埃米級別推進，半導體工藝制程已經越來越逼近物理極限，不僅推進的難度越來越高，所需要付出的代價也越來越大。研究機構IBS統(tǒng)計對比16nm至3nm的單位數量的晶體管成本指出，隨著制程工藝的推進，單位數量的晶體管成本的下降幅度在急劇降低。比如從16nm到10nm，每10億顆晶體管的成本降低了23.5%，而從5nm到3nm成本僅下降了4%。隨著先進制程的持續(xù)推進，單位晶體管所需要付出的成本降低的速度正在持續(xù)放緩，即意味著摩爾定律正在放緩。Chiplet誕生背景是在摩爾定律放緩，性價比逐步凸顯。摩爾定律由戈登·摩爾（GordonMoore）提出，其內容為“當價格不變時，集成電路上可容納的晶體管的數目，約每隔18-24個月便會增加一倍?！痹诩呻娐愤^去幾十年的發(fā)展過程中，受摩爾定律的指引，在晶體管的尺寸不斷微縮以及處理器性能不斷增強的同時，半導體制程工藝的成本可以維持不變，甚至下降。Chiplet能夠通過多個裸片片間集成，突破了單芯片SoC的諸多瓶頸，帶來一系列優(yōu)越特性，從而延續(xù)摩爾定律。1.2.Chiplet在設計成本、良率、制造成本、設計靈活性等方面優(yōu)勢明顯與傳統(tǒng)SoC相比，Chiplet在設計成本、良率、制造成本、設計靈活性等方面優(yōu)勢明顯。1.Chiplet能顯著提升良率。在高性能計算、AI等方面的巨大運算需求下，芯片性能快速提升，芯片中的晶體管數量也在快速增加，導致芯片面積不斷變大。對于晶圓制造工藝而言，芯片面積越大，工藝的良率越低。由于每片wafer上都有一定概率的失效點，而對于晶圓工藝來說，在同等技術條件下難以降低失效點的數量，因此被制造的芯片面積較大，失效點落在單個芯片上的概率就越大，所以良率會下降。通過運用Chiplet的手段，可以將大芯片拆解分割成幾顆小芯片，單個芯片面積變小，失效點落在單個小芯片上的概率將大大降低，從而提高了制造良率。2.Chiplet能降低芯片制造成本。Chiplet的核心思想是先分后合，先將單芯片中的功能塊拆分出來，再通過先進封裝模塊集成為單芯片。將SoC進行Chiplet化之后，不同的芯?？梢愿鶕枰獊磉x擇合適的工藝制程分開制造，然后再通過先進封裝技術進行組裝，不需要全部都采用先進的制程在一塊晶圓上進行一體化制造，這樣可以極大地降低芯片的制造成本。3.Chiplet能提高芯片設計的靈活度，顯著降低設計成本。由于Chiplet芯?？梢元毩⒃O計和組裝，因此制造商可以根據自己的需要來選擇不同類型、不同規(guī)格和不同供應商的芯粒進行組合，很大程度上提高了芯片設計的靈活性和可定制化程度；并且制造商可以依賴于預定好的芯片工具箱來設計新產品，縮短芯片的上市時間。同時TheLinleyGroup在《ChipletsGainRapidAdoption:WhyBigChipsAreGettingSmall》中提出，Chiplet技術可以將大型7nm設計的成本降低高達25%；在5nm及以下的情況下，節(jié)省的成本更大。Chiplet方案目前在互聯與封裝兩塊還存在一定的難點。Chiplet的關鍵是讓芯粒之間高速互聯，因此芯片設計公司在設計芯粒之間的互聯接口時，需要保證高數據吞吐量與低數據延遲和誤碼率，同時還要考慮能效和連接距離。Chiplet方案對封裝工藝也有更高的要求，主要由于第一封裝體內總熱功耗將顯著提升；第二芯片采用2.5D/3D堆疊，增加了垂直路徑熱阻；第三更加復雜的SiP，跨尺度與多物理場情況下熱管理設計復雜。以上要求都給Chiplet技術的發(fā)展增加了難點。2.AI等高算力芯片的需求增加，Chiplet迎來高速發(fā)展2.1.Chiplet在服務器中率先應用在高性能計算領域，Chiplet是滿足當下對算力需求的關鍵技術。運用Chiplet技術，一方面通過DietoDie連接和Fabric互聯網絡，能夠將更多算力單元高密度、高效率、低功耗地連接在一起，從而實現超大規(guī)模計算；另一方面，通過將CPU、GPU和NPU高速連接在同一個Chiplet中，實現芯片級異構系統(tǒng)，可以極大提高異構核之間的傳輸速率，降低數據訪問功耗，從而實現高速預處理和數據調度；同時，其采用非先進制程構建Cache（位于CPU與內存之間的臨時存儲器），提高片上Cache的容量和性價比，并通過3D近存技術，降低存儲訪問功耗，從而滿足大模型參數需求。從下游應用場景來看，服務器、自動駕駛領域是比較適合Chiplet落地場景，消費電子由于對輕薄、功耗要求較高，不太適合應用Chiplet。隨著近年來高性能計算、人工智能、5G、汽車、云端等新興市場的蓬勃發(fā)展，對于算力的需求持續(xù)攀升，僅靠單一類型的架構和處理器無法處理更復雜的海量數據，“異構”正在成為解決算力瓶頸關鍵技術方向。Chiplet技術目前主要聚焦于HPC高性能計算與AI人工智能領域，隨著算力、存儲等需求升級，Chiplet有望在未來市場上得到更加廣泛的應用。國際巨頭廠商已經布局Chiplet在高性能計算領域的應用。英特爾于2022年底發(fā)布了數據中心GPUMax，是英特爾針對高性能計算加速設計的第一款3DGPGPU，在一顆芯片里集成了47顆芯粒，有5種制程，以此獲得比上一代高出三倍性能的提升。AMD在這個方向走在了更前面，目前已經發(fā)布了第一個數據中心APU（AcceleratedProcessingUnit，加速處理器）產品MI300，其采用Chiplet技術，在4塊6納米芯片上，堆疊了9塊5納米的計算芯片。AMD表示，相較于上一代的InstinctMI250，提升了8倍的AI訓練算力和5倍的AI能效。蘋果則與臺積電合作開發(fā)了UltraFusion封裝技術，也是一種類似Chiplet的技術，能同時傳輸超過1萬個信號，芯片間的互連帶寬可達2.5TB/s，超出了UCIe1.0的標準。蘋果此前發(fā)布的M1Ultra芯片將兩個M1Max芯片的裸片，采用UltraFusion封裝技術進行互連，其CPU核心數量增加至20個，而GPU核心數量更是直接增加至64個。M1Ultra的神經網絡引擎也增加至32核，能夠帶來每秒22萬億次的運算能力。以ChatGPT為代表的的AI應用蓬勃發(fā)展，對上游AI芯片算力提出了更高的要求，而運用Chiplet模式的異構集成方案，可以通過將通用需求與專用需求解耦，大幅降低芯片設計投入門檻及風險，有效解決下游客戶在算法適配、迭代周期、算力利用率、算力成本等各方面難以平衡的核心痛點。將支持人工智能的不同功能的芯片，如GPU、CPU、加速器等，通過Chiplet的方式進行組合，可以構建出更高效的AI加速器系統(tǒng)。國際巨頭廠商與國內領先廠商均在Chiplet技術于AI芯片的運用做了不同突破。英偉達使運用Chiplet技術制作AI芯片的領先企業(yè)，其于2022年發(fā)布的H100GPU芯片就是臺積電4nm工藝和Chiplet技術融合的創(chuàng)新之作。英偉達通過Chiplet技術將HBM3顯存子系統(tǒng)集成到芯片里，可提供3TB/s的超高顯存帶寬，是上一代產品帶寬的近兩倍。同時借助4nm先進制程，H100GPU芯片在814平方毫米的芯片面積里容納800億個晶體管，無論是性能還是延遲，相較于上一代A100GPU芯片都有巨大的提升。英偉達另一款AI芯片GH200與H100屬于同一際代，但應用場景有所不同。英偉達H100的架構以GPU為主，重點用于數據運算和推理。GH200架構采用CPU+GPU異構計算方式。GH200采用NVLink-C2C技術方案，通過Chiplet工藝將基于Arm的NVIDIAGraceCPU與NVIDIAH100TensorCoreGPU整合在了一起，實現流暢互連。具體來說，GH200超級芯片將72核的GraceCPU、H100GPU、96GB的HBM3和512GB的LPDDR5X集成在同一個封裝中，擁有高達2000億個晶體管。這種組合提供了CPU和GPU之間高達900G/s的數據帶寬，為某些內存受限的工作負載提供了巨大的優(yōu)勢。相較PCIe5，NVLink-C2C在能效方面提升25倍，面積效率提升90倍。AMD的MI300加速器也運用了Chiplet技術，是業(yè)內首款CPU+GPU異構計算的存算一體芯片。MI300加速器專為領先的高性能計算（HPC）和AI性能而設計，這款加速卡采用Chiplet設計，擁有13個小芯片，基于3D堆疊，包括24個Zen4CPU內核，總共包含128GBHBM3顯存和1460億晶體管，性能上比此前的MI250提高了8倍,在功耗效率上提高了5倍。中國首款基于Chiplet的AI芯片“啟明930”為北極雄芯開發(fā)，該芯片采用12nm工藝生產，中央控制芯粒采用RISC-VCPU核心，可通過高速接口搭載多個功能型芯粒，并基于全國產基板材料以及2.5D封裝，做到算力可拓展，提供8~20TOPS（INT8）稠密算力來適應不同場景，目前已與多家AI下游場景合作伙伴進行測試。2.2.Chiplet市場規(guī)模快速成長Chiplet技術被視為“異構”技術的焦點，也是當下最被企業(yè)所認可的新型技術之一。2022年3月，英特爾、AMD、Arm、高通、三星、臺積電、日月光、GoogleCloud、Meta、微軟等全球領先的芯片廠商共同成立了UCIe聯盟，旨在建立統(tǒng)一的die-to-die互聯標準，促進Chiplet模式的應用發(fā)展，目前聯盟成員已有超過80家半導體企業(yè)，越來越多的企業(yè)開始研發(fā)Chiplet相關產品。UCIe在解決Chiplet標準化方面具有劃時代意義，標志著產業(yè)化落地開始。中國首個原生Chiplet技術標準《小芯片接口總線技術要求》于2022年12月發(fā)布，該標準有助于行業(yè)規(guī)范化、標準化發(fā)展，為賦能集成電路產業(yè)打破先進制程限制因素，提升中國集成電路產業(yè)綜合競爭力，加速產業(yè)進程發(fā)展提供指導和支持。根據Gartner數據統(tǒng)計，基于Chiplet的半導體器件銷售收入在2020年僅為33億美元，2022年已超過100億美元，預計2023年將超過250億美元，2024年將達到505億美元，復合年增長率高達98%。超過30%的SiP封裝將使用芯粒（Chiplet）來優(yōu)化成本、性能和上市時間。MPU占據Chiplet大部分應用應用場景，Omdia預測2024年用于MPU的Chiplet約占Chiplet總市場規(guī)模的43%。先進封裝是實現Chiplet的前提，Chiplet對先進封裝提出更高要求。根據Yole數據統(tǒng)計，2021年先進封裝市場收入達321億美元，預計2027年將實現572億美元，復合年增長率為10%。Chiplet的實現需要依托于先進封裝，在芯片小型化的設計過程中，需要添加更多I/O與其他芯片接口，裸片尺寸有必要保持較大且留有空白空間，導致部分芯片無法拆分，芯片尺寸小型化的上限被pad（晶片的管腳）限制。并且單個晶片上的布線密度和信號傳輸質量遠高于Chiplet之間，要實現Chiplet的信號傳輸，就要求發(fā)展出高密度、大帶寬布線的“先進封裝技術”。先進封裝市場的快速發(fā)展為Chiplet市場的發(fā)展提供了技術基礎。3.龍頭IC制造及封測廠加碼布局Chiplet3.1.Chiplet產業(yè)鏈：封測環(huán)節(jié)重要性大幅提高Chiplet技術發(fā)展早期往往局限于企業(yè)內部獨立研發(fā)和應用，且僅應用于一些高端產品，如服務器和高性能計算等，組裝和測試等方面仍存在技術瓶頸。隨著Chiplet技術的不斷成熟和商業(yè)化推廣，越來越多的芯片廠商、設計公司和封測廠開始使用Chiplet技術，Chiplet的商業(yè)化應用趨勢也促進了整個芯片生態(tài)系統(tǒng)的升級和發(fā)展。隨著Chiplet技術的發(fā)展，Chiplet產業(yè)鏈各環(huán)節(jié)逐漸完善，即由Chiplet系統(tǒng)級設計、EDA/IP、芯粒（核心、非核心、IODie、BaseDie）、制造、封測組成的完整Chiplet生態(tài)鏈。Chiplet產業(yè)鏈主鏈有四大環(huán)節(jié)，包括芯粒、芯片設計、封裝生產和系統(tǒng)應用，支撐環(huán)節(jié)包括芯粒生產、設計平臺、EDA工具、封裝基板、封測設備等領域。從Chiplet產業(yè)鏈邏輯看，芯片設計和封裝處于鏈條中心環(huán)節(jié)，且與后端系統(tǒng)應用緊密聯動，而晶圓廠則被前置，成為芯粒提供商的生產環(huán)節(jié)。芯粒提供環(huán)節(jié)是指專業(yè)公司提供獨立設計、優(yōu)化和制造的芯粒給其他芯片制造商使用的過程。這種模式可以提高芯片制造商的生產效率，加快產品推出時間，降低生產成本。傳統(tǒng)的IP軟件企業(yè)將部分轉向IP芯片化的芯粒提供商，芯粒提供商通常會提供成熟的IP和技術，使芯片制造商可以更加專注于整個系統(tǒng)級設計和芯片集成。此外，芯粒提供商可以利用其專業(yè)知識和技能，幫助芯片制造商優(yōu)化設計，提高性能和降低功耗。Chiplet芯片設計環(huán)節(jié)需要考慮每個小型芯片的功能和性能要求，并確定芯片之間的接口和通信方式。在這個環(huán)節(jié)中，芯片設計師需要利用各種EDA工具進行設計、驗證和仿真，以確保每個小型芯片都可以正確地集成在一起，同時滿足整個芯片的性能要求和功能需求。此外，芯片設計人員還需要考慮芯片的功耗、可靠性和安全性等因素，并制定相應的設計方案和測試計劃。芯片設計對于芯片的整體性能和功能有著至關重要的作用，因此芯片設計人員需要具備深厚的電子設計自動化（EDA）知識和經驗。Chiplet封測環(huán)節(jié)指將多個芯粒組裝到一個芯片上，并進行測試和驗證的過程。Chiplet要求高性能的芯?；ヂ摚瑸橄冗M封裝技術帶來了更多挑戰(zhàn)。包括高密度互聯帶來的工藝帶寬和隔離問題，功率密度過高帶來的散熱問題，芯粒與封裝高速連接的基板問題，以及對無源元件集成封裝問題等，同時Chiplet對封裝產線的要求將從2.5D、2.5+3D逐漸過渡到3D。另外關鍵的測試技術也會影響Chiplet芯片的良率，包括大芯片的散熱、供電、應力、信號完整性（電磁場干擾）等。因此未來提升封測的技術水平對發(fā)展Chiplet至關重要。Chiplet技術已經成為現代系統(tǒng)設計的重要組成部分，廣泛應用于云計算、人工智能、機器學習、5G通信、汽車和工業(yè)控制等領域。AMD在2019年就發(fā)布了基于Chiplet模塊化設計的EPYC處理器；Intel在2022年發(fā)布采用了3D封裝的Chiplet技術的大型數據中心高性能計算芯片PonteVecchio，單個產品整合了47個小芯片，采用5種以上差異化工藝節(jié)點，集成了超過1000億個晶體管；蘋果的M1Ultra采用Chiplet技術將兩個M1Max通過芯片連接在一起。國內以華為、寒武紀、壁仞科技等為代表的龍頭企業(yè)，也有Chiplet產品上市。3.2.全球巨頭廠商加碼布局Chiplet先進封裝目前全球封裝技術主要由臺積電、三星、Intel等公司主導，主要是2.5D和3D封裝。2.5D封裝技術已非常成熟，廣泛應用于FPGA、CPU、GPU等芯片，目前是Chiplet架構產品主要的封裝解決方案。3D封裝能夠幫助實現3DIC，即晶粒間的堆疊和高密度互連，可以提供更為靈活的設計選擇。但3D封裝的技術難度更高，目前主要有英特爾和臺積電掌握3D封裝技術并商用。臺積電比三星、英特爾更早采用Chiplet的封裝方式。臺積電推出了3DFabric，搭載了完備的3D硅堆棧（3DSiliconStacking）和先進的封裝技術。3DFabric是由臺積電前端3D硅堆棧技術TSMCSoIC系統(tǒng)整合的芯片，由基板晶圓上封裝（ChiponWaferonSubstrate,CoWoS）與整合型扇出（IntegratedFan-Out,InFO）的后端3D導線連接技術所組成，能夠為客戶提供整合異質小芯片（Chiplet）的彈性解決方案。該項技術先后被用于賽靈思的FPGA、英偉達的GPU以及AMD的CPU。Intel主導的2.5D封裝技術為EMIB，使用多個嵌入式包含多個路由層的橋接芯片，同時內嵌至封裝基板，達到高效和高密度的封裝。由于不再使用interposer作為中間介質，可以去掉原有連接至interposer所需要的TSV，以及由于interposer尺寸所帶來的封裝尺寸的限制，可以獲得更好的靈活性和更高的集成度。相較于MCM和CoWoS技術，EMIB技術獲得更高的集成度和制造良率。英特爾對各種先進封裝產品組合(如Foveros、EMIB和Co-EMIB)的投資是實施公司新領導層所公布的IDM2.0戰(zhàn)略的關鍵。三星也在積極投資先進的封裝技術，以滿足HPC應用在異質芯片整合的快速發(fā)展。2020年8月，三星公布了XCube3D封裝技術。在芯片互連方面，使用成熟的硅通孔TSV工藝。目前XCube能把SRAM芯片堆疊在三星生產的7nmEUV工藝的邏輯芯片上，在更易于擴展SRAM容量的同時也縮短了信號連接距離，提升了數據傳輸的速度。此后發(fā)布的I-Cube可以將一個或多個邏輯die和多個HBMdie水平放置在硅中介層，進行異構集成。日月光憑借在FOCoS先進封裝技術的布局，是目前在封測代工廠中唯一擁有超高密度扇出解決方案的供應商。日月光的FOCoS提供了一種用于實現小芯片集成的硅橋技術，稱為FOCoSB（橋），它利用帶有路由層的微小硅片作為小芯片之間的封裝內互連，例如圖形計算芯片(GPU)和高帶寬內存(HBM)。硅橋嵌入在扇出RDL層中，是一種可以不使用硅中介層的2.5D封裝方案。與使用硅中介層的2.5D封裝相比，FOCoS-B的優(yōu)勢在于只需要將兩個小芯片連接在一起的區(qū)域使用硅片，可大幅降低成本。3.3.國內企業(yè)緊跟產業(yè)趨勢，加快布局Chiplet先進封裝Chiplet被視為中國與國外差距相對較小的先進封裝技術，有望帶領中國半導體產業(yè)在后摩爾時代實現質的突破，因此，中國半導體企業(yè)緊跟產業(yè)趨勢，紛紛走向Chiplet研發(fā)的道路。中國三大封測企業(yè)長電科技、通富微電與華天科技都在積極布局Chiplet技術，目前已經具備Chiplet量產能力。長電科技推出的面向Chiplet小芯片的高密度多維異構集成技術平臺XDFOI?可實現TSVless技術，達到性能和成本的雙重優(yōu)勢，重點應用領域為高性能運算如FPGA、CPU/GPU、AI、5G、自動駕駛、智能醫(yī)療等。XDFOI?是一種以2.5DTSV-less為基本技術平臺的封裝技術，在線寬/線距可達到2μm/2μm的同時，還可以實現多層布線層，以及2D/2.5D和3D多種異構封裝，能夠提供小芯片（Chiplet）及異構封裝的系統(tǒng)封裝解決方案。目前長電先進XDFOI?2.5D試驗線已建設完成，并進入穩(wěn)定量產階段，同步實現國際客戶4nm節(jié)點多芯片系統(tǒng)集成封裝產品出貨。通富微電在先進封裝方面公司已大規(guī)模生產Chiplet產品，7nm產品已大規(guī)模量產，5nm產品已完成研發(fā)即將量產。公司目前已建成國內頂級2.5D/3D封裝平臺（VISionS）及超大尺寸FCBGA研發(fā)平臺，完成高層數再布線技術開發(fā)。AMD是最早研究并實現Chiplet應用的公司之一，通富微電作為AMD在大陸唯一的封測合作伙伴，目前已經在Chiplet封裝技術領域取得市場先機，形成先發(fā)競爭優(yōu)勢。華天科技已量產Chiplet產品，主要應用于5G通信、醫(yī)療等領域。華天科技已掌握SiP、FC、TSV、Bumping、Fan-Out、WLP、3D等先進封裝技術。華天科技目前已建立三維晶圓級封裝平臺—3DMatrix，該平臺由TSV、eSiFo（Fan-out）、3DSIP三大封裝技術構成。后摩爾時代，Chiplet由于高性能、低功耗、高面積使用率以及低成本的優(yōu)勢，在延續(xù)摩爾定律的“經濟效益”方面被寄予厚望。Chiplet芯片設計環(huán)節(jié)能夠降低大規(guī)模芯片設計的門檻，給中國集成電路產業(yè)帶來巨大發(fā)展機遇。4.重點公司分析4.1.長電科技：國內先進封裝龍頭，23H2有望迎周期拐點長電科技成立于1972年，并于2003年在上交所上市，是全球領先的集成電路制造和技術服務企業(yè)，在中國、韓國和新加坡設有六大生產基地和兩大研發(fā)中心。公司提供全方位的芯片成品制造一站式服務，包括集成電路的系統(tǒng)集成、設計仿真、技術開發(fā)、產品認證、晶圓中測、晶圓級中道封裝測試、系統(tǒng)級封裝測試、芯片成品測試，并可向世界各地的半導體客戶提供直運服務。公司通過高集成度的晶圓級封裝（WLP）、2.5D/3D封裝、系統(tǒng)級封裝（SiP）、高性能倒裝芯片封裝和先進的引線鍵合技術，覆蓋了主流集成電路系統(tǒng)應用，包括網絡通訊、移動終端、高性能計算、車載電子、大數據存儲、人工智能與物聯網、工業(yè)智造等領域。從公司的財務數據來看，公司營收規(guī)模不斷擴大，歸母凈利潤穩(wěn)定提升。2020-2022年，公司營業(yè)收入分別約為264.64億元、305.02億元和337.62億元，歸母凈利潤分別為13.04億元、29.59億元、32.31億元。公司近幾年加速從消費類轉向市場需求快速增長的汽車電子、5G通信、高性能計算、存儲等高附加值市場的戰(zhàn)略布局，持續(xù)聚焦高性能封裝技術高附加值應用，進一步提升核心競爭力。公司2022年實現營業(yè)收入337.62億元，同比增長10.7%；歸屬于上市公司股東的凈利潤32.3億元，同比增長9.2%；資產負債率同比下降6個百分點，主要系公司于2022年在汽車電子，高性能計算等領域完成了多項新技術開發(fā)及多家全球知名客戶新產品的量產導入；來自于汽車電子的收入2022年同比增長85%，來自于運算電子的收入同比增長46%。2023年Q1公司實現營業(yè)收入58.60億元，同比-27.99%；歸母凈利潤1.10億元，較去年同比-87.24%；扣非歸母凈利潤0.56億元，較上年同比-92.80%。公司Q1業(yè)績下滑主要系23Q1半導體行業(yè)景氣周期繼續(xù)下行，導致國內外客戶需求繼續(xù)下降，訂單減少。從盈利能力來看，由于公司產能利用率大幅下滑，2023Q1盈利能力也有所下滑，毛利率環(huán)比-5.20pct至11.84%，凈利率環(huán)比-7.69%至1.88%。23Q1在下游需求大幅下降的背景下，公司汽車電子業(yè)務仍然保持高速增長。隨著公司產品結構的優(yōu)化，公司業(yè)績有望復蘇。公司2022年度營業(yè)收入按市場應用領域劃分來看，通訊電子占比39.3%、消費電子占比29.3%、運算電子占比17.4%、工業(yè)及醫(yī)療電子占比9.6%、汽車電子占比4.4%，與去年同期相比消費電子下降4.5個百分點，運算電子增長4.2個百分點，汽車電子增長1.8個百分點。在測試領域，公司引入5G射頻，車載芯片，高性能計算芯片等更多的測試業(yè)務，相關收入同比增長達到25%。公司在Chiplet領域處于領先地位，目前XDFOI?Chiplet高密度多維異構集成系列工藝已按計劃進入穩(wěn)定量產階段，同步實現國際客戶4nm節(jié)點多芯片系統(tǒng)集成封裝產品出貨，最大封裝體面積約為1500mm2的系統(tǒng)級封裝。該技術是一種面向Chiplet的極高密度、多扇出型封裝高密度異構集成解決方案，其利用協同設計理念實現了芯片成品集成與測試一體化，涵蓋2D、2.5D、3D集成技術。經過持續(xù)研發(fā)與客戶產品驗證，公司XDFOI?不斷取得突破，已在高性能計算、人工智能、5G、汽車電子等領域應用，為客戶提供了外型更輕薄、數據傳輸速率更快、功率損耗更小的芯片成品制造解決方案，滿足日益增長的終端市場需求。4.2.通富微電：深度合作AMD，AI+Chiplet打開成長空間通富微電成立于1997年，并于2007年在深交所上市，是集成電路封裝測試服務提供商，為全球客戶提供設計仿真和封裝測試一站式服務。2014年以來，通富微電相繼在南通、合肥、廈門等地投資建廠，目前，通富微電相繼投資了崇川總部工廠、南通通富、通富通科、合肥通富、廈門通富、通富超威蘇州、通富超威檳城七大生產基地，員工總數2萬多人，生產總面積超過100萬平米。2021年全球OSAT中通富微電位列第五，先進封裝方面位列第七。公司的產品、技術、服務全方位涵蓋人工智能、高性能計算、大數據存儲、顯示驅動、5G等網絡通訊、信息終端、消費終端、物聯網、汽車電子、工業(yè)控制等領域。2016年，通富微電通過并購通富超威蘇州和通富超威檳城，與AMD形成了“合資+合作”的強強聯合模式，深度鎖定了AMD供應鏈并占據AMD封測訂單的大部分份額。由于通富超威蘇州和通富超威檳城前身為AMD內部封測廠，熟悉AMD產品的生產及管理流程，對于AMD而言，通富超威蘇州及通富超威檳城在產品驗證、產品質量、新產品開發(fā)時間、業(yè)務對接效率等方面具有優(yōu)勢。收購以來，通富微電與AMD的合作不斷深化，為AMD第一大封測產品供應商，未來隨著大客戶資源整合漸入佳境，產生的協同效應將帶動整個產業(yè)鏈持續(xù)受益。從公司的財務數據來看，公司業(yè)務發(fā)展迅速，收入規(guī)模不斷擴大，市場份額持續(xù)提升。2020-2022年，公司營業(yè)收入分別約為107.69億元、158.12億元和214.29億元，歸母凈利潤分別為3.38億元、9.57億元、5.02億元。在全球前十大封測企業(yè)中，公司營收增速連續(xù)3年保持第一。公司通過積極調整產品業(yè)務結構，加大市場調研與開拓力度，憑借7nm、5nm、FCBGA、Chiplet等先進技術優(yōu)勢，不斷強化與AMD等行業(yè)領先企業(yè)的深度合作，鞏固和擴大先進產品市占率，營收穩(wěn)定提升。公司2022年歸母凈利潤有所下滑，主要系集成電路行業(yè)景氣度下行，部分終端產品需求疲軟，導致公司產能利用率及毛利率下降；同時公司加大Chiplet等先進封裝技術創(chuàng)新研發(fā)投入，研發(fā)費用增加，導致利潤下降。2023年Q1公司實現營業(yè)收入46.42億元，同比+3.11%；歸母凈利潤0.05億元，較去年同比-97.24%；扣非歸母凈利潤-0.46億元，較上年同比-131.72%。公司Q1業(yè)績有所下滑，主要系受歐洲地緣政治風險升級、美國持續(xù)高通脹等外部因素影響，集成電路行業(yè)景氣度下降，終端廠商進去庫周期導致封測行業(yè)訂單出現下滑。從盈利能力來看，2023Q1盈利能力有所下滑，毛利率9.45%，環(huán)比-4.45pct，主要系公司產能利用率下降所致。Chiplet技術方面，公司通過在多芯片組件、集成扇出封裝、2.5D/3D等先進封裝技術方面的提前布局，可為客戶提供多樣化的Chiplet封裝解決方案并已量產，基于ChipLast工藝的Fan-out技術，實現5層RDL超大尺寸封裝（65×65mm），超大多芯片FCBGAMCM技術，實現最高13顆芯片集成及100×100mm以上超大封裝。目前，公司技術布局進展順利，已開始大規(guī)模生產Chiplet產品，工藝節(jié)點方面7nm產品實現量產，5nm產品完成研發(fā)。受益于公司在封測技術方面的持續(xù)耕耘，目前公司與AMD、NXP、TI、英飛凌、ST、聯發(fā)科、展銳、韋爾股份、兆易創(chuàng)新、長鑫存儲、長江存儲、集創(chuàng)北方及其他國內外各細分領域頭部客戶建立了良好的合作關系，2021年，國內客戶業(yè)務規(guī)模增長超100%。4.3.華天科技：業(yè)績靜待周期復蘇，Chiplet布局業(yè)內領先華天科技成立于2003年12月25日，2007年11月20日在深交所成功上市。公司主要從事半導體集成電路、半導體元器件的封裝測試業(yè)務，主要為客戶提供封裝設計、封裝仿真、引線框封裝、基板封裝、晶圓級封裝、晶圓測試及功能測試、物流配送等一站式服務。目前公司集成電路封裝產品主要有DIP/SDIP、SOT、SOP、SSOP、TSSOP/ETSSOP、QFP/LQFP/TQFP、QFN/DFN、BGA/LGA、FC、MCM(MCP)、SiP、WLP、TSV、Bumping、MEMS等多個系列，產品主要應用于計算機、網絡通訊、消費電子及智能移動終端、物聯網、工業(yè)自動化控制、汽車電子等電子整機和智能化領域。2022年公司持續(xù)加大研發(fā)投入，完成了3DFOSiP封裝工藝平臺、基于TCB工藝的3DMemory封裝技術的開發(fā)；雙面塑封技術、激光雷達產品完成工藝驗證；基于232層3DNANDFlashWaferDP工藝的存儲器產品、長寬比達7.7：1的側面指紋、PAMiD等產品均已實現量產；與客戶合作開發(fā)HBPOP封裝技術。從公司的財務數據來看，公司業(yè)務發(fā)展迅速，收入規(guī)模不斷擴大，市場份額持續(xù)提升。2020-2022年，公司營業(yè)收入分別約為83.82億元、120.97億元和119.06億元，歸母凈利潤分別為7.02億元、14.16億元、7.54億元。公司2022年營收與歸母凈利潤同比有所下滑，主要由于終端市場產品需求下降，集成電路行業(yè)景氣度下滑。從盈利能力來看，公司2022年毛利率16.84%，同比下降7.77個百分點；公司凈利潤率8.59%，同比下滑5.62個百分點。2023年Q1公司實現營業(yè)收入22.39億元，同比-25.56%；歸母凈利潤-1.06億元，較去年同比-151.43%；扣非歸母凈利潤-1.82億元，較上年同比-222.67%。公司Q1業(yè)績下滑主要系地緣政治沖突、經濟發(fā)展放緩等因素導致半導體市場終端消費動力不足。從盈利能力來看，由于公司產能利用率大幅下滑，2023Q1盈利能力也大幅下滑，毛利率環(huán)比-12.85pct至3.99%，凈利率環(huán)比-14.25%至-5.66%。公司在市場需求減弱、去庫存等不利因素的情況下，積極優(yōu)化客戶結構，2022年公司導入客戶237家，通過6家國內外汽車終端及汽車零部件企業(yè)審核，引入42家汽車電子客戶，涉及202個汽車電子項目。同時公司積極推進募集資金投資項目及韶華科技等新生產基地建設。隨著半導體行業(yè)的復蘇，公司產業(yè)規(guī)模有望進一步擴大。在Chiplet領域，公司實現了3DFOSiP封裝工藝平臺的開發(fā)，現已具備由TSV、eSiFo、3DSiP構成的最新先進封裝技術平臺——3DMatrix。其中晶圓級eSiFO主要應用于Fan-out封裝上，其優(yōu)勢包括硅基板，翹曲小、應力低的高可靠性，生產周期短、工藝設備小的低成本、高集成度、系統(tǒng)級封裝。公司基于eSiFO結合TSV技術，開發(fā)了eSinC技術。在eSiFO技術的基礎上，可以通過TSV、Bumping等晶圓級封裝的技術，實現3DSiP的封裝，為多芯片的異質異構集成提供了可能性。公司目前Chiplet技術已經實現量產，主要應用于5G通信、醫(yī)療、物聯網等領域。4.4.甬矽電子：聚焦先進封裝，Chiplet前景可期甬矽電子成立于2017年，于2022年在上海證券交易所上市。公司主要從事集成電路的封裝和測試業(yè)務。公司成立之初就聚焦集成電路封測業(yè)務中的先進封裝領域，車間潔凈等級、生產設備、產線布局、工藝路線、技術研發(fā)、業(yè)務團隊、客戶導入均以先進封裝業(yè)務為導向，公司全部產品均為中高端先進封裝形式，封裝產品主要包括“高密度細間距凸點倒裝產品（FC類產品）、系統(tǒng)級封裝產品（SiP）、扁平無引腳封裝產品（QFN/DFN）、微機電系統(tǒng)傳感器（MEMS）”4大類別。公司自2017年成立以來，憑借出色的產品質量控制和服務能力，在短時間內迅速形成量產并進入恒玄科技、晶晨股份、聯發(fā)科等頂尖集成電路設計企業(yè)供應鏈，特別在射頻芯片封測領域具備較強的競爭力。從公司財務數據來看，得益于集成電路國產化、智能化以及5G、新基建等新興應用的驅動、下游客戶旺盛的市場需求以及公司市場地位和品牌形象的提升，公司營業(yè)收入、營業(yè)毛利逐年穩(wěn)定上升。2020-2022年，公司營業(yè)收入分別約為7.48億元、20.55億元和21.77億元，歸母凈利潤分別為0.28億元、3.22億元、1.38億元。公司2022年營收緩慢增長主要系在市場需求減弱、行業(yè)整體進入去庫存周期等不利因素的情況下，公司持續(xù)優(yōu)化客戶結構，與多家細分領域頭部客戶建立戰(zhàn)略合作伙伴關系。公司2019年-2021年，主營業(yè)務毛利率逐年穩(wěn)步上升，2022年毛利率有所下降主要系國內消費電子等市場需求萎縮，公司部分產品的銷售單價有所下降，SiP類產品、QFN類產品毛利率有所下降。2023年Q1公司實現營業(yè)收入4.25億元，同比-26.86%；歸母凈利潤-0.50億元，較去年同比-170.04%；扣非歸母凈利潤-0.69億元，較上年同比-211.12%。公司Q1業(yè)績下滑主要系2023Q1，終端市場整體延續(xù)了2022年下半年的疲軟狀態(tài)，下游客戶整體處于庫存調整狀態(tài)，整體訂單仍較為疲軟。從盈利能力來看，受1月份春節(jié)假期、訂單整體下滑等影響，公司整體產能利用率有所下滑，毛利率環(huán)比-13.52%至8.39%。此外，公司二期項目有序推進，公司人員規(guī)模持續(xù)擴大，人員支出及二期籌建費用增加，使得管理費用同比增長75.06%，23Q1歸母凈利潤同比下滑170.04%。從公司營收結構來看，2022年系統(tǒng)級封裝產品（SIP）實現銷售收入122,524.49萬元，較上年同期增長7.93%，銷售成本同比增長25.16%，毛利率同比下降10.45個百分點。扁平無引腳封裝產品（QFN/DFN）實現銷售收入63,184.17萬元，較上年同期減少10.10%，銷售成本同比增加11.31%，毛利率同比下降16.92個百分點。高密度細間距凸點倒裝產品（FC類產品）實現銷售收入29,206.06萬元，較上年同期增長58.64%，銷售成本同比增長66.82%，毛利率同比下降3.36個百分點。微電機系統(tǒng)傳感器（MEMS）實現銷售收入537.12萬元，較上年同期減少70.54%，銷售成本同比減少74.56%，毛利率同比上升13.12個百分點。Chiplet模式能滿足現今高效能運算處理器的需求，而SiP等先進封裝技術是Chiplet模式的重要實現基礎。公司在SiP領域具備豐富的技術積累，通過實施晶圓凸點產業(yè)化項目布局“扇入型封裝”（Fan-in）、“扇出型封裝”（Fan-out）、2.5D、3D等晶圓級和系統(tǒng)級封裝應用領域，并為進一步拓展異構封裝領域打下基礎。。同時，公司已經掌握了系統(tǒng)級封裝電磁屏蔽（EMIShielding）技術、芯片表面金屬凸點（Bumping）技術，并積極開發(fā)7納米以下級別晶圓倒裝封測工藝、高密度系統(tǒng)級封裝技術、硅通孔技術（TSV）等，為Chiplet技術儲備了充足的技術基礎。4.5.芯原股份：發(fā)展先進工藝，以Chiplet拓展廣闊市場芯原股份成立于2001年，于2020年在上海證券交易所上市。芯原股份是一家依托自主半導體IP，為客戶提供平臺化、全方位、一站式芯片定制服務和半導體IP授權服務的企業(yè)。在芯原獨有的SiliconPlatformasaService經營模式下，通過基于公司自主半導體IP搭建的技術平臺，可在短時間內打造出從定義到測試封裝完成的半導體產品。公司的業(yè)務范圍覆蓋消費電子、汽車電子、計算機及周邊、工業(yè)、數據處理、物聯網等行業(yè)應用領域。從公司的財務數據來看，2022年度，公司實現營業(yè)收入26.79億元，同比增長25.23%，其中半導體IP授權業(yè)務（包括知識產權授權使用費收入、特許權使用費收入）實現營收8.93億元，同比增長26.57%；一站式芯片定制業(yè)務（包括芯片設計業(yè)務收入、量產業(yè)務收入）實現營收17.80億元，同比增長24.19%。公司2022年實現歸母凈利潤0.74億元，同比增長455.31%。公司2022年度在半導體產業(yè)下行壓力增大的產業(yè)背景下，實現業(yè)績穩(wěn)定增長，主要得益于公司獨特商業(yè)模式，即原則上無產品庫存的風險，無應用領域的邊界，以及逆產業(yè)周期的屬性等。公司2022年在手訂單金額21.50億元，其中一年內（2023年）轉化的在手訂單金額16.95億元，占比78.82%，在手訂單飽滿。2023年Q1公司實現營業(yè)收入5.39億元，同比-3.77%；歸母凈利潤-0.72億元，較去年同比-2280.25%。公司在手訂單充足，截至2023年一季度末，公司在手訂單金額為18.10億元。公司Q1業(yè)績下滑主要系知識產權授權業(yè)務與客戶項目啟動安排相關，單季度收入存在一定季度性波動。從盈利能力來看，由于公司知識產權授權業(yè)務受到客戶項目啟動安排相關等因素影響單季度收入有所波動，導致高毛利率的半導體IP授權業(yè)務收入及收入占比下降，毛利率環(huán)比-9.98%至38.94%。公司一站式芯片定制業(yè)務毛利率同比有所提升，其中芯片設計業(yè)務毛利率5.31%，芯片量產業(yè)務毛利率26.92%。Chiplet可從多維度降低芯片設計及制造成本，公司深耕Chiplet技術，大算力時代有望持續(xù)受益。隨著半導體工藝制程推進，晶體管尺寸越來越逼近物理極限，所耗費的研發(fā)時間及成本越來越高，Chiplet技術通過大幅提高大芯片良率、降低設計復雜度和成本、芯片制造成本，具有極大的發(fā)展?jié)摿?。公司基于“IP芯片化，IPasaChiplet”和“芯片平臺化，ChipletasaPlatform”兩大設計理念，推出了基于Chiplet架構所設計的高端應用處理器平臺，目前該平臺12nmSoC版本已完成流片和驗證，并正在進行Chiplet版本的迭代。公司持續(xù)推進Chiplet技術產業(yè)化，加入UCIe聯盟，強化在自動駕駛、數據中心和平板電腦領域的布局，有望在大算力時代持續(xù)受益。4.6.長川科技：國內半導體測試設備領先廠商，Chiplet+先進封裝打開發(fā)展機遇長川科技成立于2008年，是國內領先的集成電路測試設備及自動化解決方案供應商。公司目前主營產品包含測試機、分選機和探針臺，全面布局后道測試設備，并通過并購STI進入前道晶圓檢測領域。目前，公司生產的集成電路測試機和分選機產品已獲得長電科技、華天科技、通富微電、士蘭微、華潤微電子、日月光等多個一流集成電路企業(yè)的使用和認可。從公司的財務數據來看，公司近幾年營收以及歸母凈利潤呈現快速提高趨勢，營收從2018年的2.16億元提高到2022年的25.77億元，歸母凈利潤從2018年的0.36億元提高到2022年的4.61億元。2022年公司全年營收及歸母凈利潤大幅提高，主要系公司堅持研發(fā)創(chuàng)新，豐富產品矩陣，穩(wěn)步擴大市場份額。同時公司產品結構優(yōu)化，高端品類收入占比持續(xù)上升，也推動了業(yè)績的增長。另外，公司于2022年通過了發(fā)行股份購買資產收購長奕科技（馬來西亞Exis）的審批。EXIS主要從事集成電路分選設備的研發(fā)、生產和銷售，核心產品主要為轉塔式分選機，有助于長川科技豐富產品類型，實現重力式分選機、平移式分選機、轉塔式分選機的產品全覆蓋。2023Q1公司實現收入3.20億元，同比-40.48%，環(huán)比-61.12%；實現歸母凈利潤-0.57億元，同比-180.50%，環(huán)比-141.91%。公司Q1營收同比大幅下滑，主要系封測廠稼動率承壓致使其資本開支下修，公司訂單下滑導致營收與凈利潤均大幅下滑。公司目前是國內數字測試機領域龍頭供應商，在數字測試機領域已完成D9000K產品研發(fā)，隨著SoC測試機在市場持續(xù)放量，公司與大客戶合作加深，公司業(yè)績有望復蘇。從收入結構來看，2022年公司分選機、