實(shí)驗(yàn)三 CMOS反相器瞬態(tài)特性

#實(shí)驗(yàn)三CMOS反相器瞬態(tài)特性姓名學(xué)號(hào)姓名CMOS反相器上升、下降及延遲時(shí)間1.為實(shí)驗(yàn)二中新建的CMOS反相器“inv"建立邏輯符號(hào)“symbol",“checkandsave"沒有error之后將其截屏粘貼復(fù)制到以下空白中：I.Virluaio*5vmbdlIITdHDrILEdilsnq:ihrfialiMwqiFECMOS■.^inballI.Virluaio*5vmbdlIITdHDrILEdilsnq:ihrfialiMwqiFECMOS■.^inball口口a：00atQ&區(qū)》h?！顾蠕嚻谪甶i.=-T?'?■■■■?■Ii>aai■l_NIMKCcmtcl!■『tlvirlundmu'a[*4?n>mJCEL3.E-..Q?^hk.?btr?-dNji-*3UFT?侶^ECHE-Si02.將實(shí)驗(yàn)二中的CMOS反相器的NMOS管和PMOS管參數(shù)都改成L=0.18um,W=0.48um。同時(shí)，在輸出端接上C=2.2fF的負(fù)載電容，并將輸入端的直流電壓源“vdc"替換成脈沖電壓源“vpulse"（從analogLib庫(kù)里邊取），其中脈沖電壓源“vpulse”的參數(shù)含義如下圖所示：Period通常作為輸入脈沖的上升時(shí)間和下降時(shí)間均為lOps，除此之外，其它參數(shù)可以自由設(shè)定(如Delaytime=10ns，Pulsewidth=20ns,Period=50ns)，但要與最終總的瞬態(tài)仿真時(shí)間對(duì)應(yīng)起來。3.將脈沖電壓源vpulse的參數(shù)設(shè)置好以后，在模擬環(huán)境(AnalogEnvironment)中選擇運(yùn)行瞬態(tài)仿真“tran”，只需給定總的仿真時(shí)間，然后選擇plot輸入與輸出節(jié)點(diǎn)。在開始運(yùn)行之前，可以預(yù)先估計(jì)一下會(huì)得到什么樣的波形，然后與仿真后得到的波形相對(duì)比，并將仿真得到的波形截屏粘貼在以下空白處：

4.在波形窗口中，使用“Trace一＞Deltacursor”觀察，比較并記錄輸出電壓中對(duì)應(yīng)的上升時(shí)間tr和下降時(shí)間tf（10%?90%）。思考：輸出電壓中的上升時(shí)間和下降時(shí)間分別是由哪個(gè)晶體管決定？在采取同樣參數(shù)設(shè)計(jì)的情況下，為什么會(huì)存在著上升下降時(shí)間的不同？上升時(shí)間由P管的尺寸決定，下降時(shí)間由N管的尺寸決定由于導(dǎo)電因子遷移率不同，所以對(duì)稱設(shè)計(jì)的上升下降時(shí)間不同5.參照講義，觀察并記錄輸出電壓由高到低變化時(shí)對(duì)應(yīng)的延遲時(shí)間tpHL和由低到高變化時(shí)對(duì)應(yīng)的延遲時(shí)間tPLH，并計(jì)算總的延遲時(shí)間tpd21Qdy1.44VM2:260.0^676^5,1.62VJM3;260X27^1^190.6S5：76mV*?21Qdy1.44VM2:260.0^676^5,1.62VJM3;260X27^1^190.6S5：76mV*?rTdx：68.86O167pcVdw1-4393TE11260.0?1tPHI=21.724pstPLH=68.860pstPD=45.292ps_.:—..…-..….亠-J6.通過修改PMOS管和NMOS管的寬長(zhǎng)尺寸，將輸出電壓中的上升時(shí)間和下降時(shí)間調(diào)到大致相等，記錄優(yōu)化后的兩管寬長(zhǎng)尺寸及其寬長(zhǎng)比的比值(W/L)pmos/(W/L)_.:—..…-..….亠-J氫dx:42.1255psdy:1.43819Vs:34.14C68GV/S60.06C.1M30:21Ci.014^77n5J1.618?7027VI.■*M31;21ir.056445nE,LSO-OrnVfi<ix：41.7679478pe

dy1.439V21Q.210.Ls344515435G