第5章 組合邏輯電路

第5章組合邏輯電路5.4基本邏輯門電路5.1數(shù)字信號(hào)和數(shù)字電路5.2數(shù)制與碼制5.3邏輯函數(shù)5.5組合邏輯電路的分析和設(shè)計(jì)5.6常用組合邏輯部件目錄下圖是一個(gè)簡化的三人表決組合邏輯電路，2人以上同意則表決通過。那么，圖中的組成單元是什么？組合邏輯電路具有什么特點(diǎn)？是如何設(shè)計(jì)的？▲典型問題▲能力目標(biāo)1.理解數(shù)字信號(hào)和數(shù)字電路的概念，掌握數(shù)制間、數(shù)制與碼制間的相互轉(zhuǎn)換；

2.掌握邏輯函數(shù)的表示方法、邏輯代數(shù)的常用運(yùn)算，了解邏輯代數(shù)的基本定律和規(guī)則，能進(jìn)行邏輯函數(shù)的化簡；

3.理解組合邏輯電路的特點(diǎn)，了解組合邏輯電路的分析及設(shè)計(jì)方法，了解編碼器、譯碼器、數(shù)碼管的邏輯功能和主要用途。5.1數(shù)字信號(hào)和數(shù)字電路5.1.1

數(shù)字信號(hào)5.1.2數(shù)字電路1.模擬信號(hào)5.1.1數(shù)字信號(hào)

模擬信號(hào)時(shí)間上和幅度上都連續(xù)變化的信號(hào)溫度、速度數(shù)字信號(hào)時(shí)間上和幅度上都斷續(xù)變化的信號(hào)數(shù)字電路中典型信號(hào)波形燈光閃爍3.數(shù)字通信的優(yōu)點(diǎn)數(shù)字信號(hào)的特點(diǎn)是信息參數(shù)在時(shí)間和數(shù)值上都是斷續(xù)變化、離散的，即幅度或頻率或相位的取值是離散的，被限制在有限個(gè)數(shù)值之內(nèi)。二進(jìn)制碼就是一種數(shù)字信號(hào)，只有兩種狀態(tài)：有和無，或高電平狀態(tài)和低電平狀態(tài)，通常用1和0來表示。加強(qiáng)了通信的保密性提高了抗干擾能力可構(gòu)建綜合數(shù)字通訊網(wǎng)2.數(shù)字信號(hào)5.1.2數(shù)字電路1.模擬電路與數(shù)字電路2.數(shù)字電路的優(yōu)點(diǎn)模擬電路電子電路分類數(shù)字電路

傳遞、處理模擬信號(hào)的電子電路傳遞、處理數(shù)字信號(hào)的電子電路便于高度集成化生產(chǎn)，通用性強(qiáng)工作可靠性高、抗干擾能力強(qiáng)數(shù)字信息便于長期保存，保密性好3.數(shù)字電路的分類將晶體管、電阻、電容等元器件用導(dǎo)線在線路板上連接起來的電路。將上述元器件和導(dǎo)線通過半導(dǎo)體制造工藝做在一塊硅片上而成為一個(gè)不可分割的整體電路。根據(jù)電路結(jié)構(gòu)不同分分立元件電路集成電路根據(jù)半導(dǎo)體的導(dǎo)電類型不同分雙極型數(shù)字集成電路單極型數(shù)字集成電路以雙極型晶體管作為基本器件以單極型晶體管作為基本器件例如

CMOS例如

TTL、ECL集成電路分類集成度電路規(guī)模與范圍小規(guī)模集成電路

SSI1~10門/片或10~100個(gè)元件/片邏輯單元電路包括：邏輯門電路、集成觸發(fā)器中規(guī)模集成電路

MSI10~100門/片或

100~1000個(gè)元件/片邏輯部件包括：計(jì)數(shù)器、譯碼器、編碼器、數(shù)據(jù)選擇器、寄存器、算術(shù)運(yùn)算器、比較器、轉(zhuǎn)換電路等大規(guī)模集成電路

LSI100

~

1000

門/片或

1000

~100000

個(gè)元件/片數(shù)字邏輯系統(tǒng)包括：中央控制器、存儲(chǔ)器、各種接口電路等超大規(guī)模集成電路

VLSI大于

1000門/片或大于

10萬個(gè)元件/片高集成度的數(shù)字邏輯系統(tǒng)

例如：各種型號(hào)的單片機(jī)，即在一片硅片上集成一個(gè)完整的微型計(jì)算機(jī)根據(jù)集成密度不同分根據(jù)結(jié)構(gòu)及工作原理不同分在任何時(shí)刻的輸出狀態(tài)只取決于當(dāng)時(shí)的輸入信號(hào)狀態(tài)，與電路前一時(shí)刻的輸出狀態(tài)無關(guān)。在某一時(shí)刻的輸出狀態(tài)不僅取決于當(dāng)時(shí)的輸入信號(hào)狀態(tài)，還與電路前一時(shí)刻的輸出狀態(tài)有關(guān)。組合邏輯電路時(shí)序邏輯電路數(shù)字電子技術(shù)的應(yīng)用學(xué)習(xí)要有恒心、耐心；科研精神、工匠精神數(shù)字電路應(yīng)用廣泛，小小CPU作用巨大測(cè)試1.下面哪個(gè)信號(hào)屬于數(shù)字信號(hào)？（單選題）

A.溫度

B.濕度

C.開關(guān)的閉合與斷開2.集成電路的規(guī)模是按電路的密集程度來進(jìn)行區(qū)分的。（判斷題）

A.正確

B.錯(cuò)誤3.高集成度的數(shù)字邏輯系統(tǒng)往往含有各種型號(hào)的單片機(jī)。（判斷題）

A.正確

B.錯(cuò)誤測(cè)試答案1.C2.B3.A小結(jié)1.數(shù)字信號(hào)的特點(diǎn):時(shí)間上和幅度上都斷續(xù)變化的信號(hào)。2.數(shù)字電路的分類根據(jù)半導(dǎo)體的導(dǎo)電類型不同分：雙極型數(shù)字集成電路和單極性數(shù)字集成電路根據(jù)電路結(jié)構(gòu)不同分：分立元件和集成元件根據(jù)集成密度不同分：小規(guī)模、中規(guī)模、大規(guī)模和超大規(guī)模集成電路根據(jù)結(jié)構(gòu)及工作原理不同分：組合邏輯電路和時(shí)序邏輯電路3.數(shù)字電子技術(shù)的應(yīng)用：各行各業(yè)，無處不在。ThankYou!5.2數(shù)制與碼制5.2.1

數(shù)制5.2.2碼制成語：半斤八兩意思：半斤、八兩輕重相等，比喻彼此不相上下。新課導(dǎo)入：為什么？新課導(dǎo)入：0~23時(shí)(24進(jìn)制)0~59分(60進(jìn)制)0~59秒(60進(jìn)制)0~9(10進(jìn)制)

例如0+1=11+1=1011+1=10010–1=1

(xxx)2或

(xxx)B

例如(105.11)2或(105.11)B

數(shù)碼：0、1進(jìn)位規(guī)律：逢二進(jìn)一，借一當(dāng)二權(quán)：2n-1

基數(shù)：2

=64+8+2+1(1001011)2=(75)10

=75例5-1：試將上面的二進(jìn)制數(shù)1001011轉(zhuǎn)換為十進(jìn)制數(shù)。(1001011)2=1×26

+1×23+1×21+1×20

1.二進(jìn)制二進(jìn)制轉(zhuǎn)換為十進(jìn)制:各數(shù)碼乘以對(duì)應(yīng)位的權(quán)后相加，即得對(duì)應(yīng)十進(jìn)制數(shù)。5.2.1數(shù)制解：(1001011)2權(quán)如262524232221201.500

1

整數(shù)0.750

0

十進(jìn)制轉(zhuǎn)換為二進(jìn)制例5-2：將十進(jìn)制數(shù)

105.375轉(zhuǎn)換成二進(jìn)制數(shù)。10626

113

06

13

02(106)10=(1101010)2

×2×21.000

1.37522220.375×2一直除到商為

0為止53

余數(shù)0

整數(shù)和小數(shù)分別轉(zhuǎn)換:

整數(shù)部分：除

2取余法;

小數(shù)部分：乘

2取整法讀數(shù)順序讀數(shù)順序

.011說明：小數(shù)部分在無法得到0時(shí)，應(yīng)根據(jù)要求取一定位數(shù)。221

10

12.十六進(jìn)制

(xxx)16或

(xxx)H

例如(3BE.C4)16或(3BE.C4)H

數(shù)碼：0~9、A、B、C、D、E、FA～F分別代表十進(jìn)制的10～15權(quán)：16n-1

基數(shù)：16進(jìn)位規(guī)律：逢十六進(jìn)一，借一當(dāng)十六

=1024+176(4B0)16=(1200)10

=1200例5-3：試將十六進(jìn)制數(shù)4B0轉(zhuǎn)換為十進(jìn)制數(shù)。(4B0)16=4×162

+11×161+0×160解：

十六進(jìn)制轉(zhuǎn)換為十進(jìn)制：各數(shù)碼乘以對(duì)應(yīng)位的權(quán)后相加，即得對(duì)應(yīng)十進(jìn)制數(shù)。

二進(jìn)制數(shù)與十六進(jìn)制數(shù)相互轉(zhuǎn)換每一個(gè)十六進(jìn)制數(shù)碼都可以用4位二進(jìn)制來表示（100105.11）2=（0100105.1100）2=（4B.C）16(E58)16=(111001011000)2

十進(jìn)制、二進(jìn)制、十六進(jìn)制對(duì)照表成語：半斤八兩舊制一斤合十六兩，半斤等于八兩。古人的智慧：一斤定義為16兩有兩個(gè)說法，一是根據(jù)天下公平四字的筆數(shù)而來。二是根據(jù)天上16顆行星而來。半斤八兩其實(shí)是為了告誡古人經(jīng)商要誠信。5.2.2碼制將十進(jìn)制的0～9這十個(gè)數(shù)碼分別用4位二進(jìn)制數(shù)表示的編碼方法稱為二-十進(jìn)制碼，又稱BCD碼。用數(shù)字或某種文字和符號(hào)來表示某一對(duì)象或信號(hào)的過程，稱編碼。碼制就是編碼的方法。4位二進(jìn)制碼有16種組合，表示0~9十個(gè)數(shù)可有多種方案，所以BCD碼有多種。能實(shí)現(xiàn)編碼功能的電路，稱為編碼器。十進(jìn)制數(shù)碼8421BCD碼5421BCD碼2421BCD碼余3碼格雷碼000000000000000110000100010001000101000001200100010001001010011300110011001101100010401000100010001110110501011000101110000111601101001110010010101701111010110110100100810001011111010111100910011100111111001101常用BCD碼表例5-4：試將十進(jìn)制數(shù)（241.86）10轉(zhuǎn)換為8421BCD碼。解：（241.86）10=（1001000001.10000110）8421BCD測(cè)試1.下面哪個(gè)數(shù)值與十進(jìn)制數(shù)（21.25）10不相等。（單選題）

A.（15.8）16

B.（10101.01）2C.（25）8

2.下面哪個(gè)數(shù)值與二進(jìn)制數(shù)（101011.011）2不相等。（單選題）

A.

(2A)16B.（53.3）8C.（43.275）10測(cè)試答案1.B2.C小結(jié)1.常用的計(jì)數(shù)進(jìn)制有十進(jìn)制、二進(jìn)制、八進(jìn)制、十六進(jìn)制，各數(shù)碼乘以對(duì)應(yīng)位的權(quán)后相加，即得對(duì)應(yīng)十進(jìn)制數(shù)。2.BCD碼指用以表示十進(jìn)制數(shù)0~9十個(gè)數(shù)碼的二進(jìn)制代碼。ThankYou!5.3邏輯函數(shù)5.3.1

基本邏輯函數(shù)和復(fù)合邏輯函數(shù)5.3.2邏輯代數(shù)的運(yùn)算法則5.3.3邏輯電路圖普通代數(shù)中的變量、函數(shù)取值可以是任意值。邏輯代數(shù)中，邏輯變量和邏輯函數(shù)的取值只有兩個(gè)，通常用1和0表示。與普通代數(shù)比較用字母表示變量，用代數(shù)式描述客觀事物間的關(guān)系。

相似處

相異處運(yùn)算規(guī)律有很多不同。

邏輯代數(shù)又稱布爾代數(shù)，用于描述客觀事物邏輯關(guān)系的一種數(shù)學(xué)方法，是分析和設(shè)計(jì)數(shù)字邏輯電路的主要工具。邏輯指事物因果關(guān)系的規(guī)律。邏輯代數(shù)中，任何一個(gè)對(duì)于幾個(gè)邏輯變量，用算子“?”、“+”、“-”進(jìn)行有限次邏輯運(yùn)算及括號(hào)、符號(hào)等構(gòu)成的邏輯表達(dá)式，稱為這幾個(gè)變量的邏輯函數(shù)。一、邏輯代數(shù)邏輯代數(shù)中的1和0不表示數(shù)量大小，

僅表示兩種相反的狀態(tài)。注意例如：開關(guān)閉合為1晶體管導(dǎo)通為1電位高為1

斷開為0截止為0低為0二、邏輯體制正邏輯體制負(fù)邏輯體制規(guī)定高電平、燈亮或成立等事物狀態(tài)為邏輯1，低電平、燈滅或不成立等事物狀態(tài)為邏輯0規(guī)定低電平為邏輯1、高電平為邏輯0通常未加說明，則為正邏輯體制5.3.1基本邏輯函數(shù)和復(fù)合邏輯函數(shù)一、基本邏輯函數(shù)基本邏輯函數(shù)與邏輯或邏輯非邏輯與運(yùn)算(邏輯乘)

或運(yùn)算(邏輯加)

非運(yùn)算(邏輯非)

1.與邏輯111YAB000001010二輸入邏輯表達(dá)式Y(jié)=A·B

或Y=AB

邏輯運(yùn)算符號(hào)有0出0；全1出1

真值表決定某一事件的所有條件都具備時(shí)，該事件才發(fā)生2.或邏輯有1出1全0出0000111YA

B101110二輸入邏輯表達(dá)式Y(jié)=A+B邏輯運(yùn)算符號(hào)3.非邏輯AY0110邏輯表達(dá)式Y(jié)=A

邏輯運(yùn)算符號(hào)決定某一事件的諸條件中，只要有一個(gè)或一個(gè)以上具備時(shí)，該事件就發(fā)生。決定某一事件的條件滿足時(shí)，事件不發(fā)生；反之事件發(fā)生。真值表真值表輸出Y與輸入A狀態(tài)相反

由基本邏輯運(yùn)算組合而成1

.與非邏輯先與后非有

0

出

1全

1

出

0100011YA

B1011102.或非邏輯先或后非有1出0全0出1011100YAB001010二、常用復(fù)合邏輯函數(shù)4.同或邏輯相異出0相同出1111100YA

B0010103.異或邏輯相異出1相同出001

1000YA

B10

111

0基本邏輯函數(shù)組合邏輯電路復(fù)合邏輯運(yùn)算做好每一件小事才能成就大事測(cè)試

1.有0出0；全1出1，屬于

門電路？（單選題）2.

相同

出0；相異

出1，屬于

門電路？（單選題）

A.與門

B.或門

C.與非

A.與非門

B.同或

C.異或

3.

在相同的輸入下與非和或非的結(jié)果剛好相反。（判斷題）

A.正確

B.錯(cuò)誤

測(cè)試答案1.A2.C3.B1.基本邏輯函數(shù)（與、或、非）2.常用復(fù)合邏輯運(yùn)算（與非、或非、異或、同或）小結(jié)F=A·BF=A+BF=AThankYou!5.3.2邏輯代數(shù)的運(yùn)算法則1.基本定律0-1律

0·A=0；1·A=A0+A=A；1+A=1重疊律A+A=AA·A=A互補(bǔ)律還原律交換律結(jié)合律分配律

吸收律反演律2.代入規(guī)則

將邏輯等式兩邊的某一變量均用同一個(gè)邏輯函數(shù)替代，等式仍然成立。A均用代替A均用代替B均用C代替利用代入規(guī)則能擴(kuò)展基本定律的應(yīng)用。3.邏輯代數(shù)的化簡方法化簡意義使邏輯式最簡，以便設(shè)計(jì)出最簡的邏輯電路，從而節(jié)省元器件、優(yōu)化生產(chǎn)工藝、降低成本和提高系統(tǒng)可靠性。不同形式邏輯式有不同的最簡式，一般先求取最簡與-或式，然后通過變換得到所需最簡式。運(yùn)用邏輯代數(shù)的基本定律和公式對(duì)邏輯式進(jìn)行化簡稱為代數(shù)化簡方法。3.邏輯代數(shù)的化簡方法并項(xiàng)法

運(yùn)用，將兩項(xiàng)合并為一項(xiàng)，并消去一個(gè)變量。吸收法運(yùn)用1+A

=1，消去多余項(xiàng)。消去法運(yùn)用吸收律

，消去多余因子。配項(xiàng)法通過乘或加入零項(xiàng)進(jìn)行配項(xiàng)，然后再化簡。證明吸收律成立。證明：5.3.3邏輯電路圖由邏輯符號(hào)及相應(yīng)連線構(gòu)成的對(duì)應(yīng)于某一邏輯功能的電路圖，稱為邏輯電路圖，簡稱邏輯圖。

邏輯函數(shù)描述了某種邏輯關(guān)系。常采用真值表、邏輯函數(shù)式、邏輯圖等表示。例5-9：已知邏輯函數(shù)的真值表如表5-5所示。試寫出其邏輯函數(shù)式，并畫出邏輯圖。表5-5例5-9的真值表輸入邏輯變量輸出邏輯函數(shù)輸入邏輯變量輸出邏輯函數(shù)ABCYABCY00011000001010100100110001101111解：（1）寫邏輯函數(shù)式輸入邏輯變量輸出邏輯函數(shù)輸入邏輯變量輸出邏輯函數(shù)ABCYABCY00011000001010100100110001101111（2）畫出邏輯圖測(cè)試

1.下面哪個(gè)邏輯關(guān)系是正確的？（單選題）2.

不同形式邏輯式有不同的最簡式，一般先求取最簡

式，然后通過變換得到所需最簡式（單選題）

A.1+A=1B.0+A=0C.A+A=1

A.與非門

B.與或

C.或非

3.

這個(gè)化簡成立嗎？（判斷題）

A.正確

B.錯(cuò)誤

測(cè)試答案1.A2.B3.A小結(jié)1.邏輯代數(shù)運(yùn)算規(guī)則：基本定律和帶入規(guī)則2.邏輯圖：由邏輯符號(hào)及相應(yīng)連線構(gòu)成的對(duì)應(yīng)于某一邏輯功能的電路圖ThankYou!5.4基本邏輯門電路5.4.1

二極管門電路5.4.2三極管門電路5.4.1二極管門電路1．二極管與門電路1）電路VCC＝+5V電路輸入與輸出電壓的關(guān)系A(chǔ)BF0V0V0.7V0V3V0.7V3V0V0.7V3V3V3.7V2）工作原理：設(shè)A、B為輸入信號(hào)（+3V或0V），F(xiàn)為輸出信號(hào)。二極管的正向壓降0.7V。ABF000010100111

二極管與門的真值表A、B全1，F(xiàn)才為1?？梢姡簩?shí)現(xiàn)了與邏輯F＝AB2．二極管或門電路可見：實(shí)現(xiàn)了或邏輯1）電路2）工作原理電路輸入與輸出電壓的關(guān)系A(chǔ)BF0V0V0V0V3V2.3V3V0V2.3V3V3V2.3VA、B為輸入信號(hào)（+3V或0V），F(xiàn)為輸出信號(hào)。二極管的正向壓降0.7V。ABF000011101111A、B有1，F(xiàn)就1。

二極管或門的真值表F＝A+B5.4.2三極管門電路1．三極管非門電路1）

電路AF0V+VCC3.6V0.3V截止飽和三極管狀態(tài)2）工作原理設(shè)A、B為輸入信號(hào)（+3V或0V），F(xiàn)為輸出信號(hào)。三極管為硅管。AF0110三極管非門的真值表A與F相反可見，實(shí)現(xiàn)了非邏輯Y=A2．三極管與非門電路輸入與輸出的關(guān)系A(chǔ)BFY0001010110011110實(shí)現(xiàn)了，與非邏輯?+VCCRC–VSSR2R1FRABY3．三極管或非門電路輸入與輸出的關(guān)系A(chǔ)BFY0001011010101110實(shí)現(xiàn)了，或非邏輯?+VCCRC–VSSR2R1AFB支撐例5-10：試對(duì)應(yīng)輸入信號(hào)A、B波形，分別畫出下圖各門電路的輸出波形Y1、Y2、Y3。解：圖所示門電路分別是與門、或非門、異或門Y1有0出0

全1出1Y2Y3

相同出

0

相異出

1Y1Y2測(cè)試已知A、B輸入波形，分別畫出與非、異或門電路的輸出波形Y1、Y2。小結(jié)1.二極管門電路構(gòu)成的與門、或門電路2.三極管門電路構(gòu)成的非門電路、與非門、或非門電路。ThankYou!5.5組合邏輯電路的分析和設(shè)計(jì)5.5.1

組合邏輯電路的分析5.5.2組合邏輯電路的設(shè)計(jì)

1.組合邏輯電路的特點(diǎn)與描述方法組合邏輯電路的邏輯功能特點(diǎn)：

沒有存儲(chǔ)和記憶作用。組合電路的組成特點(diǎn)：

由門電路構(gòu)成，不含記憶單元，只存在從輸入到輸出的通路，沒有反饋回路。組合電路的分析描述方法主要有邏輯表達(dá)式、真值表、卡諾圖和邏輯圖等。5.5.1組合邏輯電路分析2.組合邏輯電路的基本分析方法組合邏輯電路的分析：基本步驟：根據(jù)給定邏輯電路，逐級(jí)找出輸出輸入間的邏輯關(guān)系，從而確定電路的邏輯功能。根據(jù)給定邏輯圖寫出輸出邏輯式，并進(jìn)行必要的化簡列真值表分析邏輯功能例5-11：試分析下圖所示電路的邏輯功能。解：(1)寫出邏輯函數(shù)式(2)列真值表111011101001110010100000YCBA輸出輸入01010000111111100010可見這個(gè)電路是一種3人表決電路：當(dāng)2票或3票同意時(shí)，提案就通過。5.5.2組合邏輯電路設(shè)計(jì)基本步驟：分析設(shè)計(jì)要求并列出真值表→求最簡輸出邏輯式→畫邏輯圖。首先分析給定問題，弄清楚輸入變量和輸出變量是哪些，并規(guī)定它們的符號(hào)與邏輯取值(即規(guī)定它們何時(shí)取值0，何時(shí)取值1)

。然后分析輸出變量和輸入變量間的邏輯關(guān)系，列出真值表。根據(jù)真值表用代數(shù)法或卡諾圖法求最簡“與或”式，然后根據(jù)題中對(duì)門電路類型的要求，將最簡“與或”式變換為“與門”類型對(duì)應(yīng)的最簡式。111011101001110010100000YCBA輸出輸入0000000111111111110例5-12：用與非門設(shè)計(jì)一個(gè)交通報(bào)警控制電路。交通信號(hào)燈有紅、綠、黃3種，3種燈分別單獨(dú)工作或黃、綠燈同時(shí)工作時(shí)屬正常情況，其他情況均屬故障。出現(xiàn)故障時(shí)輸出報(bào)警信號(hào)。解：(1)分析設(shè)計(jì)要求，列出真值表設(shè)A、B、C分別表示紅、綠、黃燈，燈亮值為1，燈滅值為0；輸出報(bào)警信號(hào)用Y表示，正常Y值為0，有故障Y值為1。可得真值表如右。(2)化簡輸出函數(shù)，并求最簡與非式(3)根據(jù)輸出邏輯式畫邏輯電路圖Y=ABC·AC·AB測(cè)試

1.組合邏輯電路有存儲(chǔ)和記憶功能。（判斷題）3.

組合電路的分析描述方法主要有

等。（多選題）A.正確

B.錯(cuò)誤

A.邏輯表達(dá)式B.真值表

C.邏輯圖

2.組合邏輯電路的分析和設(shè)計(jì)剛好是一個(gè)相反的過程。（判斷題）A.正確

B.錯(cuò)誤

測(cè)試答案1.B2.A3.ABC小結(jié)1.組合電路描述方法：

邏輯表達(dá)式、真值表、卡諾圖和邏輯圖等。2.組合邏輯電路的分析步驟：分析設(shè)計(jì)要求并列出真值表→求最簡輸出邏輯式→畫邏輯圖根據(jù)邏輯圖寫輸出邏輯式，并進(jìn)行必要的化簡→列真值表→分析邏輯功能。3.組合邏輯電路的設(shè)計(jì)步驟：ThankYou!5.6常用組合邏輯部件5.5.1

編碼器5.5.2譯碼器5.5.1編碼器1.編碼器的類型實(shí)現(xiàn)編碼功能的電路編碼器普通編碼器二-十進(jìn)制優(yōu)先編碼器

優(yōu)先編碼器

二進(jìn)制優(yōu)先編碼器

允許同時(shí)有多個(gè)有效信號(hào)輸入，并只對(duì)其中優(yōu)先權(quán)最高的信號(hào)進(jìn)行編碼輸出。普通編碼器在任何時(shí)刻只允許一個(gè)有效信號(hào)輸入。2.二-十進(jìn)制優(yōu)先編碼器CT74LS147I8I1I2I3I4I5I6I7Y0Y1Y2Y3I9二

-

十進(jìn)制優(yōu)先編碼器

CT74LS147

I9=1，I8=0時(shí)，不論I0~I7為0還是

1，電路只對(duì)I8進(jìn)行編碼，輸出反碼0111。反碼輸出被編信號(hào)輸入，(省略了I0)，低電平有效。0111111111110101111111110×00111111110××1101111110×××010111110××××10011110×××××0001110××××××111010×××××××01100××××××××1111111111111Y0Y1Y2Y3I9I8I7I6I5I4I3I2I1輸出輸入

I9=0時(shí)，不論其他Ii為0

還是1，電路只對(duì)I9進(jìn)行編碼，輸出Y3Y2Y1Y0=0110，為反碼，其原碼為1001。111010×××××××01100××××××××1111111111111無編碼請(qǐng)求Y3Y2Y1Y0=1111依次類推CT74LS147I8I1I2I3I4I5I6I7Y0Y1Y2Y3I9被編信號(hào)優(yōu)先級(jí)別從高到低依次為

I9__、I8、I7、I6、I5、I4、I3、I2、I1、I0。將十進(jìn)制數(shù)的0～9編成二進(jìn)制代碼5.5.2譯碼器1.譯碼的含義與類型譯碼是編碼的逆過程。

將編碼時(shí)二進(jìn)制代碼中所含的原意翻譯出來。實(shí)現(xiàn)譯碼功能的電路

譯碼器通用譯碼器顯示譯碼器譯碼器(即Decoder)

二進(jìn)制代碼

與輸入代碼對(duì)應(yīng)的特定信息

譯碼器2.通用譯碼器1）變量譯碼器又稱為二進(jìn)制譯碼器，也稱全譯碼器，是n線-2n線譯碼器。n位

二進(jìn)制代碼2n位

譯碼輸出二進(jìn)制譯碼器常用的有3線-8線、4線-16線譯碼器通用譯碼器的輸出信號(hào)有效狀態(tài)有低電平有效、高電平有效兩種。CT74LS138A2A1A0Y0Y1Y2Y3Y4Y5Y6Y7STCSTBSTAY0Y1Y2Y3Y4Y5Y6Y7邏輯功能示意圖

3位二進(jìn)制碼輸入端8個(gè)譯碼輸出端低電平有效。使能端STA高電平有效，

STB、STC低電平有效，即當(dāng)STA=1，

STB=STC=0時(shí)譯碼，否則禁止譯碼。

3線-8線譯碼器CT74LS138簡介0111111111101101111110110111011111101011110111100101111101111100111111011010011111110110001111111100000111111111××××011111111×××1×Y7Y6Y5Y4Y3Y2Y1Y0A0A1A2STB+STCSTA輸出輸入CT74LS138

真值表允許譯碼器工作禁止譯碼011111111111111111010101010101010100010000000000輸出邏輯函數(shù)式Y(jié)0=A2A1A0=m0Y1=A2A1A0=m1Y2=A2A1A0=m2Y3=A2A1A0=m3Y4=A2A1A0=m4Y5=A2A1A0=m5Y6=A2A1A0=m6Y7=A2A1A0=m700001000Y0=A2A1A0=m0Y1=A2A1A0=m1實(shí)現(xiàn)的邏輯函數(shù)為變量譯碼器輸出端能提供輸入變量的全部最小項(xiàng)，可以用來設(shè)計(jì)其他組合邏輯電路。2）代碼變換譯碼器將BCD碼的十組代碼譯成0~9十個(gè)對(duì)