計(jì)算機(jī)存儲(chǔ)器和存儲(chǔ)系統(tǒng)

存儲(chǔ)器和存儲(chǔ)系統(tǒng)4.1分層的存儲(chǔ)器系統(tǒng)一、存儲(chǔ)器系統(tǒng)的分層結(jié)構(gòu)隨著計(jì)算機(jī)技術(shù)的發(fā)展，計(jì)算機(jī)的體系結(jié)構(gòu)已經(jīng)從以運(yùn)算器為中心轉(zhuǎn)變?yōu)橐源鎯?chǔ)器為中心。人們希望存儲(chǔ)器的容量越大越好，存取速度越快越好，價(jià)格越低越好。然而現(xiàn)有的各種存儲(chǔ)器還不能同時(shí)滿足上述所有的要求。速度價(jià)格CPU寄存器最快最貴緩存(Cache)較快較貴內(nèi)存(RAM/ROM)快便宜外存(硬盤/光盤等)慢最便宜存儲(chǔ)系統(tǒng)的分層結(jié)構(gòu)：二、內(nèi)部存儲(chǔ)器的種類只讀存儲(chǔ)器(ROM)隨機(jī)存儲(chǔ)器(RAM)名稱寫入方式名稱特點(diǎn)MASKROM生產(chǎn)廠家加工SRAM(靜態(tài))通電可保留數(shù)據(jù)PROM一次性編程DRAM(動(dòng)態(tài))需要不斷進(jìn)行刷新EPROM可擦寫，可編程EEPROM電擦除，可編程FLASHMEMORY(閃存)在線可擦、可寫4.2存儲(chǔ)器芯片一、基本結(jié)構(gòu)地址線：地址線決定于存儲(chǔ)單元的數(shù)目；數(shù)據(jù)線：數(shù)據(jù)線決定于存儲(chǔ)數(shù)據(jù)的位數(shù)；片選線：片選，片允許，選擇。只有當(dāng)全部片選線都有效時(shí)，存儲(chǔ)器才能完成讀寫操作；控制信號(hào)：ROM：只有一個(gè)讀控制信號(hào)：輸出允許或；RAM：一個(gè)控制信號(hào)：讀寫信號(hào)：；兩個(gè)控制信號(hào)：寫信號(hào)：；讀信號(hào)：，讀操作時(shí)有效；兩個(gè)信號(hào)同時(shí)有效，數(shù)據(jù)線處于高阻態(tài)。二、常用的存儲(chǔ)器芯片ROM：2716，2K*8，EEPROM正常狀態(tài)編程狀態(tài)Vpp+5Vpp+25V，片選信號(hào)，寫信號(hào)，輸出允許，輸出允許

SRAM：2114，1K*4SRAM：6264，8K*8DRAM：TMS4464，64K*4

4.3利用存儲(chǔ)器芯片構(gòu)造存儲(chǔ)系統(tǒng)一、主存儲(chǔ)器的工作過程主存與CPU的連接方式：主存的工作過程：讀取數(shù)據(jù)時(shí)： CPU：CPU給出數(shù)據(jù)的地址地址總線驅(qū)動(dòng)主存CPU通過信號(hào)線發(fā)出讀信號(hào)； 主存：主存根據(jù)地址信息確定操作單元主存收到讀信號(hào)，將數(shù)據(jù)放到數(shù)據(jù)總線上； CPU：CPU從數(shù)據(jù)總線上讀入數(shù)據(jù)。寫入數(shù)據(jù)時(shí)：CPU：CPU給出數(shù)據(jù)的地址地址總線驅(qū)動(dòng)主存CPU將數(shù)據(jù)放到數(shù)據(jù)總線上CPU通過信號(hào)線發(fā)出寫信號(hào)； 主存：主存根據(jù)地址信息確定操作單元主存收到寫信號(hào)，從數(shù)據(jù)總線上獲取數(shù)據(jù)；在一個(gè)計(jì)算機(jī)系統(tǒng)中，一般來說內(nèi)存的容量都比較大，需要由多個(gè)存儲(chǔ)芯片構(gòu)成一個(gè)存儲(chǔ)系統(tǒng)，這就需要有一個(gè)地址譯碼的過程。二、利用與非門實(shí)現(xiàn)地址譯碼例一：CPU地址線20位，數(shù)據(jù)線8位，讀信號(hào)，IO/存儲(chǔ)器選擇 EPROM：，存儲(chǔ)地址：0FF000H~0FF7FFH。 起始地址：11111111000000000000 終止地址：11111111011111111111A10~A0A10~A0 I/O7~I/O7D7~D0A10~A0A19~A12A11三、利用譯碼器實(shí)現(xiàn)地址譯碼138譯碼器G1CBA1XXXXX11111111X1XXXX11111111XX0XXX111111110010000111111100100110111111001010110111110010111110111100110011110111001101111110110011101111110100111111111110例二：CPU20位地址線，8位數(shù)據(jù)線，讀信號(hào)為，2片的EPROM，一片開始地址為0E0000H，一片開始地址為0E8000H。 第一步：將每一片的開始地址和結(jié)束地址寫為二進(jìn)制。 第一片： 開始：11100000000000000000 結(jié)束：11100001111111111111 第二片: 開始：11101000000000000000 結(jié)束：11101001111111111111第二步：確定譯碼方案： A12~A0：片內(nèi)譯碼； A19~A16：譯碼器的片選； A15~A13：譯碼器輸入。第三步：畫出電路邏輯圖：A12~A0A12~A0D7~D0A13A14A15A16A17A18A19A12~A0D7~D0A12~A0D7~D0D7~D0數(shù)據(jù)總線A12~A0例三：CPU16位地址線，8位數(shù)據(jù)線，訪問存儲(chǔ)器控制信號(hào)，讀寫控制信號(hào)， 存儲(chǔ)芯片：RAM ROM 地址分配：6000H~67FFH， 系統(tǒng)區(qū)，ROM 6800H~6BFFH， 用戶區(qū)，RAM 第一步：將兩個(gè)區(qū)域的開始地址和結(jié)束地址寫為二進(jìn)制。 ROM 開始： 0110000000000000 結(jié)束： 0110011111111111 2K RAM 開始： 0110100000000000 結(jié)束： 0110101111111111 1K 第二步：選芯片，1片的ROM，2片的RAM。 第三步：分配地址線： ROM A10~A0片內(nèi)譯碼，A13~A11譯碼器輸入，A15~A14譯碼器片選； RAM A9~A0片內(nèi)譯碼，A13~A11譯碼器輸入，A15~A14譯碼器片選，A10芯片片選；D7~D4D7~D4A10~A0D7~D0A14A15A13A10~A0D7~D0A9~A0D3~D0D3~D0數(shù)據(jù)總線A9~A0A12A11ROMA9~A0D3~D0A9~A0RAMA104.4提高訪問存儲(chǔ)器速度的方法一、多存儲(chǔ)器方式單體多字方式通常情況下，程序和數(shù)據(jù)在存儲(chǔ)體內(nèi)是連續(xù)存放的，正常的讀數(shù)據(jù)過程是：CPU發(fā)出一個(gè)地址，存儲(chǔ)器發(fā)出一個(gè)數(shù)據(jù)，CPU發(fā)出下一個(gè)地址，存儲(chǔ)器發(fā)出下一個(gè)數(shù)據(jù)，…。假設(shè)說當(dāng)CPU發(fā)出一個(gè)地址之后，存儲(chǔ)器能夠依次發(fā)出N個(gè)數(shù)據(jù)，同時(shí)CPU能夠?qū)⑦@N個(gè)數(shù)據(jù)依次讀入，這樣就提高了存儲(chǔ)器的訪問速度。這種方式能夠有效工作的前提是：指令或數(shù)據(jù)在內(nèi)存中是連續(xù)存放的，如果遇到轉(zhuǎn)移指令，或數(shù)據(jù)不連續(xù)存放，這種方式的效果就不明顯了。多體并行存儲(chǔ)系統(tǒng)二、Cache技術(shù)Cache的特點(diǎn)：Cache一般采用SRAM，高速，但價(jià)格貴。工作原理：CPU讀一個(gè)數(shù)據(jù)時(shí)，地址信號(hào)送入Cache和主存，如果數(shù)據(jù)在Cache中，則從Cache中讀數(shù)據(jù)，否則從主存中讀數(shù)據(jù)，同時(shí)將主存中相鄰地址的數(shù)據(jù)裝入Cache。替換機(jī)制：當(dāng)Cache中內(nèi)容已滿時(shí)，按照一定的算法對(duì)原有的數(shù)據(jù)塊進(jìn)行替換。先