數字電子技術智慧樹知到課后章節(jié)答案2023年下海南軟件職業(yè)技術學院

數字電子技術智慧樹知到課后章節(jié)答案2023年下海南軟件職業(yè)技術學院海南軟件職業(yè)技術學院

項目一測試

以下表達式中符合邏輯運算法則的是（）

A:0＜1

B:A+1=1

C:1+1=10

D:CC=C2

答案:A+1=1

邏輯函數的表示方法中具有唯一性的是（）

A:卡諾圖

B:表達式

C:邏輯圖

D:真值表

答案:卡諾圖

;真值表

以下描述不正確的是（）晶體管作為開關使用時，要提高開關速度，可________。

A:較低飽和深度

B:增加飽和深度

C:采用抗飽和晶體管

D:采用有源泄放回路

答案:增加飽和深度

模擬量是________的，數字量是________的。（）

A:離散的，離散的

B:離散的，連續(xù)的

C:連續(xù)的，離散的

D:連續(xù)的，連續(xù)的

答案:連續(xù)的，離散的

邏輯變量的取值中，1是比0大的。（）

A:對B:錯

答案:錯

基數和各位數的權是進位計數制中表示數值好的兩個基本要素。（）

A:對B:錯

答案:對

當奇數個1相異或時，其值為0；當偶數個1相異或時，其值為1。（）

A:對B:錯

答案:錯

TTL與非門的多余輸入端可以接固定高電平。（）

A:對B:錯

答案:對

[26]10=[11010]2=[32]8=[1A]16（）

A:錯B:對

答案:對

A+BC=（）

A:A+CB:B+CC:A+BD:（A+B）（A+C）

答案:（A+B）（A+C）

項目二測試

在下列邏輯電路中不是組合邏輯電路的是：（)

A:全加器

B:編碼器

C:數值比較器

D:寄存器

答案:寄存器

若在編碼器中有50個編碼對象，則要求輸出二進制代碼位數為（)位。

A:5

B:10

C:50

D:6

答案:6

二——十進制編碼是指用（）位的二進制代碼表示10個對象。

A:2

B:10

C:4

D:8

答案:4

八選一數據選擇器的地址碼的位數是（）。

A:2

B:8

C:3

D:1

答案:3

比較兩個一位的二進制數A＞B的結果為（）

A:Y=A′B

B:Y=A′B′

C:Y=AB′

D:Y=AB

答案:Y=AB′

編碼與譯碼是互逆的過程。（）

A:對B:錯

答案:對

全加器與半加器都是實現(xiàn)一位二進制數的加法運算,所以功能是相同的。（）

A:對B:錯

答案:錯

采用四位比較器對兩個四位數比較時，先比較最低位。（）

A:對B:錯

答案:錯

優(yōu)先編碼器的編碼信號是相互排斥的，允許多個編碼信號同時有效。（）

A:對B:錯

答案:對

八路數據分配器的地址輸入（選擇控制）端有8個。（）

A:對B:錯

答案:錯

項目三測試

能夠存儲0.1二進制信息的器件是（）

A:CMOS門

B:TTL門

C:譯碼器

D:觸發(fā)器

答案:觸發(fā)器

觸發(fā)器是一種（）

A:三穩(wěn)態(tài)電路

B:無穩(wěn)態(tài)電路

C:雙穩(wěn)態(tài)電路

D:單穩(wěn)態(tài)電路

答案:雙穩(wěn)態(tài)電路

下列觸發(fā)器中，輸入信號直接控制輸出狀態(tài)的是（）

A:邊沿K觸發(fā)器

B:鐘控RS觸發(fā)器

C:主從JK觸發(fā)器

D:基本RS觸發(fā)器

答案:基本RS觸發(fā)器

同步JK觸發(fā)器在CP＝1期間，當輸入信號J＝1.K＝0變?yōu)镴＝0.K＝0，觸發(fā)器的輸出狀態(tài)（）。

A:由0態(tài)變?yōu)?態(tài)

B:保持1態(tài)

C:由1態(tài)變?yōu)?態(tài)

D:保持0態(tài)

答案:保持1態(tài)

同步時序邏輯電路和異步時序邏輯電路的區(qū)別在于異步時序電路（）

A:輸出只與內部狀態(tài)有關

B:沒有統(tǒng)一的時鐘脈沖控制

C:沒有觸發(fā)器

D:沒有穩(wěn)定狀態(tài)

答案:沒有統(tǒng)一的時鐘脈沖控制

要使JK觸發(fā)器的狀態(tài)和當前狀態(tài)相反，所加激勵信號J和K應為（）

A:00

B:10

C:01

D:11

答案:11

對于同步D觸發(fā)器，要使輸出為1，則輸入信號D就滿足（）

A:D＝1

B:不確定

C:D＝0

D:D＝0或D＝1

答案:D＝1

D觸發(fā)器只有時鐘脈沖上升沿有效這種類型。（）

A:錯B:對

答案:錯

同一邏輯功能的觸發(fā)器，其電路結構一定相同。（）

A:對B:錯

答案:錯

對邊沿JK觸發(fā)器，在CP為高電平期間，當J＝K＝1時，狀態(tài)會翻轉一次。（）

A:對B:錯

答案:錯

將D觸發(fā)器的Q端與D端連接就可以構成T’觸發(fā)器。（）

A:對B:錯

答案:對

K觸發(fā)器在CP作用下，若J＝K＝0，其狀態(tài)保持不變。（）

A:對B:錯

答案:對

觸發(fā)器是時序邏輯電路的基本單元。（）

A:錯B:對

答案:對

RS.JK.D和T四種觸發(fā)器中，唯有RS觸發(fā)器存在輸入信號的約束條件。（）

A:錯B:對

答案:對

所謂上升沿觸發(fā)，是指觸發(fā)器的輸出狀態(tài)變化是發(fā)生在CP＝1期間。（）

A:錯B:對

答案:錯

項目四測試

下圖所示電路是利用74LS163構成的（）進制計數器。

A:13進制

B:12進制

C:6進制

D:8進制

答案:13進制

下圖所示電路是利用74LS163構成的（）進制計數器。

A:9進制

B:6進制

C:8進制

D:10進制

答案:10進制

圖所示電路是利用74LS192構成的（）進制計數器。

A:60進制

B:30進制

C:20進制

D:50進制

答案:60進制

下圖所示電路是利用74LS290構成的（）進制計數器。

A:4進制

B:6進制

C:8進制

D:10進制

答案:4進制

下圖所示電路是利用74LS290構成的（）進制計數器。

A:9進制

B:10進制

C:6進制

D:4進制

答案:4進制

以下哪些是74LS90所具有的功能（）。

A:可構成8421碼十進制

B:五進制計數

C:可構成5421碼十進制

D:二進制計數

答案:可構成8421碼十進制

;五進制計數

;可構成5421碼十進制

;二進制計數

74LS163的引腳排列和74LS161相同，不同之處是74LS163采用同步清零方式。（）

A:對B:錯

答案:對

74LS160的引腳排列和74LS162相同，不同之處是74162采用的是異步清零方式。（）

A:對B:錯

答案:錯

同步計數器和異步計數器主要的區(qū)別在于時鐘脈沖作用的時間不同

A:對B:錯

答案:對

計數器可分為同步計數器和異步計數器

A:錯B:對

答案:對

項目五測試

多諧振蕩器可產生（）。

A:三角波

B:正弦波

C:矩形脈沖

D:鋸齒波

答案:矩形脈沖

把正弦波變換為同頻率的矩形波，應選擇（）電路。

A:基本RS觸發(fā)器

B:單穩(wěn)態(tài)觸發(fā)器

C:施密特觸發(fā)器

D:多諧振蕩器

答案:施密特觸發(fā)器

用555定時器組成施密特觸發(fā)器，當輸入控制端CO外接10V電壓時，回差電壓為（）。

A:10V

B:5V

C:6.66V

D:3.33V

答案:5V

一個用555定時器構成的單穩(wěn)態(tài)觸發(fā)器輸出的脈沖寬度為（）。

A:1.1RC

B:1.0RC

C:0.7RC

D:1.4RC

答案:1.1RC

脈沖整形電路有（）。

A:多諧振蕩器

B:施密特觸發(fā)器

C:單穩(wěn)態(tài)觸發(fā)器

D:555定時器

答案:施密特觸發(fā)器

;單穩(wěn)態(tài)觸發(fā)器

555定時器可以組成（）。

A:單穩(wěn)態(tài)觸發(fā)器

B:施密特觸發(fā)器

C:多諧振蕩器

D:JK觸發(fā)器

答案:單穩(wěn)態(tài)觸發(fā)器

;施密特觸發(fā)器

;多諧振蕩器