實現(xiàn)直接數(shù)字頻率合成器的三種技術方案_第1頁
實現(xiàn)直接數(shù)字頻率合成器的三種技術方案_第2頁
實現(xiàn)直接數(shù)字頻率合成器的三種技術方案_第3頁
實現(xiàn)直接數(shù)字頻率合成器的三種技術方案_第4頁
實現(xiàn)直接數(shù)字頻率合成器的三種技術方案_第5頁
已閱讀5頁，還剩2頁未讀， 繼續(xù)免費閱讀

下載本文檔

版權說明：本文檔由用戶提供并上傳，收益歸屬內(nèi)容提供方，若內(nèi)容存在侵權，請進行舉報或認領

文檔簡介

杭州商學院信息與電子工程學院(310035)1971年，美國學者J.Tierney等人撰寫的"ADigitalFrequency率合成器(DirectDigitalFrequencyDDSo由于DDS內(nèi)部DAC和波形存儲器(ROM)的工作速度限制，使得DDS。目前市場上采用CMOS、TYL、ECL工藝制作的DDS芯片，工作頻率一般在幾十MHz實現(xiàn)DDS采用高性能DDS76dBc，變頻時間為0.1μs；美國AD公司也相繼推出了他們的DDS系列：AD9850、表1AD公司的常用DDS頻率)小型封裝，轉型輸入，內(nèi)置D/A低電壓，經(jīng)濟，內(nèi)置D/A10個管腳的uSOIC20個管腳的TSSOP5經(jīng)濟，小型封裝，裝型輸入，內(nèi)置內(nèi)置D/A5經(jīng)濟，并行輸入，內(nèi)置D/A內(nèi)置比較器和D/A可編程數(shù)字QPSK/16-QAM內(nèi)置比較器、D/轉換器和時鐘6AD9850是AD公司采用先進的DDS技術，1996年推出的高集成度DDS40～+85攝氏度，其封裝是28引腳的SSOP(8)CLKIN自行設計的基于FPGA著名的PLD生產(chǎn)廠商，多年來一直占據(jù)著行業(yè)領先的地位。Ahera的PLD、高集成度和高性價比的優(yōu)點，此外它還提供了功能全面的開發(fā)工具和豐富的IP按照推出的先后順序依次為Classic系列、MAX(MultipleArrayMatrix)系列、FLEX(FlexibleLogicElementMatrix)系列、APEX(AdvancedLogicElementMatrix)系列、ACEX系列、Stratix系列以及Cyclone等。ProjectLogicSynthesis的選項Optimize10(速度)，并設定GlobalProjectlogicSynthesisStyle為FAST，經(jīng)寄存器性能分析最高頻率達到100MHz以上。用FPGA實現(xiàn)的DDS作在如此之高的頻率主要依賴于FPGA12 松，黃繼業(yè)編著．EDA技術實用教程．北京：科學出版社34AlteraCorporation．AlteraDigitalLibrary5

溫馨提示

  • 1. 本站所有資源如無特殊說明，都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請下載最新的WinRAR軟件解壓。
  • 2. 本站的文檔不包含任何第三方提供的附件圖紙等，如果需要附件，請聯(lián)系上傳者。文件的所有權益歸上傳用戶所有。
  • 3. 本站RAR壓縮包中若帶圖紙，網(wǎng)頁內(nèi)容里面會有圖紙預覽，若沒有圖紙預覽就沒有圖紙。
  • 4. 未經(jīng)權益所有人同意不得將文件中的內(nèi)容挪作商業(yè)或盈利用途。
  • 5. 人人文庫網(wǎng)僅提供信息存儲空間，僅對用戶上傳內(nèi)容的表現(xiàn)方式做保護處理，對用戶上傳分享的文檔內(nèi)容本身不做任何修改或編輯，并不能對任何下載內(nèi)容負責。
  • 6. 下載文件中如有侵權或不適當內(nèi)容，請與我們聯(lián)系，我們立即糾正。
  • 7. 本站不保證下載資源的準確性、安全性和完整性, 同時也不承擔用戶因使用這些下載資源對自己和他人造成任何形式的傷害或損失。

評論

0/150

提交評論