(嵌入式Linux系統(tǒng)設(shè)計)ARM體系結(jié)構(gòu)課件

基于ARM的處理器體系結(jié)構(gòu)1課程大綱2

嵌入式處理器及其體系結(jié)構(gòu)

ARM處理器

XScale體系結(jié)構(gòu)

PXA系列處理器馮.諾依曼和哈佛體系結(jié)構(gòu)馮·諾依曼型計算機3馮·諾依曼型計算機組成結(jié)構(gòu)處理器使用同一個存儲器，經(jīng)由同一個總線傳輸。完成一條指令需要3個步驟，即：取指令、指令譯碼和執(zhí)行指令指令和數(shù)據(jù)共享同一總線的結(jié)構(gòu)4哈佛體系結(jié)構(gòu)哈佛結(jié)構(gòu)是一種將程序指令存儲和數(shù)據(jù)存儲分開的存儲器結(jié)構(gòu)。中央處理器首先到程序指令存儲器中讀取程序指令內(nèi)容，解碼后得到數(shù)據(jù)地址，再到相應(yīng)的數(shù)據(jù)存儲器中讀取數(shù)據(jù)，并進行下一步的操作（通常是執(zhí)行）。程序指令存儲和數(shù)據(jù)存儲分開，可以使指令和數(shù)據(jù)有不同的數(shù)據(jù)寬度，如Microchip公司的

PIC16芯片的程序指令是14位寬度，而數(shù)據(jù)是8位寬度。5CISC與RISC6CISC

(Complex

Instruction

Set

Computer)

復雜指令集計算機處理器在分析每一條指令之后執(zhí)行一系列初級指令運算來完成所需的功能一般CISC計算機所含的指令數(shù)目至少300條以上，有的甚至超過500條采用CISC結(jié)構(gòu)的計算機數(shù)據(jù)線和指令線是分時復用的，即所謂的馮.諾依曼結(jié)構(gòu)RISC

(Riduced

Instruction

Set

Computer)

精簡指令集計算機采用RISC結(jié)構(gòu)的單片機數(shù)據(jù)線和指令線分離，即所謂的哈佛結(jié)構(gòu)計算機指令多為單字節(jié)，程序存儲器的空間利用率大大提高，有利于實現(xiàn)超小型化課程大綱7

嵌入式處理器及其體系結(jié)構(gòu)

ARM處理器

XScale體系結(jié)構(gòu)

PXA系列處理器基于ARM架構(gòu)的嵌入式微處理器8在多媒體技術(shù)、網(wǎng)絡(luò)互連和開放操作系統(tǒng)等方面的應(yīng)用，是8位機體系結(jié)構(gòu)所難以逾越的障礙，也就正好成為選擇32位嵌入式系統(tǒng)的主要理由。所有的ARM芯片在內(nèi)核上保持高度的兼容性，這樣在學習和開發(fā)嵌入式系統(tǒng)中就可以使用通用的開發(fā)、調(diào)試工具。目前ARM

CPU內(nèi)核里面都有一個Embedded

ICE邏輯模塊，用于采集CPU總線信號，而對Embedded

ICE以及CPU執(zhí)行單元的通信是通過掃描線來進行的，所有的掃描線都受到測試訪問控制端口（TAP）控制，并通過芯片與JTAG接口連接，故可保持不同CPU之間的接口控制的兼容性。調(diào)試工具只要支持TAP端口訪問，就能進行ARM的系統(tǒng)調(diào)試。32位體系結(jié)構(gòu)的性能優(yōu)勢9尋址空間大

在ARM的體系結(jié)構(gòu)里，所有的資源，如存儲器、控制寄存器、I/O端口等都是在有效地址空間內(nèi)采用統(tǒng)一編址的，方便了程序在不同處理器間的移植。運算和數(shù)據(jù)處理強

采用了先進的CPU設(shè)計理念、多總線接口（哈佛結(jié)構(gòu)）、多級流水線、高速緩存、數(shù)據(jù)處理增強等技術(shù)，這樣幾乎所有的通信協(xié)議棧都能在32位CPU中輕松實現(xiàn)。使得C、C++、Java等高級語言得到了廣泛的應(yīng)用空間。另外多數(shù)的微處理器都包含有DMA控制器，這樣就進一步提高了整個芯片的數(shù)據(jù)能力。32位體系結(jié)構(gòu)的性能優(yōu)勢10（3）操作系統(tǒng)的支持如果某個系統(tǒng)需要有多任務(wù)的調(diào)度、圖形化的人機界面、文件管理系統(tǒng)、網(wǎng)絡(luò)協(xié)議等需求，那么就必須使用嵌入式操作系統(tǒng)。一般復雜的操作系統(tǒng)在多進程管理中還需要有硬件存儲器保護單元（MPU）或管理單元（MMU）的支持。目前ARM9以上的微處理器均有這些支持，可運行Linux、Win

CE和VxWorks等眾多操作系統(tǒng)。基于指令集體系結(jié)構(gòu)的分類版本11ARM架構(gòu)處理器定義了6種不同的版本：V1 版架構(gòu):

基本的數(shù)據(jù)處理指令（無乘法）；字節(jié)、半字和字的Load

/Store 指令；轉(zhuǎn)移指令，包括子程序調(diào)用及鏈接指令；軟件中斷指令；尋址空間64MB（226

）。V2 版架構(gòu):

在V1版上進行了擴充，例如ARM2和ARM3架構(gòu)，并增加了以下功能：乘法和乘加指令；支持協(xié)處理器操作指令；快速中斷模式；SWP/SWPB的基本存儲器與寄存器交換指令；尋址空間64MB。基于指令集體系結(jié)構(gòu)的分類版本12V3版架構(gòu):

V3架構(gòu)對ARM體系結(jié)構(gòu)作了較大的改動，把尋址空間增至32位，增加了當前程序狀態(tài)寄存器CPSR和存儲程序狀態(tài)寄存器SPSR，以便增強對異常情況的處理。增加了中止和未定義二種處理模式。ARM6就是采用該版架構(gòu)。V4版架構(gòu):

它在V3版架構(gòu)上作了進一步擴充，使ARM使用更加靈活。ARM7、ARM8、ARM9 都采用該版結(jié)構(gòu)。增加功能有符號化和半符號化半字及符號化字節(jié)的存取指令；增加了16位的Thumb指令集；完善了軟件中斷SWI指令的功能；處理器系統(tǒng)模式引進特權(quán)方式時使用用戶寄存器操作；把一些未使用的指令空間撲獲為未定義指令?；谥噶罴w系結(jié)構(gòu)的分類版本13V5版架構(gòu)：ARM10 和XScale都采用該版架構(gòu)。新增指令有：帶有連接和交換的轉(zhuǎn)移BLX指令；計數(shù)前導零CLZ指令；BBK中斷指令；增建了數(shù)字信號處理指令；為協(xié)處理器增加了更多可選擇的指令。V6版架構(gòu)：是在低功耗的同時，還強化了圖形處理性能，追加有效進行多媒體處理的SIMD功能。于2002年推出，ARM11 采用該架構(gòu)，具體新增加了以下功能：THUMBTM

-35% 代碼壓縮；DSP擴充-高性能定點DSP功能；JazelleTM-

Java性能優(yōu)化，可提高8倍；Media擴充-音/視頻性能優(yōu)化，可提高4倍。另外還支持多微處理器內(nèi)核。ARM微處理器系列產(chǎn)品及性能簡介141 ）系列產(chǎn)品分類ARM處理器當前有5個產(chǎn)品系列：ARM7、ARM9、ARM9E、ARM10和ARM11。進一步的產(chǎn)品來自于合作伙伴，例如Intel

Xscale微體系結(jié)構(gòu)和產(chǎn)品。ARM7、ARM9、ARM9E和ARM10是4個通用處理器系列。每個系列提供一套特定的性能來滿足設(shè)計者對功耗、性能和體積的需求。ARM11是第5個產(chǎn)品系列，是專門為安全設(shè)備而設(shè)計的。性能高達1.2MIPS（Xscale微體系結(jié)構(gòu)），功耗測量為μW/MHz，并且所有體系結(jié)構(gòu)兼容。ARM公司是嵌入式RISC處理器的知識產(chǎn)權(quán)IP供應(yīng)商，它為ARM架構(gòu)處理器提供了ARM處理器內(nèi)核和ARM處理器核。處理器內(nèi)核只保持了最基本的組織架構(gòu)。

處理器核是在最基本的處理器內(nèi)核基礎(chǔ)上增加了Cache、存儲器管理單元MMU、協(xié)處理器C15、先進微控制器總線架構(gòu)AMBA接口以及EMT宏單元等部件，這樣就構(gòu)成了ARM處理器核。15ARM微處理器系列產(chǎn)品及性能簡介由集成電路廠商在處理器內(nèi)核和處理器核基礎(chǔ)上設(shè)計，嵌入各種外圍和處理部件，形成各種嵌入式微處理器MPU。例如：Intel公司：PXA25X、27X系列微處理器（采用XScale 核）；TI公司：OMAP59XX微處理器，（采用ARM+DSP雙核）；Motorola公司：MX1微處理器MPU（ARM922T核）；ATMEL公司:AT91系列MPU（采用ARM7TDMI內(nèi)核、ARM920T核）；Philips公司：IPC2XXX系列（ARM7TDMI內(nèi)核）等等。16AMRPMU微的處生理產(chǎn)器廠系家列簡產(chǎn)介品及性能簡介ARM微處理器后綴命名的含義標志含義說明T支持Thumb指令集Thumb指令集版本1：ARMv4TThumb指令集版本2：ARMv5TThumb-2：ARMv6TD片上調(diào)試DebugM支持長乘法32位乘32位得到64位，32位的乘加得到64位IEmbedded

ICE在線仿真EDSP指令增加了DSP算法處理器指令：16位乘加指令，帶符號數(shù)的加減法，雙字數(shù)據(jù)操作，cache預(yù)取指令JJava加速器Jazelle提高java代碼的運行速度S可綜合提供VHDL或Verilog語言設(shè)計文件17ARM處理器內(nèi)核/處理器核的分類（1）

ARM7T和ARM7E

FamilyUnifiedCache內(nèi)存管理流水線級別ThumbDSPJazelleARM7TDMI無無3有無無ARM7TDMI-S無無3有無無ARM710T/720T8kMMU3有無無ARM740T8k或4kMPU3有無無ARM7EJ-S無無3有有有18乘法器指令解碼地址自增器BIGENDMCLKnWAITnRWMAS[1:0]ISYNCnIRQnFIQnRESETABORTnTRANSnMREQSEQLOCKnM[4:0]nOPCnCPICPACPBD[31:0]桶移位器32

位ALUDBE寫數(shù)據(jù)寄存器讀數(shù)據(jù)寄存器地址寄存器寄存器Bank及控制邏輯PCUpdate解碼站指令解壓縮IncrementerPCABusBBusALUBusARM7TDMI內(nèi)核ABE

A[31:0]內(nèi)核19ARM7微處理器系列主要特點20ARM7微處理器系列為低功耗的32位RISC處理器，最適合用于對價位和功耗要求較高的消費類應(yīng)用。其具有如下特點：具有嵌入式ICE-RT邏輯，調(diào)試方便。極低的功耗（100mW左右），適合對功耗要求較高的應(yīng)用，如便攜式產(chǎn)品。采用三級流水線。采用ARM

V4指令集。ARM7微處理器系列主要特點21能夠提供0.9MIPS/MHZ的三級流水線結(jié)構(gòu)。

兼容16位Thumb指令集；對操作系統(tǒng)的支持廣泛，包括Win

CE、Linux等 ；指令系統(tǒng)與ARM9、ARM10E系列兼容，便于用戶的產(chǎn)品升級換代；主頻通常為20-100MHZ。速度為0.9MIPS/MHz

。ARM7TMDI是目前使用最廣泛的32位嵌入式RISC處理器，屬低端ARM處理器內(nèi)核。主要性能：工藝0.35um（新近0.25um）、電壓3.3V（新近1.2v）、時鐘20-133MHZ、功耗87mW。注：MPU只支持實時操作系統(tǒng)。ARM7TDMIARM7TDMI內(nèi)核地址地址數(shù)據(jù)讀AMBA接口寫緩沖MMU數(shù)據(jù)寫數(shù)據(jù)ARM7xxT控制邏輯CacheAMBA總線接口JTAG

和非AMBA

信號CP15帶Cache的ARM7TDMI22ARM710T8K統(tǒng)一的cache完整的內(nèi)存管理單元（MMU），支持虛擬地址和存儲器保護寫緩沖ARM720T同ARM710T，但支持WinCEARM740T8K統(tǒng)一的cache內(nèi)存管理單元寫緩沖（2）ARM9

Family23Cache內(nèi)存管理流水線級別ThumbDSPJazelleARM9TDMI無無5有無無ARM920T16K/16kMMU5有無無ARM922T8k/8kMMU5有無無ARM940T4k/4kMPU5有無無FETCH24DECODEEXECUTEMEMORYWRITEARM9TDMIInstructionFetchARM

orThumbInst

DecodeShift

+

ALUMemoryAccessRegWriteRegDecodeRegReadInstructionFetchThumb→ARMdecompressARM

decodeRegReadShiftALURegWriteReg

SelectFETCHDECODEEXECUTEARM9TDMIARM7TDMI流水線ARM9TDMIARM9TDMID

CacheMMUI

CacheGLUE外部存儲器ARM940T2x

4KcachesMPU寫緩沖ARM9xxTARM920T2x

16KcachesMMU支持虛擬地址和內(nèi)存保護寫緩沖帶Cache的ARM9TDMI25ARM9TDMI體系結(jié)構(gòu)框圖指令接口JTAG接口數(shù)據(jù)接口ARM9TDMI

CPU指令地址接口跟蹤接口數(shù)據(jù)地址接口ARM9TDMI結(jié)構(gòu)框圖26ARM920T體系結(jié)構(gòu)框圖27ARM920T體系結(jié)構(gòu)框圖28ARM9微處理器系列主要特點29ARM9系列微處理器在高性能和低功耗特性方面提供最佳的性能，在相同的工藝下其性能是ARM7的2倍，具有以下特點：5級整數(shù)流水線，工作頻率一般為200MHz左右，提供1.1MIPS/MHZ的哈佛結(jié)構(gòu)。支持32位ARM指令集和16位Thumb指令集。支持32位的高速AMBA總線接口。采用哈佛體系結(jié)構(gòu)。ARM9微處理器系列主要特點30

全性能的MMU，支持包括WinCE、Linux等操作系統(tǒng)，MPU支持實時操作系統(tǒng)。支持數(shù)據(jù)Cache和指令Cache，具有更高的指令和數(shù)據(jù)處理能力。ARM9是低價、低功耗、高性能系統(tǒng)處理器。典型產(chǎn)品ARM9TDMI 主要性能：工藝0.25um（新近0.18um）、電壓2.5V（新近1.2v）、時鐘0-200MHZ、功耗150mW。ARM9系列主要用于無線設(shè)備、儀器儀表、安全系統(tǒng)、機頂盒、高端打印機、數(shù)字照相機和數(shù)字攝像機等。ARM9E

Family31Cache內(nèi)存管理流水線級別ThumbDSPJazelleARM9E-S無無5有有無ARM946E-S4k-1M/4k-1MMPU5有有無ARM966E-S無無5有有無ARM968E-S無無5有有無ARM9EJ-S無無5/6有有有ARM926EJ-S14k-128k/4k-128kMMU5/6有有有ARM9E微處理器系列主要特點32ARM9E系列微處理器為綜合型處理器，使用單一的處理器內(nèi)核提供了微處理器、DSP、Java應(yīng)用系統(tǒng)的解決方案，極大地減少了芯片的面積和系統(tǒng)的復雜程度。具有以下特點：ARM9E微處理器系列主要特點33支持DSP指令集，應(yīng)用高速數(shù)字信號處理的場合；5級整數(shù)流水線；最高主頻可達300MHZ；支持32位ARM指令集和16位Thumb指令集；支持32位的高速AMBA總線接口；支持VFP9浮點處理協(xié)處理器；全性能的MMU，支持包括Win

CE、Linux等操作系統(tǒng)，MPU支持實時操作系統(tǒng)。支持數(shù)據(jù)Cache和指令Cache，具有更高的指令和數(shù)據(jù)處理能力。ARM9E系列主要用于下一代無線設(shè)備、成像設(shè)備、工業(yè)控制、存儲設(shè)備、數(shù)字消費品和網(wǎng)用場合。（3）

ARM10E和ARM10T

FamilyCache內(nèi)存管理流水線級別ThumbDSPJazelleARM10E無無6有有無ARM1020E32k/32kMMU6有有無ARM1022E16k/16kMMU6有有無ARM10EJ-S無無6有有有ARM1026EJ-S0,4-128k/0,4-128kMMU6有有有ARM10TDMI無無6有無無ARM1020T32k/32kMMU6有無無34ARM10E

系列概述v5TE架構(gòu)CPI

≈

1.36級流水線靜態(tài)分支預(yù)測32kB指令cache和32kB數(shù)據(jù)cache支持“Hit

under

miss”非阻塞的執(zhí)行單元每周期64位的LDM/STM操作EmbeddedICE邏輯-RT-II支持新的VFPv1結(jié)構(gòu)同ARM1020E，除了cache大小為16kB對SUDL(single

user

design

license)有效ARM1020EARM1022E35ARM10E微處理器系列主要特點36ARM10E系列微處理器由于采用了新的體系結(jié)構(gòu)，與同等的ARM9處理器相比較，在同樣的時鐘頻率下，性能提高了近50%，同時又大大減少了芯片的功耗，在相同的工藝下其性能是ARM9的2倍。具有以下特點：ARM10E微處理器系列主要特點37支持DSP指令集，適合高速數(shù)字信號處理的場合；6級整數(shù)流水線；工作頻率一般為400/600MHz左右；支持32位ARM指令集和16位Thumb指令集；支持32位的高速AMBA總線接口；支持VFP10浮點處理協(xié)處理器；內(nèi)嵌并行讀/寫操作部件；全性能的MMU，支持包括Win

CE、Linux等操作系統(tǒng)，MPU支持實時操作系統(tǒng)。支持數(shù)據(jù)Cache和指令Cache，具有更高的指令和數(shù)據(jù)處理能力。ARM10E系列主要用于下一代無線設(shè)備、成像設(shè)備、工業(yè)控制、存儲設(shè)備、數(shù)字消費品和網(wǎng)用場合。ARM9

vsARM10流水線的對比38（4）

ARM11

Family內(nèi)存 流水線管理 級別39Cache

ThumbDSP

Jazelle浮點運算ARM1136J-S4-64k

MMU8有有有無ARM1136JF-S

4-64k

MMU8有有有有ARM1156T2-S可配置9Thumb-2有無無ARM1156T2F-S可配置9Thumb-2有無有ARM11微處理器系列主要特點40??

ARM11 是采用ARM

V6結(jié)構(gòu)，內(nèi)部具有8級流水線處理、動態(tài)分支預(yù)測與返回堆棧。在0.13um工藝下，ARM11TM的運行頻率高達1000Mhz。在1.2V電壓的條件下其功耗可以低至0.4mW/Mz。ARM11中另一個重要的結(jié)構(gòu)改進，是靜、動組合的跳轉(zhuǎn)予判。 動態(tài)預(yù)測和靜態(tài)預(yù)測的組合使ARM11處理器能達到85%的預(yù)測正確性。ARM11包含一個64位端口、4種狀態(tài)的跳轉(zhuǎn)目標地址緩存。新的ARM11支持SIMD指令，可使某些算法的運算的速度提高2-3倍。ARM11微處理器系列主要特點41??

ARM

V6保持了100%的二進制向下兼容，使用戶過去開發(fā)的程序可以進一步繼承下去。增加了多媒體處理指令單元擴展，單指令流多數(shù)據(jù)流（SIMD)。增加了快速浮點運算和向量浮點運算。目前ARM公布了三個新的ARM11系列微處理器內(nèi)核系列，分別是ARM1136J內(nèi)核、ARM1156T2內(nèi)核、

ARM1176JZ內(nèi)核。（5）XScale結(jié)構(gòu)42Intel公司發(fā)展了新一代微處理器體系結(jié)構(gòu)就是XScale處理器。XScale處理器是基于ARM

v5TE（第5版）體系結(jié)構(gòu)所設(shè)計的，具有協(xié)處理器接口，可以直接擴展DSP處理器。目前已使用在數(shù)字移動電話、個人數(shù)字助理和網(wǎng)絡(luò)產(chǎn)品等場合。XScale處理器是目前主要推廣的一款A(yù)RM處理器。（5）XScale結(jié)構(gòu)43基于XScale

PXA250微處理器性能如下:–內(nèi)核工作頻率：100-400MHZ；I-Cache

32KB和D-Cache

32KB；I-MMU

+

D-MMU （各32路變換后備緩沖器TLB快表）；7/8級流水線–系統(tǒng)存儲器接口：100MHZ

SDRAM；4-256MB

SDRAM；支持16-256MB

DRAM；4個SDRAM區(qū)，每個區(qū)支持64MB存儲器；支持2個PCMCIA/CF卡插槽。–外圍接口：具有16個通道的DMA控制器；LCD控制器（支持被動DSTN和主動TFT顯示，最大分辨率

800*600*16；系統(tǒng)集成模塊（GPIO、中斷控制器、

PWM）；USB，3個UART，紅外（FIR）、I2C總線接口、多媒體通信口、動態(tài)電源管理技術(shù)。（6）典型的嵌入式處理器（中國）44ARM已經(jīng)與中興、華為、東南大學、上海集成電路設(shè)計中心、中芯國際和大唐電信簽訂了技術(shù)授權(quán)協(xié)議。國內(nèi)的微處理器系列有方舟系列：方舟1號性能166MHz，功耗1.2瓦@166MHz，0.25微米

CMOS，1層多晶硅，5層金屬，封裝HS-BGA，272個管腳，

27mm*27mm。方舟2號：性能400MHz，功耗360mW@400MHz，0.18微米CMOS，1層多晶硅，6層金屬 封裝PBGA，304個管腳，23mm*23mm。龍芯系列是神州龍芯公司推出的兼顧通用和嵌入式微處理器特點的新一代32微處理器。采用0.18微米CMOS工藝制造，平均功耗0.4W。ARM微處理器體系結(jié)構(gòu)45ARM微處理器的工作狀態(tài)從編程的角度看，ARM微處理器的工作狀態(tài)有兩種可在兩種狀態(tài)之間切換：第一種為ARM狀態(tài)，此時處理器執(zhí)行32位的字對齊的

ARM指令；第二種為Thumb狀態(tài)，此時處理器執(zhí)行16位的、半字對齊的Thumb指令。（2）ARM微處理器存儲格式46ARM的尋址空間是線性的地址空間，為232=4GBytes

0

to

3存儲第一個word,bytes

4

to7存儲第二個wordARM支持大端（Big-endian）和小端（Little-endian）的內(nèi)存數(shù)據(jù)方式，可以通過硬件的方式設(shè)置（沒有提供軟件的方式）端模式（2）ARM體系結(jié)構(gòu)的存儲器格式47大端格式：被存放字數(shù)據(jù)的高字節(jié)存儲在存儲系統(tǒng)的低地址中，而被存放的字數(shù)據(jù)的低字節(jié)則存放在存儲系統(tǒng)的高地址中。小端格式：與大端存儲格式相反，在小端存儲格式中，存儲系統(tǒng)的低地址中存放的是被放字數(shù)據(jù)中的低字節(jié)內(nèi)容，存儲系統(tǒng)的高地址存放的是被存字數(shù)據(jù)中的高字節(jié)內(nèi)容。（3）處理器運行模式48ARM微處理器支持7種運行模式，分別為：用戶模式（USR）：ARM處理器正常程序執(zhí)行的模式?？焖僦袛嗄Ｊ剑?/p>

FIQ ）：用于高速數(shù)據(jù)傳輸或通道處理用于快速中斷服務(wù)程序。當處理器的快速中斷請求引腳有效，且CPSR（6位）中F位為0時（開中斷），會產(chǎn)生FIQ異常。外部中斷模式（

IRQ ）：用于通用的中斷處理，當處理器的外部中斷請求引腳有效，且CPSR（7位）中I位為0時（開中斷），會產(chǎn)生IRQ異常。系統(tǒng)的外設(shè)可通過該異常請求中斷服務(wù)。特權(quán)模式或管理員模式（SVE）：操作系統(tǒng)使用的保護模式。當執(zhí)行軟件中斷SWI指令和復位指令時，就進入管理模式，在對操作系統(tǒng)運行時工作在該模式下數(shù)據(jù)訪問中止模式(ABT)：用于虛擬存儲器和存儲保護，當存儲器數(shù)據(jù)訪問無效時就進入該模式 。若處理器數(shù)據(jù)訪問指令的地址不存在或該地址不允許當前指令訪問時，也產(chǎn)生數(shù)據(jù)中止異常。未定義指令中止模式（UND）：用于支持硬件協(xié)處理器的軟件仿真。當ARM處理器或協(xié)處理器遇到不能處理的指令時，就要產(chǎn)生未定義指令異常。用戶可使用該異常機制進行軟件仿真，即用軟件來模擬硬件功能，比如浮點運算。系統(tǒng)模式（SYS）：運行具有特權(quán)的操作系統(tǒng)任務(wù)。與用戶模式共用使用寄存器組，但是其使用權(quán)限要比在用戶模式下高。49（（3）3）處處理理器器運運行行模模式式（3）處理器運行模式50除用戶模式之外的其他6種處理器模式稱為特權(quán)模式。在這些模式下，程序可以訪問所有的系統(tǒng)資源，也可以任意地進行處理器模式的切換。其中，除系統(tǒng)模式外，其他5種特權(quán)模式又稱異常模式。處理器模式可以通過軟件進行切換，也可以通過外部中斷或者異常處理過程進行切換。大多數(shù)用戶工作在用戶模式下。這時，應(yīng)用程序不能夠訪問一些受操作系統(tǒng)保護的系統(tǒng)資源。應(yīng)用程序也不能直接進行處理器模式的切換。源程序文件文件名說

明匯編程序文件*.S用ARM匯編語言編寫的ARM程序或Thumb程序。C程序文件*.C用C語言編寫的程序代碼。頭文件*.H為了簡化源程序，把程序中常用到的常量命名、宏定義、數(shù)據(jù)結(jié)構(gòu)定義等等單獨放在一個文件中，一般稱為頭文件。51（4）ARM源程序文件格式ARM匯編中的文件格式（5）ARM的開發(fā)工具ADS1.252SDT的英文全稱是ARM

SoftwareDevelopment

Kit ，是ARM公司為方便用戶在ARM芯片上進行應(yīng)用軟件開發(fā)而推出的一整套集成開發(fā)工具包。目前的最新版本是2.5.2，但從版本2.5.1開始，ARM公司宣布推出一套新的集成開發(fā)工具ARM

ADS ，取而代之。ARM

SDT支持最高到ARM9的所有ARM處理器芯片的開發(fā)，包括Strong

ARM。ADS1.2開發(fā)環(huán)