gmsk調(diào)制與解調(diào)技術(shù)的fpga實現(xiàn)

gmsk調(diào)制與解調(diào)技術(shù)的fpga實現(xiàn)

0數(shù)字化調(diào)制解調(diào)電路模擬技術(shù)vmsk（gaussinfreimem交叉密鑰，vmsk）調(diào)理和解釋技術(shù)是擴頻通信中不可或缺的一項重要技術(shù)之一。它具有相位、包絡(luò)定義、相位緊湊、干擾強等特點，在移動通信和航空航天測量等領(lǐng)域得到了廣泛應(yīng)用。而數(shù)字化調(diào)制解調(diào)對軟件無線電來說是必不可少和至關(guān)重要的,它可以大大減少對模擬器件的使用,對設(shè)備的維護費用也大大降低。本文研究基于FPGA平臺的GMSK調(diào)制與解調(diào)的全數(shù)字化實現(xiàn),對于幾個關(guān)鍵的技術(shù)——高斯濾波器的設(shè)計,CORDIC算法,FIR低通濾波器等進行研究,給出了具體的模塊實現(xiàn)方案及驗證結(jié)論。1gk-gn-cordic算法GMSK調(diào)制技術(shù)是在MSK調(diào)制技術(shù)的基礎(chǔ)上發(fā)展而來的,在MSK調(diào)制前加入高斯型低通濾波器,從達到了壓縮功率譜,主瓣以外衰減更快,帶外輻射功率小的優(yōu)良特性。GMSK的全數(shù)字實現(xiàn)整體架構(gòu)如圖1所示,具體的實現(xiàn)過程如下。①a(k)是二進制碼元輸入序列,通過差分編碼得到序列b(k)。②b(k)經(jīng)過數(shù)字高斯低通濾波器獲得脈沖響應(yīng)序列g(shù)(n)。③g(n)通過累加器(模擬方法中的積分器)獲得相位序列φ(n)。④由CORDIC算法得cosφ(n)和sinφ(n)。⑤將同相分量cosφ(n)和正交分量sinφ(n)分別與載波cos(ωcn)和sin(ωcn)相乘。⑥將兩路正交信號序列相加的到GMSK調(diào)制信號序列SGMSK(n)。⑦SGMSK(n)通過D/A轉(zhuǎn)換為模擬信號,通過信道傳到接收端。⑧接收端通過A/D轉(zhuǎn)換器將模擬信號轉(zhuǎn)換為數(shù)字信號,得到序列s(n)。⑨s(n)通過時間T的延時和90度相移,得到序列W(n)。⑩s(n)和w(n)相乘得到序列x(n)。(11)x(n)經(jīng)過數(shù)字低通濾波器得到y(tǒng)(n)。(12)對y(n)進行抽樣判決,得到b′(k)。(13)對進行差分解碼得到a′(k)。以上步驟為GMSK技術(shù)數(shù)字化的全過程,其中①-⑥是數(shù)字化GMSK調(diào)制過程,⑨-(11)是數(shù)字化GMSK一比特差分解調(diào)過程。2主模塊設(shè)計2.1高斯濾波器響應(yīng)存儲實際中無法實現(xiàn)理想高斯濾波器設(shè)計,因此要通過截短或近似來完成設(shè)計。本設(shè)計中為了獲得更好的頻譜特性,選擇BT值為0.3,此時根據(jù)設(shè)計需要采用5T截短。單個碼元的脈沖響應(yīng)在5T截短時采樣點數(shù)是有限的且采樣值固定,所以硬件實現(xiàn)中可將單個碼元的高斯濾波響應(yīng)存儲在ROM中采用查找表方法完成高斯濾波器設(shè)計,這樣可大大簡化濾波器設(shè)計,避免了大量的復(fù)雜運算。設(shè)計中采用表1中的參數(shù)。表中,N為高斯濾波器的截短長度;R為碼元傳輸速率,與碼元寬度相關(guān);fs為采樣速率,它決定了每個碼元的采樣點數(shù)。2.2cordic算法和信號源調(diào)用2.2.1第i步旋轉(zhuǎn)角度CORDIC算法是一種數(shù)值逼近方法,它的實現(xiàn)是通過選取一些固定的角度值,然后不斷旋轉(zhuǎn)這些固定的角度以完成對數(shù)值的逼近。由于CORDIC算法只需要進行移位和加減操作,所以非常適合FPGA硬件去實現(xiàn)數(shù)值計算。設(shè)初始向量(x0,y0)經(jīng)過N次旋轉(zhuǎn)之后得到新向量(x1,y1),且每次旋轉(zhuǎn)角度δ的正切值都為2的倍數(shù),則第i次旋轉(zhuǎn)角度為δ=arctan2-i,即cosδ=(1/(1+2-2i))1/2。容易得到角度θ≈∑s(i)~δ(i),s(i)=1或-1,表示旋轉(zhuǎn)方向。則第i步旋轉(zhuǎn)可表示為:xi+1=(1/(1+2-2i)1/2)*(xi-s(i)yi*2-i)(1)y(i+1)=(1/(1+2-2i)1/2)*(yi+s(i)yi*2-i)(2)其中,(1/(1+2-2i)1/2)稱為校模因子,當旋轉(zhuǎn)到一定次數(shù)后,則有:k=∏(1/(1+2-2i)1/2)≈0.6073(3)所以,對移動的角度δ只要進行加法和移位即可完成計算。在本設(shè)計中即是用CORDIC算法進行正弦與余弦值的計算。圖2是FPGA利用CORDIC算法實現(xiàn)正弦和余弦載波的流程圖。2.2.2信號調(diào)制和函數(shù)相乘模塊對基帶信號的調(diào)制過程如圖1所示,圖3給出了GMSK調(diào)制FPGA實現(xiàn)的RTL電路,包括基帶信號調(diào)制模塊IQ_baseband(獲得同相分量I和正交分量Q);載波生成模塊carrier_sin_cos(利用CORDIC算法產(chǎn)生);乘法器模塊I_mult和Q_mult(完成基帶調(diào)制信號和載波的相乘);加法器模塊(將兩路正交信號相加,完成GMSK信號調(diào)制)。2.3基于fpgatool的線性相位fir濾波器的實現(xiàn)GMSK的解調(diào)也在前面內(nèi)容中有所介紹。接收到的信號先通過延遲相移后與自身相乘,濾波后進行抽樣判決即可完成解調(diào)。GMSK解調(diào)的關(guān)鍵是低通濾波器的設(shè)計,在本設(shè)計的線性相位FIR濾波器實現(xiàn)中,先通過Matlab中FDATOOL工具對濾波器系數(shù)進行設(shè)計,然后根據(jù)FIR濾波的原理設(shè)計濾波器,完成HDL描述。FDATOOL工具中,根據(jù)設(shè)計要求一些參數(shù)做如下設(shè)置:Fs(采樣頻率)為256,Fpass為20,Fstop為50,MagnitudeSpescifications中Units(單位)為dB,Apass為1,Astop為80。完成參數(shù)設(shè)定后,即可在窗口中看到設(shè)計的階數(shù)為21階以及濾波器的幅頻響應(yīng)曲線。3功能仿真和時序仿真針對本設(shè)計,利用Simulink對GMSK調(diào)制/解調(diào)過程做整體的仿真,驗證整體思路和系統(tǒng)性能;使用QuartusII和Modelsim軟件進行功能仿真和時序仿真;利用Signaltap通過JTAG口實現(xiàn)計算機與FPGA硬件平臺的交互,通過計算機讀取FPGA中寄存器中實際的值進行板級驗證。3.1gmsk調(diào)制前后信號特性圖4為使用Simulink搭建的GMSK調(diào)制解調(diào)通信系統(tǒng)框圖。通過Scope3可監(jiān)測GMSK調(diào)制后的I路和Q路信號波形,如圖5(a)所示;通過Scope5可觀測輸入碼元與解碼后碼元信號,如圖5(b)所示。3.2經(jīng)過處理的功能序列模擬3.2.1加性高斯白噪聲信道為了能更真實地模擬實際中的GMSK調(diào)制解調(diào)過程,在驗證過程中基于硬件平臺建立了加性高斯白噪聲信道。先利用Matlab中自帶的函數(shù)wgn產(chǎn)生高斯白噪聲,經(jīng)過量化后將其保存在FPGA的ROM中,然后通過M序列產(chǎn)生ROM的地址提取高斯噪聲。由于M序列的互相關(guān)性很小,能夠滿足實際中加性高斯白噪聲的信道的要求。3.2.2gmsk調(diào)制仿真設(shè)計過程中使用仿真工具能各模塊進行了功能仿真和時序仿真。圖6(a)為GMSK調(diào)制后的仿真波形,圖6(b)為GMSK調(diào)制/解調(diào)結(jié)果比較波形。從圖中可以看出,輸入信號經(jīng)過一段處理時間后解調(diào)輸出,輸出信號與輸入信號匹配正確。3.3板級驗證及信號分析完成仿真后,基于Altera的EP2C8Q208N芯片,使用SignalTap,完成了板級驗證。圖7為Signaltap監(jiān)測信號。圖中第一個信號是輸入的測試信號,第二個信號是解調(diào)后得到的信號,第三個是GMSK調(diào)制信號,該結(jié)果與前面的功能仿真和時序仿真結(jié)果保持一致,也附合理論分析結(jié)果,說明該設(shè)計在硬件上運行良好,能夠達到要求。4