VLSI-復(fù)習(xí)題與思考題n

“VLS工設(shè)計(jì)基礎(chǔ)”復(fù)習(xí)題與思考題選用教材：“VLSI設(shè)計(jì)基礎(chǔ)”李偉華編著電子工業(yè)出版社2002年10月第一版參考教材“半導(dǎo)體集成電路”，張開華編著，東南大學(xué)出版社，1995年7月第一版。第1章“VLS工設(shè)計(jì)基礎(chǔ)概述”復(fù)習(xí)題與思考題(p.1~3)第2章“MOS器件與工藝基礎(chǔ)”復(fù)習(xí)思考題(p.4~9)第3章“工藝與設(shè)計(jì)接口”復(fù)習(xí)思考題(p.10)第4章“晶體管規(guī)則陣列設(shè)計(jì)技術(shù)”復(fù)習(xí)思考題(p.10~13)第5章“單元庫設(shè)計(jì)技術(shù)”復(fù)習(xí)思考題(p.13~17)第6章“微處理器”復(fù)習(xí)思考題(p.17~22)第7章“集成電路的測試”復(fù)習(xí)思考題(p.22~23)第1章“VLS工設(shè)計(jì)基礎(chǔ)概述”復(fù)習(xí)題與思考題1.為什么CMOS（含BiCMOS）工藝成為VLSI主流工藝？其最大特點(diǎn)是什么？在微電子技術(shù)領(lǐng)域，集成電路的制造有兩個(gè)主要的實(shí)現(xiàn)技術(shù)：雙極技術(shù)與MOS技術(shù)。CMOS以其結(jié)構(gòu)簡單，集成度高，耗散功率小等優(yōu)點(diǎn)，成為當(dāng)今VLSI制造的主流技術(shù)。其最大特點(diǎn)是耗散功率小。2.雙極工藝還有用武之地嗎？雙極技術(shù)是以NPN與PNP晶體管為基本元件，融合其他的集成元件構(gòu)造集成電路的技術(shù)方法。雙極器件以其速度高和驅(qū)動能力大，高頻、低噪聲等優(yōu)良特性，在集成電路的設(shè)計(jì)制造領(lǐng)域，尤其是模擬集成電路的設(shè)計(jì)制造領(lǐng)域，占有一席之地。但雙極器件的耗散功率比較大，限制了它在VLSI系統(tǒng)中的應(yīng)用。3.以你的體會，你認(rèn)為集成電路設(shè)計(jì)師應(yīng)具備哪些基本技術(shù)基礎(chǔ)？設(shè)計(jì)者必須具備下列的技術(shù)基礎(chǔ)：電路與邏輯沒計(jì)技術(shù)基礎(chǔ)，器件與工藝技術(shù)基礎(chǔ)，版圖設(shè)計(jì)技術(shù)基礎(chǔ)和集成電路計(jì)算機(jī)輔助設(shè)計(jì)技術(shù)基礎(chǔ)。除此之外，設(shè)計(jì)者還應(yīng)具備對電路、邏輯、器件、工藝和版圖的分析能力。4.簡要說明描述集成電路技術(shù)水平5大指標(biāo)的含義。當(dāng)前國內(nèi)和國際上集成電路產(chǎn)業(yè)在特征尺寸及晶園尺寸方面各達(dá)到什么水平？集成度是以一個(gè)IC芯片所包含的元件(晶體管或門/數(shù))來衡量，特征尺寸特征尺寸定義為器件中最小線條寬度(對MOS器件而言，通常指器件柵電極所決定的溝道長度的幾何長度)，芯片面積大小，晶片直徑大小，封裝引腳數(shù)多少。國內(nèi)：0.25μm,8英寸(20cm)，國際：0.13μm,12英寸(30cm)。5.微米級、亞微米級、深亞微米級各指什么尺寸，舉例說明之。微米級(micro-M)（3μm、2μm［1985年］、1.5μm、1μm［1989年］）、亞微米級（submicro-SM）（0.7μm、0.5μm［1993年］）發(fā)展到深亞微米（deepsubmicro-DSM）（0.35μm［1997年］、0.25μm、0.18μm［2001年］、0.13μm），超深亞微米或亞0.1μm［2005年］（verydeepsubmicro-VDSM）。6.簡要說明深亞微米電路設(shè)計(jì)對設(shè)計(jì)流程的影響。在深亞微米級電路設(shè)計(jì)中的一個(gè)突出矛盾是時(shí)序問題。到了深亞微米水平，互連線的延遲將超過門延遲。要求在邏輯設(shè)計(jì)過程中引入物理設(shè)計(jì)階段的數(shù)據(jù)；如何把布局布線工具、寄生參數(shù)提取工具的時(shí)序分析統(tǒng)計(jì)工具集成到邏輯綜合中去。還有一個(gè)功耗問題必須考慮?？傊且髮⑶岸嗽O(shè)計(jì)和后端設(shè)計(jì)及測試融為一體。7.為什么說嵌入式SoC的設(shè)計(jì)代表了高科技的設(shè)計(jì)方法和軟硬件系統(tǒng)？嵌入式SoC是集系統(tǒng)性能于一塊芯片上的系統(tǒng)組芯片，它通常含有一個(gè)或多個(gè)微處理器IP核（CPU），有時(shí)再增加一個(gè)或多個(gè)DSPIP核，以及多個(gè)或幾十個(gè)的外圍特殊功能模塊，和一定規(guī)模的存儲器（RAM，ROM）等。針對應(yīng)用所需的性能將其設(shè)計(jì)集成在芯片上，而成為系統(tǒng)操作芯片。芯片的規(guī)模常?？梢赃_(dá)到數(shù)百萬門甚至上千萬門以上，所以嵌入式SoC是滿足應(yīng)用的系統(tǒng)組成的集成電路產(chǎn)品。嵌入式SoC一方面要滿足復(fù)雜的系統(tǒng)性能的需要，另一方面也要滿足市場上日新月異的對新產(chǎn)品的需求，因此嵌入式SoC的設(shè)計(jì)代表了高科技的設(shè)計(jì)方法和軟硬件系統(tǒng)8.IP的基本定義是什么？IP核即知識產(chǎn)權(quán)產(chǎn)品是在集成電路設(shè)計(jì)中，IP特指可以通過知識產(chǎn)權(quán)貿(mào)易，在各設(shè)計(jì)公司間流通的完成特定功能的電路模塊。9.分別說明硬IP、軟IP、固IP的主要特征。硬IP，也是針對某一工藝完成的版圖設(shè)計(jì)，并經(jīng)過后仿真和投片驗(yàn)證。硬核已完成了全部的前端和后端設(shè)計(jì)，制造也已確定。它的特點(diǎn)是靈活性最小，知識產(chǎn)權(quán)的保護(hù)比較簡單。軟IP是包括邏輯描述、網(wǎng)表和不能物理實(shí)現(xiàn)的用于測試的文檔(testbenchfile)方式存在的IP，是一段可綜合的高級語言（用C語言或硬件描述語言完成）源程序，用于功能仿真。在進(jìn)行電路設(shè)計(jì)時(shí)，可以改動IP的內(nèi)部代碼以適應(yīng)不同的電路需要，或者IP本身就帶有各種可設(shè)置的參數(shù)來調(diào)整具體的功能。固核是一種介于軟核和硬核之間的IP，通常以RTL代碼和對應(yīng)具體工藝網(wǎng)表的混合形式提供。固核既不是獨(dú)立的，也不是固定的，它可根據(jù)用戶要求進(jìn)行修改，使它適合用于某種可實(shí)現(xiàn)的工藝過程。固核允許用戶重新確定關(guān)鍵的性能參數(shù)。10.嵌入式IP核與通用IP模塊各有什么特點(diǎn)？嵌入式IP核指可編程IP模塊，主要是CPU與DSP，通用模塊則包括存儲器、存儲控制器，通用接口電路，通用功能模塊等。IP模塊的這種劃分，通常是基于商業(yè)方面的考慮，按業(yè)界的一般觀點(diǎn)，提供嵌入式IP核的供應(yīng)商有比較大的利潤空間，而且生存環(huán)境較好。11.分別說明CPU核與DSP核，存儲器核、存儲控制器核，通用接口電路核，通用功能模塊核各屬于哪種類型？CPU核與DSP核，存儲器核--硬IP；存儲控制器核，通用接口電路核，通用功能模塊核--軟IP。12.虛擬插座接口聯(lián)盟想解決什么問題？1)從IP模塊的提供者來看，問題是如何設(shè)計(jì)商用IP，如何進(jìn)行恰當(dāng)?shù)拿枋鍪沟眉饶芊奖闶褂谜哌M(jìn)行再利用又不暴露知識產(chǎn)權(quán)的秘密，以及如何對IP模塊進(jìn)行維護(hù)，使它適應(yīng)技術(shù)的發(fā)展；2)從IP模塊的使用方面來看，問題是通過什么渠道可以找到所需要的IP模塊，如何對它進(jìn)行評估，驗(yàn)證，如何能夠購買到。如何正確使用以及許多標(biāo)準(zhǔn)化的問題。13.什么是摩爾定律？集成電路的集成度大約每三年就要翻兩番，集成電路的特征尺寸則是每三年以0.7的比率縮小。14.說明如下30個(gè)英文縮寫字的含義（不要求寫英文全稱）：MOSFET金屬-氧化物-半導(dǎo)體場效應(yīng)晶體管IC集成電路LSI大規(guī)模集成電路VLSI超大規(guī)模集成電路ULSI特大規(guī)模集成集成電路GSI巨大規(guī)模集成集成電路SDM深亞微米VSDM超深亞微米SoC系統(tǒng)集成或片上系統(tǒng)IP知權(quán)模塊I/O輸入/輸出CPU中央處理器DSP數(shù)字信號處理器BIST內(nèi)建自測試CMOS互補(bǔ)金屬-氧化物-半導(dǎo)體集成電路BiCMOS雙極-互補(bǔ)金屬-氧化物-半導(dǎo)體兼容集成電路MEMS微機(jī)電系統(tǒng)MOEMS微光機(jī)電系統(tǒng)BioMEMS生物微機(jī)電系統(tǒng)VSIA虛擬插座接口聯(lián)盟VCX虛擬部件交易所CAD計(jì)算機(jī)輔助設(shè)計(jì)CAE計(jì)算機(jī)輔助工程EDA電子設(shè)計(jì)自動化VHDL硬件描述語言ASIC面向特定應(yīng)用的集成電路ASSP標(biāo)準(zhǔn)專用電路CIF由美國加州工學(xué)院開發(fā)的版圖交換格式PG圖形發(fā)生器RTL寄存器傳輸級第2章“MOS器件與工藝基礎(chǔ)”復(fù)習(xí)思考題1.說明MOS器件的基本工作原理。它與BJT基本工作原理的區(qū)別是什么？MOS器件基于表面感應(yīng)的原理，是利用垂直的柵壓VGS實(shí)現(xiàn)對水平IDS的控制。它是多子（多數(shù)載流子）器件。用跨導(dǎo)描述其放大能力。雙極型晶體管(BJT)是利用發(fā)射結(jié)、集電結(jié)成的體內(nèi)器件，由基極電流控制集電極電流的兩種載流子均起作用的器件。用電流放大系數(shù)描述其放大能力。2.試以柵介質(zhì)和柵電極的種類對MOS器件進(jìn)行分類。當(dāng)前VLSIMOSIC工藝的主流采用何種工藝？以SiO2為柵介質(zhì)時(shí)，叫MOS器件，這是最常使用的器件形式。歷史上也出現(xiàn)過以Al2O3為柵介質(zhì)的MAS器件和以Si3N4為柵介質(zhì)的MNS器件，以及以SiO2+Si3N4為柵介質(zhì)摸MNOS器件，統(tǒng)稱為金屬-絕緣柵-半導(dǎo)體器件--MIS器件。以Al為柵電極時(shí)，稱鋁柵器件。以重?fù)诫s多晶硅(Poly-Si)為柵電極時(shí)，稱硅柵器件。它是當(dāng)前MOS器件的主流器件。3.為什么說硅柵工藝優(yōu)于鋁柵工藝？硅柵工藝是利用重?fù)诫s的多晶硅來代替鋁做為MOS管的柵電極，使MOS電路特性得到很大改善，它使|VTP|下降1.1V，也容易獲得合適的VTN值并能提高開關(guān)速度和集成度。硅柵工藝具有自對準(zhǔn)作用，這是由于硅具有耐高溫的性質(zhì)。柵電極，更確切的說是在柵電極下面的介質(zhì)層，是限定源、漏擴(kuò)散區(qū)邊界的擴(kuò)散掩膜，使柵區(qū)與源、漏交迭的密勒電容大大減小，也使其它寄生電容減小，使器件的頻率特性得到提高。另外，在源、漏擴(kuò)散之前進(jìn)行柵氧化，也意味著可得到淺結(jié)。鋁柵工藝為了保證柵金屬與漏極鋁引線之間看一定的間隔，要求漏擴(kuò)散區(qū)面積要大些。而在硅柵工藝中覆蓋源漏極的鋁引線可重迭到柵區(qū)，這是因?yàn)橛幸唤^緣層將柵區(qū)與源漏極引線隔開，從而可使結(jié)面積減少30%-40%。硅柵工藝還可提高集成度，這不僅是因?yàn)閿U(kuò)散自對準(zhǔn)作用可使單元面積大為縮小，而且因?yàn)楣钖殴に嚳梢允褂谩岸影氩季€”即一層鋁布線，一層重?fù)诫s多晶硅布線，一層重?fù)诫s的擴(kuò)散層布線。由于在制作擴(kuò)散層時(shí)，多晶硅要起掩膜作用，所以擴(kuò)散層不能與多晶硅層交叉，故稱為兩層半布線．鋁柵工藝只有兩層布線：一層鋁布線，一層擴(kuò)散層布線。硅柵工藝由于有兩層半布線，既可使芯片面積比鋁柵縮小50%又可增加布線靈活性。當(dāng)然，硅柵工藝較之鋁柵工藝復(fù)雜得多，需增加多晶硅淀積、等離子刻蝕工序，而且由于表面層次多，臺階比較高，表面斷鋁，增加了光刻的困難，所以又發(fā)展了以Si3N4作掩膜的局部氧化LOCOS(LocalOxidationIsolationforMOSIC)工藝，或稱等平面硅柵工藝。4.擴(kuò)散條、重?fù)诫s多晶硅和金屬布線的性能區(qū)別。擴(kuò)散條連線由于其電容較大，漏電流也較大，所以盡量少用，一般是將相應(yīng)管子的源或漏區(qū)加以延伸而成。擴(kuò)散條也用于短連線，注意擴(kuò)散條不能跨越多晶硅層，有時(shí)把這層連線稱為“半層布線”。因硼擴(kuò)散薄層電阻為30～120Ω/□，比磷擴(kuò)散的R□大得多，所以硼擴(kuò)散連線引入的分布電阻更為可觀，擴(kuò)散連線的寄生電阻將影響輸出電平是否合乎規(guī)范值，同時(shí)也因加大了充放電的串聯(lián)電阻而使工作速度下降．因此，在CMOS電路中，當(dāng)使用硼擴(kuò)散條做連線用時(shí)要考慮到這一點(diǎn)。詳見下表。5.畫出MOS器件的輸出特性曲線。指出MOS器件和BJT輸出特性曲線的異同。雙極性晶體管的輸出特性曲線形狀與MOS器件的輸出特性曲線相似，但線性區(qū)與飽和區(qū)恰好相反。MOS器件的輸出特性曲線的參變量是VGS，雙極性晶體管的輸出特性曲線的參變量是基極電流IB。

6.畫出增強(qiáng)型(Enhancement)NMOS晶體管和耗盡型(Depletion)NMOS晶體管的輸出特性曲線。標(biāo)出它們閾值電壓VT(Thresholdvoltage)、夾斷電壓VP(pinch-off)的符號。耗盡型NMOS晶體管夾斷電壓VP的符號為負(fù)。增強(qiáng)型NMOS晶體管閾值電壓VT的符號為正。7.畫出增強(qiáng)型NMOS晶體管，耗盡型NMOS晶體管，增強(qiáng)型PMOS晶體管，耗盡型PMOS晶體管的表示符號。在實(shí)際的應(yīng)用中，一般采用哪幾種MOS晶體管？在實(shí)際的應(yīng)用中，一般采用增強(qiáng)型NMOS晶體管，耗盡型NMOS晶體管，增強(qiáng)型PMOS晶體管。8.列出影響MOS晶的閾值電壓VT的因素。為什么硅柵NMOS器件相對于鋁柵NMOS器件容易獲得增強(qiáng)型器件？第一個(gè)影響閾值電壓的因素是作為介質(zhì)的二氧化硅(柵氧化層)中的電荷Qss以及電荷的性質(zhì)。第二個(gè)影響閾值電壓的因素是襯底的摻雜濃度。第三個(gè)影響閾值電壓的因素是由柵氧化層厚度tOX決定的單位面積柵電容的大小。第四個(gè)對器件閾值電壓具有重要影響的參數(shù)是柵材料與硅襯底的功函數(shù)差ΦMS的數(shù)值。鋁柵的ΦMS為-0.3V硅柵為+0.8V。所以硅柵NMOS器件相對于鋁柵NMOS器件容易獲得增強(qiáng)型器件。9.寫出MOS晶體管的線性區(qū)、飽和區(qū)和截止區(qū)的電流-電壓特性方程。何謂薩式方程？薩式方程就有MOS晶體管的電流-電壓特性方程。10.說明MOS晶體管的最高工作頻率同柵極輸入電容之間的關(guān)系。MOS晶體管的最高工作頻率柵極輸入電容正比于柵區(qū)面積乘單位面積柵電容。11.什么是MOS晶體管的襯底偏置效應(yīng)？CMOS倒相器有襯底偏置效應(yīng)嗎？當(dāng)MOS晶體管的源極和襯底不相連時(shí)，即VBS(Bulk-Source)≠0的情況，由基本的pn結(jié)理論可知，處于反偏的pn結(jié)的耗盡層將展寬。由于柵電容兩邊電荷守衡，所以，在柵上電荷沒有改變的情況下，耗盡層電荷的增加，必然導(dǎo)致溝道中可動電荷的減少，從而導(dǎo)致導(dǎo)電水平下降。若要維持原有的導(dǎo)電水平，必須增加?xùn)艍?，即增加?xùn)派系碾姾蓴?shù)。對器件而言，襯底偏置電壓的存在，將使MOS晶體管的閾值電壓的數(shù)值提高。對NMOS，VTN更正，對PMOS，VTP更負(fù)，即閾值電壓的絕對值提高了。CMOS倒相器沒有襯底偏置效應(yīng)，但CMOS傳輸門有。12.分別說明TTL、ECL、CMOS的基本邏輯單元。TTL的基本邏輯單元是與非門。ECL的基本邏輯單元是或非門。CMOS的基本邏輯單元是倒相器和傳輸門。13.畫出CMOS倒相器的電路圖和剖面圖。CMOS結(jié)構(gòu)的特點(diǎn)是什么？所謂CMOS(ComplementaryMOS)，是在集成電路設(shè)計(jì)中，同時(shí)采用兩種MOS器件：NMOS和PMOS，并通常配對出現(xiàn)的一種電路結(jié)構(gòu)。CMOS電路及其技術(shù)已成為當(dāng)今集成電路，尤其是大規(guī)模電路、超大規(guī)模集成電路的主流技術(shù)。CMOS結(jié)構(gòu)的主要優(yōu)點(diǎn)是電路的靜態(tài)功耗非常小，電路結(jié)構(gòu)簡單規(guī)則，使得它可以用于大規(guī)模電路、超大規(guī)模集成電路。CMOS電路的特點(diǎn)(1)靜態(tài)功耗小CMOS電路最為突出的優(yōu)點(diǎn)是徽功耗，其靜態(tài)功耗是微瓦數(shù)量級甚至是納瓦數(shù)量級，這一優(yōu)點(diǎn)使得CMOS在LSl／VLSI中占有重要地位。CMOS的動態(tài)功耗值隨工作頻率的升高而增大，甚至接近某些LSTTL電路的功耗值。但從系統(tǒng)來看，CMOS電路的功耗仍比TTL電路低得多。(2)工作電源電壓范圍寬CMOS電路的工作電源電壓可在3~18V內(nèi)波動，由于工作電源電壓范圍寬，因此選擇電源電壓靈活方便，對供電線路要求低，允許有較大的波紋，(甚至末加穩(wěn)壓的電源也可以使用)。(3)噪聲容限高CMOS電路本質(zhì)上是一種噪聲容限高的器件，不論輸入高電平還是輸入低電平。輸入電壓噪聲容限的典型值高達(dá)電源電壓的45％(技術(shù)規(guī)范為大于電源電壓30％)。(4)邏輯擺幅大CMOS電路的輸出邏輯高電平近似等于電源的高電子電位VDD；邏輯低電平近似等于電源的低電平電位VSS。即輸出邏輯擺幅近似等于工作電源電壓值。采用的電源電壓越高，輸出邏輯擺幅也越大，電源電壓的利用系數(shù)是最高的。(5)輸入阻抗高CMOS電路的輸入端一般都是由保護(hù)二極管和串聯(lián)電阻構(gòu)成的保護(hù)網(wǎng)絡(luò)。在正常工作電壓范圍內(nèi)，這些保護(hù)二極管均處于反向偏置狀態(tài)，直流輸入阻抗取決于這些二極管的泄漏電流。通常情況下，等效輸入電阻大于108Ω，一般可達(dá)1010Ω。14.為什么通常PMOS管的(W／L)P比NMOS管的寬長比(W／L)N大？大多少倍？因?yàn)橛行щ娮舆w移率比有效空穴遷移率約高出2.5倍，為保證導(dǎo)電因子相等，進(jìn)而保證有對稱的電流特性、跨導(dǎo)等，往往在設(shè)計(jì)輸出級電路時(shí)，要求PMOS管的(W／L)P比NMOS管的寬長比(W／L)N大2.5倍。15.何謂CMOS結(jié)構(gòu)的Latch-Up效應(yīng)？說明它的危害。舉出3條可以減少發(fā)生該效應(yīng)的準(zhǔn)則。Latch-Up(鎖定)是體硅CMOS存在一種寄生電路的效應(yīng)，它會導(dǎo)致VDD和VSS短路，使得晶片損毀，或者至少系統(tǒng)因電源關(guān)閉而造成失效。1)．每個(gè)襯底要有適當(dāng)?shù)囊r底接點(diǎn)(或阱接點(diǎn))。2)．每個(gè)襯底接點(diǎn)應(yīng)該接到傳輸電源的金屬上。3)．襯底接點(diǎn)要愈靠近接到電源的源極。這可以降低Rs和Rw值。4)．每5到10個(gè)晶體管要有一個(gè)襯底接點(diǎn)。5)．N型器件要靠近Vss，P型器件要靠近VDD。最容易發(fā)生Latch-Up的地方是在輸入、輸出焊接區(qū)(I/OPad)結(jié)構(gòu)中，因?yàn)槟抢飼写罅康碾娏髁鬟^。通常采用專門設(shè)計(jì)的I/OPad。16.畫出二輸入CMOS與非門和CMOS二輸入或非門電路圖?？梢栽O(shè)計(jì)CMOS八輸入與非門嗎？不能直接設(shè)計(jì)CMOS八輸入與非門，因?yàn)楫?dāng)MOS管串聯(lián)工作時(shí)，串聯(lián)結(jié)構(gòu)的器件將存在襯底偏置效應(yīng)。從圖(a)上可以看到在與非門中的NMOS管的襯底都是連接到地，而M3的源端電位并不為0，這樣，M3就存在襯底偏置效應(yīng)，它的閾值電壓將提高，相應(yīng)的導(dǎo)通過程變緩。輸入端越多，串聯(lián)的NMOS晶體管越多，最上邊的NMOS管襯底偏置越嚴(yán)重，對信號的響應(yīng)越滯后。在或非門中有類似的情況，只不過襯底偏置效應(yīng)發(fā)生在串聯(lián)的PMOS管上，越下邊的PMOS越嚴(yán)重。通常輸入端子數(shù)不超過四個(gè)。17.寫出異或門的邏輯表達(dá)式功能，為什么說在運(yùn)算邏輯方面，它是一個(gè)非常重要的邏輯部件？異或門具有運(yùn)算的功能，在運(yùn)算邏輯方面，它是一個(gè)非常重要的邏輯部件。當(dāng)A和B均為0時(shí)，Z=0，當(dāng)A和B均為1時(shí)，Z也為0，當(dāng)A和B不相同時(shí)，Z=1。這樣的關(guān)系正好滿足二進(jìn)制加的本位和的規(guī)律，所以，異或門常作為加法器的基本組成單元使用。18.NMOS傳輸門和PMOS傳輸門在傳輸高電平和低電平時(shí)，各有什么特點(diǎn)。NMOS傳輸門在傳輸高電平時(shí)，有閾值電壓損耗，NMOS傳輸門可以完全地傳輸?shù)碗娖?。PMOS傳輸門在傳輸?shù)碗娖綍r(shí)，有閾值電壓損耗，PMOS傳輸門可以完全地傳輸高電平。19.何謂三態(tài)邏輯？三態(tài)門是一種非常有用的邏輯部件，它被廣泛地應(yīng)用在總線結(jié)構(gòu)的電路系統(tǒng)中。所謂三態(tài)邏輯，是指該邏輯門除了正常的“0”、“1”兩種輸出狀態(tài)外，還存在第三態(tài)：高阻輸出態(tài)(Z)。20.畫出CMOS傳輸門的電路圖，它有襯底偏置效應(yīng)嗎？CMOS傳輸門有襯底偏置效應(yīng)。21.D型鎖存器和觸發(fā)器的主要區(qū)別是什么？鎖存器是雙穩(wěn)態(tài)電路的最簡單形式。它具有記憶或存貯二進(jìn)制觸發(fā)脈沖信息的功能。當(dāng)時(shí)鐘脈沖CP的使能電平一到，數(shù)據(jù)即可進(jìn)入，并立即反映在輸出端。在數(shù)據(jù)輸入后就可被CP的禁止電平所封鎖，因此也稱為“透明鎖存器”。觸發(fā)器(Flip-Flop)觸發(fā)器是數(shù)字電路中的一種基本邏輯單元。它除了象鎖存器那樣具有記憶功能外，還可以構(gòu)成計(jì)數(shù)、移位等功能。因此其電路也是在鎖存器的基礎(chǔ)上再作改進(jìn)而成。它沒有空翻現(xiàn)象22.集成電路生產(chǎn)線(ICproductionLine)與標(biāo)準(zhǔn)工藝加工線(Foundry)有何主要區(qū)別？集成電路大批量生產(chǎn)線(ICMassProductionLine)這是一種傳統(tǒng)的IC生產(chǎn)線。其功能是大批量生產(chǎn)單品種(或品種系列)通用IC如各種DRAM生產(chǎn)線等。其產(chǎn)品由廠方自己設(shè)計(jì)，并對產(chǎn)品的最終性能負(fù)責(zé)。這種生產(chǎn)線的產(chǎn)品質(zhì)量穩(wěn)定、成本低廉，但缺乏柔性。其年投片量通常達(dá)到10萬片以上(相應(yīng)的年電路產(chǎn)量為幾千萬塊，乃至幾億塊)，才能達(dá)到經(jīng)濟(jì)生產(chǎn)規(guī)模而具有國際市場競爭力。建立這樣一條生產(chǎn)線的資金已由數(shù)千萬美元上升到數(shù)億(10億以上)美元，生產(chǎn)運(yùn)行費(fèi)也相應(yīng)增加，而產(chǎn)品的單位功能價(jià)格卻繼續(xù)大幅度下降。標(biāo)準(zhǔn)工藝加工線(Foundry)引入IC后，通常稱之為晶園代工線，它是用來制造用戶特定設(shè)計(jì)的ASIC的一種方式，它運(yùn)用成熟的標(biāo)準(zhǔn)工藝為多方用戶服務(wù)，既保證有符合技術(shù)規(guī)范要求的性能，又保證有相當(dāng)高的成品率，還要按照用戶選擇，提供輔助性的服務(wù)，包括設(shè)計(jì)程序、試驗(yàn)和封裝等。23.列舉出深亞微米工藝的主要優(yōu)點(diǎn)。深亞微米工藝的主要優(yōu)點(diǎn)如下。(1)面積(Size)縮小、(2)速度(Speed)提高、(3)功耗(PowerConsumption)降低24.依照工藝順序，說明p阱硅柵CMOS電路工藝最少所需掩模版的名稱。最少需如下8塊掩膜。掩膜1：P阱光刻，確定P阱區(qū)域的大小和區(qū)域，使NMOS管可以位于阱中。掩膜2：光刻有源區(qū)，確定薄氧化層區(qū)域的大小和位置，以便將來形成柵極以及注入N型和P型離子成為MOS晶體管的源極和漏極，而原來的厚氧化層在此區(qū)域中將被刻蝕掉并生長成薄氧化層。掩膜3：光刻多晶硅，確定多晶硅柵極的位置和多晶硅連線的圖形，該掩膜確定了P型MOS和N型MOS晶體管溝道的長度。掩膜4：P+區(qū)光刻，用于形成P型離子注入?yún)^(qū)域，構(gòu)成P型MOS晶體管。掩膜5：N+區(qū)光刻，與掩膜4成互補(bǔ)形式，與掩膜4有相同的功能，同樣是為了制做MOS晶體管。掩膜6：光刻接觸孔，用來確定接觸孔的位置和大小。掩膜7：光刻鋁引線。掩膜8：刻鈍化孔。第3章“工藝與設(shè)計(jì)接口”復(fù)習(xí)思考題1.IC工廠—般會向用戶提供哪些資料？IC工廠—般會向用戶提供如下5方面的資料，即電學(xué)設(shè)計(jì)規(guī)則，版圖設(shè)計(jì)規(guī)則，單元電路信息，SPICE模型和連線電容。2.電學(xué)設(shè)計(jì)規(guī)則包括哪些內(nèi)容？包括3個(gè)方面，即工藝參數(shù)、晶體管的電學(xué)參數(shù)、電阻參數(shù)。3.工藝對設(shè)計(jì)的制約包括哪些方面？

l)最小加工尺寸和集成度對設(shè)計(jì)的制約。任何一條工藝線均有標(biāo)稱加工尺寸，這樣的標(biāo)稱尺寸就決定了我們設(shè)計(jì)的MOS器件的溝道長度L。另一方面，即使是具有相同的標(biāo)稱尺寸，在各圖形具體的加工精度上還有差別。工藝線的加工還有一個(gè)最大芯片尺寸(粗略地反應(yīng)了集成度)的限制。2)標(biāo)準(zhǔn)工藝流程對特殊工藝要求的制約。通常是要求設(shè)計(jì)遷就工藝，如果不是特別的需要，設(shè)計(jì)者盡量地不要增加額外的工藝要求。3)工藝參數(shù)對設(shè)計(jì)的制約。由工藝決定的電路的重要參數(shù)有閾值電壓、薄層電阻和單位面積電容等。4.為什么說閾值電壓是MOS結(jié)構(gòu)的重要參數(shù)？什么是場區(qū)的閾值電壓？如果電路的正負(fù)電源電壓之和等于15V，則場區(qū)閾值電壓應(yīng)等于多少？閾值電壓的數(shù)值及其誤差大小對電路性能將產(chǎn)生重要的影響。對硅柵MOS器件，閾值電壓反映了襯底摻雜濃度，柵氧化層厚度，柵氧化層中含有的電荷性質(zhì)與數(shù)量，以及多晶硅與襯底的功函數(shù)差。通常要求場區(qū)的閾值電壓大于集成系統(tǒng)電源電壓范圍再加20％的電源電壓波動。例如，電路的正負(fù)電源電壓之和等于15V，則場區(qū)閾值電壓應(yīng)大于18V。5.版圖設(shè)計(jì)規(guī)則包括哪些內(nèi)容？設(shè)計(jì)規(guī)則由兩個(gè)子集組成：幾何設(shè)計(jì)規(guī)則和電學(xué)設(shè)計(jì)規(guī)則。幾何設(shè)計(jì)規(guī)則給出的是一組版圖設(shè)計(jì)的最小允許尺寸，設(shè)計(jì)者不能突破這些最小尺寸的限制，也就是說，在設(shè)計(jì)版圖時(shí)對這些位置的版圖圖形尺寸，只能是大于或等于設(shè)計(jì)規(guī)則的描述，而不能小于這些尺寸，它是集成電路版圖設(shè)計(jì)的依據(jù)。這些規(guī)定是以掩膜版各層幾何圖形的寬度、間距及重疊量等最小容許值的形式出現(xiàn)的。設(shè)計(jì)規(guī)則本身并不代表光刻、化學(xué)腐蝕、對準(zhǔn)容差的極限尺寸，它所代表的是容差的要求。電學(xué)設(shè)計(jì)規(guī)則給出的是將具體的工藝參數(shù)及其結(jié)果抽象出的電學(xué)參數(shù)，是電路與系統(tǒng)設(shè)計(jì)、模擬的依據(jù)6.簡要說明版圖幾何設(shè)計(jì)規(guī)則的描述方法。有兩種描述方法：一是規(guī)整格式。在這類規(guī)則中，把絕大多數(shù)尺寸規(guī)定為某一特征尺寸的某個(gè)倍數(shù)。二是用具體的數(shù)值進(jìn)行描述，數(shù)值單位是μm，被稱為微米設(shè)計(jì)規(guī)則，也稱為自由格式。第4章“晶體管規(guī)則陣列設(shè)計(jì)技術(shù)”復(fù)習(xí)思考題1.為什么說只讀存儲器是不揮發(fā)存儲器？只讀存儲器(ReadOnlyMemory，ROM)它又稱固定存儲器。ROM是把數(shù)據(jù)固定地存儲起來，然后按給定地址進(jìn)行讀出，但不象RAM那樣可以隨時(shí)快速寫入和修改，只能讀出。它在停電后照樣能長期保存數(shù)據(jù)，所以又被稱為不揮發(fā)存儲器(NonvolatileMemory)。2.何謂MROM？MROM即掩膜ROM(MaskROM)是通過工藝制作過程使單元陣列中的各個(gè)單元按要求制成“1”或“0”單元，它是由一次掩膜和加工所完成的。3.說明圖4-4所示硅柵NMOS或非結(jié)構(gòu)ROM的局部版圖的區(qū)別。圖4-4(a)所示的硅柵NMOS或非結(jié)構(gòu)ROM的版圖，以多晶硅條為字線(圖中水平線)，以鋁線做位線(圖中豎直線)，以n+擴(kuò)散區(qū)做地線，并且地線間隔排列即采用共用地線(共用源區(qū))結(jié)構(gòu)，在需要制作NMOS管的字線、位線交叉點(diǎn)處做一個(gè)n+擴(kuò)散區(qū)形成源漏，與水平硅柵構(gòu)成NMOS晶體管。圖4-4(b)則顯示了另一種結(jié)構(gòu)的硅柵NMOSROM。與(a)圖不同的是，它在所有的字線、位線交義點(diǎn)都制作NMOS管，所不同的是有的NMOS管能夠在正常信號下工作，有的則不能工作。它采用離子注入的方法，在不需要NMOS管的地方，預(yù)先在多晶硅下注入硼離子，使此處的襯底表面P型雜質(zhì)濃度提高，使NMOS管的閾值電壓提高到大于電源電壓，這樣，字線上的信號不能使此處的NMOS管導(dǎo)通，從而該NMOS管不起作用，達(dá)到選擇的效果。在這兩種結(jié)構(gòu)中值得注意的是，由于用擴(kuò)散區(qū)做地線，為防止擴(kuò)散電阻使地線的串聯(lián)電阻過大，ROM塊不能很大，對大容量ROM應(yīng)分塊處理。4.說明采用離子注入方法確定晶體管選擇的優(yōu)點(diǎn)。采用離子注入的方法確定晶體管的選擇的優(yōu)點(diǎn)是：結(jié)構(gòu)簡單，對不同的數(shù)據(jù)或邏輯，只需—塊掩模版就可以加以確定；保密性好，由于離子注入采用的是光刻膠保護(hù)，注入完畢后去除光刻膠，在硅片表面不留圖形痕跡。5.門陣列設(shè)計(jì)技術(shù)的顯著特點(diǎn)是什么？門陣列設(shè)計(jì)技術(shù)的顯著特點(diǎn)是器件結(jié)構(gòu)已預(yù)先制造好，即是說基片上已預(yù)先制造好固定的晶體管或者門單元陣列，以及固定的輸入輸出壓焊點(diǎn)和固定的布線通道(門海除外)。這種功能未經(jīng)定義的基片通常稱為門陣列母片。門陣列電路在ASIC市場份額中占據(jù)了很重要的地位。門陣列由于其設(shè)計(jì)過程自動化程度高，設(shè)計(jì)和制造周期較短，價(jià)格較低，特別適宜批量較小的ASIC設(shè)計(jì)。6.說明圖4-11所示采用標(biāo)準(zhǔn)CMOS結(jié)構(gòu)MUX電路中，邏輯電平提升電路的工作原理。邏輯電平提升電路是一個(gè)由倒相器和PMOS管組成的正反饋回路。當(dāng)NMOS結(jié)構(gòu)的MUX在傳輸高電平時(shí)，隨著Z端電位不斷地上升(對節(jié)點(diǎn)電容充電)，倒相器的輸出電位不斷地下降，使得PMOS管由原先的截止轉(zhuǎn)向?qū)?，加快了Z點(diǎn)電位的提升速度，這時(shí)，即使MUX中的NMOS管已經(jīng)截止(因?yàn)殚撝祿p耗)，通過導(dǎo)通的PMOS管仍然能夠?qū)點(diǎn)的電位提升到電源電壓VDD。另一方面，在MUX的輸出端還同時(shí)得到了一個(gè)反相的信號，增加了邏輯運(yùn)用的靈活性。7.門陣列的單元庫通常提供什么信息？門陣列的單元庫可提供如下信息：(1)單元庫具備單元電路圖、邏輯圖、功能描述、電學(xué)參數(shù)等電路單元信息，并以手冊形式提供給ASIC設(shè)計(jì)者選用；(2)提供門陣列設(shè)計(jì)所需要的圖形符號庫，電路功能庫、單元內(nèi)部版圖數(shù)據(jù)庫，以供特定的CAD系統(tǒng)應(yīng)用；(3)提供與工藝制造相關(guān)的資料、信息；(4)提供單元電路的幾何尺寸、版圖數(shù)據(jù)。8.為什么通常用四管單元做為CMOS門陣列的標(biāo)準(zhǔn)門？所謂的標(biāo)準(zhǔn)門是用于定義門陣列規(guī)模的參考。以現(xiàn)在被廣泛應(yīng)用的CMOS門陣列為例，它的規(guī)模是用標(biāo)準(zhǔn)二輸入“與非門”或二輸入“或非門”進(jìn)行定義。這樣的一個(gè)標(biāo)準(zhǔn)門有兩對MOS管：兩只PMOS和兩只NMOS，它也被稱為四管單元。四管單元又可構(gòu)成一個(gè)倒相器和一個(gè)傳輸門。如果說4000門規(guī)模，則表示在門陣列的內(nèi)部將有16000只MOS管，這里并未計(jì)及I/O單元引入的晶體管數(shù)量。9.如果門陣列采用雙層金屬布線，通常采用何種布線方式？如果門陣列的布線結(jié)構(gòu)采用水平布線和垂直布線嚴(yán)格分層的設(shè)計(jì)規(guī)則。是雙層金屬引線，通常也是一層為水平布線，一層為垂直布線。10.固定門陣列和優(yōu)化門陣列有何區(qū)別？門陣列分為固定門陣列和優(yōu)化門陣列。所謂固定門陣列是指門陣列芯片中陣列的行數(shù)、列數(shù)、每行的門數(shù)，以及四周的I/O單元數(shù)等均為固定的結(jié)構(gòu)。優(yōu)化門陣列是一種不規(guī)則的門陣列結(jié)構(gòu)，所謂不規(guī)則是指它的單元行的寬度不完全相同，即每行的單元數(shù)有多有少，布線通道的容量不完全相同。這是因?yàn)閮?yōu)化門陣列結(jié)構(gòu)的門數(shù)是由待集成的電路的規(guī)模確定，沒有多余的單元，也沒有多余的水平布線道。但總體上，優(yōu)化門陣列還是行式結(jié)構(gòu)，它的設(shè)計(jì)仍然遵循門陣列的設(shè)計(jì)準(zhǔn)則。11.母片的獲取有幾種途徑？母片的獲取有兩種途徑：一是由CAD軟件提供商推薦半導(dǎo)體公司所生產(chǎn)的，與CAD系統(tǒng)相匹配的母片，二是在有關(guān)半導(dǎo)體公司或廠家定制母片。從第一條途徑可以購買到一定規(guī)格系列的母片，這里所指的規(guī)格包括兩個(gè)方面的參數(shù)，即速度參數(shù)和門的規(guī)模。與速度參數(shù)相關(guān)的是器件的尺寸，如MOS器件的最小溝道長度、寬長比等。以第二種途徑獲取的母片比較容易與后期的設(shè)計(jì)相匹配，這是因?yàn)槟钙徒饘傺谀Ｊ窃谕粋€(gè)CAD系統(tǒng)中設(shè)計(jì)，采用同一個(gè)幾何設(shè)計(jì)規(guī)則，并且通常整套掩模(包括金屬布線掩模版)也是在同一制版系統(tǒng)中完成的。12.何謂門海結(jié)構(gòu)門陣列？單元之間是如何實(shí)現(xiàn)隔離的？所謂門海結(jié)構(gòu)門陣列是無通道型門陣列，簡稱門海。門海與通道型門陣列的差異在于母片上沒有特定的布線通道區(qū)，即沒有預(yù)設(shè)用于走線的區(qū)域。門海結(jié)構(gòu)中，基本結(jié)構(gòu)單元沿水平和垂直兩個(gè)方向重復(fù)分步，占據(jù)整個(gè)門陣列分布區(qū)域，只有外圍輸入輸出電路部分不含這些基本結(jié)構(gòu)單元。宏單元之間是通過正常的晶體管實(shí)現(xiàn)隔離的，作隔離用的晶體管的柵分別接VDD(對P型管)和GND(對N型管)，這樣隔離管就處于截止?fàn)顟B(tài)，使相鄰宏單元在電學(xué)上相互隔離。13.門陣列結(jié)構(gòu)中采用多層布線有哪些優(yōu)點(diǎn)？門陣列結(jié)構(gòu)中采用多層布線具有以下優(yōu)點(diǎn)：①由于布線幾乎全部采用金屬，因而連線短，提高了速度；②增加了設(shè)計(jì)的靈活性，極大的減少了布局布線的困難程度，③可以加大布線的條寬，減小導(dǎo)線的電流密度，提高了電路和可靠性；④減小互連所占用的面積，從而提高電路的集成度和性能：⑤隨著CAD技術(shù)的實(shí)用化，采用自動布線程序和單元庫，使設(shè)計(jì)周期縮短。14.什么是嵌入式門陣列？在一個(gè)芯片上將門陣列，標(biāo)準(zhǔn)單元混合在一起，構(gòu)成更大功能的嵌入式門陣列(embededarray)，不但有利于用戶靈活、經(jīng)濟(jì)地進(jìn)行系統(tǒng)設(shè)計(jì)，而且還可得到最佳性能價(jià)格比。可以認(rèn)為嵌入式門陣列是把門陣列上鋪滿的門單元挖空一部分，嵌上RAM或高功能、高集成度的標(biāo)準(zhǔn)單元而成，它能夠?qū)崿F(xiàn)標(biāo)準(zhǔn)單元的功能和門陣列較短的試制周期(TAT)，即從開發(fā)結(jié)束到制成器件所需的時(shí)間短，是—種很有發(fā)展前景的ASIC產(chǎn)品。第5章“單元庫設(shè)計(jì)技術(shù)”復(fù)習(xí)思考題1.門陣列與單元庫技術(shù)的主要區(qū)別是什么？門陣列，是將尺寸相同的MOS晶體管（增強(qiáng)型NMOS晶體管、耗盡型NMOS晶體管和增強(qiáng)型PMOS晶體管）“搭建”成常用的基本邏輯門。而單元庫技術(shù)所面對的直接是邏輯部件，對每個(gè)邏輯部件都進(jìn)行專門地設(shè)計(jì)，即具有一定邏輯操作和運(yùn)算功能的部件，它可能是一個(gè)邏輯門，也可能是一個(gè)功能塊，甚至是一個(gè)功能相對完整的子系統(tǒng)。2.簡要說明單元庫設(shè)計(jì)技術(shù)兩種主要的設(shè)計(jì)方法。單元庫設(shè)計(jì)技術(shù)分為兩種主要的設(shè)計(jì)方法：標(biāo)準(zhǔn)單元設(shè)計(jì)技術(shù)和宏單元、積木塊設(shè)計(jì)技術(shù)。標(biāo)準(zhǔn)單元設(shè)計(jì)技術(shù)，是指采用經(jīng)過精心設(shè)計(jì)的邏輯單元版圖，按芯片的功能要求排列而成集成電路的設(shè)計(jì)技術(shù)。標(biāo)準(zhǔn)單元由于受到高寬比的限制，單元的規(guī)模有限，在構(gòu)造大的功能模塊時(shí)，必須采用單元拼接方法。對隨機(jī)邏輯，通常采用這種方法，對有些模塊，采用這種方法將對電路性能產(chǎn)生影響，甚至不可能實(shí)現(xiàn)一些所需要的邏輯。因此，在設(shè)計(jì)上常常需要更大的單元模塊，這就要突破標(biāo)準(zhǔn)單元的外部限制，具體的講，就是突破標(biāo)準(zhǔn)單元在高度上的限制，這些單元被稱為積木單元。3.標(biāo)準(zhǔn)單元的版圖有哪些特征？標(biāo)準(zhǔn)單元的版圖具有以下三個(gè)特征：?各單元具有相同的高度，可以有不同的寬度。?單元的電源線和地線通常安排在單元的上下端，從單元的左右兩側(cè)同時(shí)出線，電源、地線在兩側(cè)的位置要相同，線的寬度要一致，以便單元間電源、地線的對接。?單元的輸入/輸出端安排在單元的上下兩邊，要求至少有一個(gè)輸入端或輸出端可以在單元的上邊和下邊兩個(gè)方向引出。引線具有上下出線能力的目的是為了線網(wǎng)能夠穿越單元。由于單元設(shè)計(jì)上的規(guī)格化和標(biāo)準(zhǔn)化，這些單元被稱為“標(biāo)準(zhǔn)單元”。這些單元經(jīng)過人工優(yōu)化設(shè)計(jì)，經(jīng)過設(shè)計(jì)規(guī)則及性能模擬的驗(yàn)證，并通常要經(jīng)過對實(shí)驗(yàn)芯片的實(shí)際測定，較之門陣列，它的面積與性能都有很大程度的改善。4.圖5-2是一個(gè)簡單倒相器的邏輯符號、單元拓?fù)浜蛦卧鎴D。分別說明邏輯符號、單元拓?fù)浜蛦卧鎴D起的作用。繪出其電路圖并說明單元版圖中兩個(gè)MOS管的柵和漏是如何聯(lián)結(jié)的。能判斷出VDD、VSS嗎？(1)邏輯符號描述是一個(gè)圖形符號，它代表一個(gè)邏輯，邏輯符號的描述應(yīng)符合國際標(biāo)準(zhǔn)或國家標(biāo)準(zhǔn)。另一個(gè)需要注意的問題是符號的惟一性，即一個(gè)符號和名稱只能代表一個(gè)單元。(2)單元拓?fù)涫蔷唧w版圖的主要特征的抽象描述，它去掉了版圖內(nèi)部的具體細(xì)節(jié)，保持了單元的主要特征，有效地減少了數(shù)據(jù)量，提高了設(shè)計(jì)效率。單元拓?fù)涫菍卧耐獠砍叽绾统鼍€位置的描述。由于標(biāo)準(zhǔn)單元規(guī)定了單元高度必須一致，所以外部單元尺寸的描述就主要是寬度的定義，通常用高寬比進(jìn)行描述。(3)單元版圖一般由人工設(shè)計(jì)，標(biāo)準(zhǔn)單元的電源線、地線同時(shí)從單元兩側(cè)出線，且位置、線寬要一致?？紤]到抑制CMOS的可控硅效應(yīng)，圖5-2的版圖中就采用了雙隔離環(huán)結(jié)構(gòu)。5.標(biāo)準(zhǔn)單元技術(shù)需要制作全套掩模嗎？是的。標(biāo)準(zhǔn)單元與優(yōu)化門陣列一樣，沒有多余的器件，它也需要全套制作掩模，進(jìn)行全工藝過程制備，所不同的是標(biāo)準(zhǔn)單元電路性能改善，芯片面積縮小，實(shí)現(xiàn)了整體優(yōu)化和局部優(yōu)化。6.一個(gè)標(biāo)準(zhǔn)單元庫能對應(yīng)于多條工藝線的制作能力嗎？不能。因?yàn)闃?biāo)準(zhǔn)單元的版圖和工藝選擇、工藝水平關(guān)系很大。一個(gè)標(biāo)準(zhǔn)單元庫只能對應(yīng)于—條工藝線的制作能力，也就是說，用某一套標(biāo)準(zhǔn)單元設(shè)計(jì)系統(tǒng)設(shè)計(jì)的芯片，并不是放在任何一條工藝線上都能生產(chǎn)。即使是相同的工藝，如CMOS工藝，幾何設(shè)計(jì)規(guī)則不同，設(shè)計(jì)的標(biāo)準(zhǔn)單元也必定不同。7.如何用標(biāo)準(zhǔn)單元技術(shù)實(shí)現(xiàn)集成電路或集成系統(tǒng)版圖？用標(biāo)準(zhǔn)單元技術(shù)實(shí)現(xiàn)集成電路或集成系統(tǒng)版圖的過程通常分為三步：首先，對輸入邏輯進(jìn)行標(biāo)準(zhǔn)單元結(jié)構(gòu)的布局，這時(shí)采用的是標(biāo)準(zhǔn)單元庫中單元拓?fù)鋱D。其次，根據(jù)輸入邏輯的網(wǎng)絡(luò)進(jìn)行布線，得到連接關(guān)系圖。最后，將單元版圖填入單元拓?fù)?，并將線網(wǎng)連接關(guān)系轉(zhuǎn)換為具體的布線即線網(wǎng)的幾何圖形。8.選取什么樣的標(biāo)準(zhǔn)單元的寬度和高度的比值比較合適？通常，標(biāo)準(zhǔn)單元的寬度和高度的比值在1/3~3之間比較合適。9.試歸納標(biāo)準(zhǔn)單元設(shè)計(jì)技術(shù)的特點(diǎn)。標(biāo)準(zhǔn)單元設(shè)計(jì)技術(shù)的特點(diǎn)可以歸結(jié)如下：①標(biāo)準(zhǔn)單元是一個(gè)具有規(guī)則外部形狀的單元，其內(nèi)容是優(yōu)化設(shè)計(jì)的邏輯單元版圖，各單元的規(guī)模應(yīng)相近，并遵循一致的引線規(guī)則。②一個(gè)標(biāo)準(zhǔn)單元庫內(nèi)的所有單元遵循同一的工藝設(shè)計(jì)規(guī)則，一個(gè)單元庫對應(yīng)一條或一組完全相同的工藝線。也就是說，當(dāng)工藝發(fā)生變化時(shí)，單元庫必須修改或重建。③不論是局部邏輯，還是完整的集成電路，或者系統(tǒng)，用標(biāo)準(zhǔn)單元實(shí)現(xiàn)的版圖均采用“行式結(jié)構(gòu)”，即各標(biāo)準(zhǔn)單元排列成行。10.輸入、輸出單元(I/OPAD)有哪幾種？I/OPAD通?？煞譃椋狠斎雴卧⑤敵鰡卧?、輸入/輸出雙向單元。11.為什么MOS電路輸入柵需要進(jìn)行保護(hù)？舉出一種輸入柵保護(hù)電路的實(shí)例。因?yàn)镸OS器件的柵極有極高的絕緣電阻，當(dāng)柵極處于浮置狀態(tài)時(shí)，由于某種原因(如觸摸)感應(yīng)的電荷無法很快地泄放掉，而MOS器件的柵氧化層極薄，這些感應(yīng)的電荷使得MOS器件的柵與襯底之間產(chǎn)生非常高的場強(qiáng)，如果超過柵氧化層的擊穿極限，則將發(fā)生柵擊穿，使MOS器件失效。為防止器件被擊穿，必須為這些電荷提供“泄放通路”，這就是輸入保護(hù)電路。下圖示出一個(gè)理想保護(hù)電路。它應(yīng)滿足兩個(gè)條件：工作電壓應(yīng)小于二極管擊穿電壓，而又應(yīng)小于NMOS管柵氧化層最大耐壓，同時(shí)要求二極管反向漏電越小越好，否則會使輸入阻抗嚴(yán)重下降；外加電壓Vi高于時(shí)，NMOS管上電壓VMOS始終保持值，即二極管擊穿后的動態(tài)電阻RD為零。12.圖5-6是一種p阱硅柵CMOS結(jié)構(gòu)的倒相輸出單元。為什么采用多柵并聯(lián)結(jié)構(gòu)？源漏區(qū)的金屬引線設(shè)計(jì)為什么成叉指狀結(jié)構(gòu)？版圖中為什么PMOS管的尺寸比NMOS管大？大多少？為什么版圖中采取多個(gè)接觸孔？為了獲較好的驅(qū)動能力，MOS管的寬長比比較大，所以版圖采用了多柵并聯(lián)結(jié)構(gòu)，源漏區(qū)的金屬引線設(shè)計(jì)成叉指狀結(jié)構(gòu)，電路中的NMOS管和PMOS管實(shí)際是由多管并聯(lián)構(gòu)成，采用了共用源區(qū)和共用漏區(qū)結(jié)構(gòu)?？紤]到電子遷移率比空穴約大2.5倍，所以，PMOS管的尺寸比NMOS管大，這樣可使倒相器的輸出波形對稱。同時(shí)，作為內(nèi)部信號對外的接口，其工作環(huán)境復(fù)雜，為防止觸發(fā)CMOS結(jié)構(gòu)的寄生可控硅效應(yīng)燒毀電路，該版圖采用了p+和n+隔離環(huán)結(jié)構(gòu)，并在隔離環(huán)中設(shè)計(jì)了良好的電源、地接觸。對于需要大面積接觸的區(qū)域，在設(shè)計(jì)引線孔時(shí)，為減輕工藝加工的大小尺寸匹配難度，也為了避免大面積接觸可能引起的金屬熔穿摻雜區(qū)的情況發(fā)生，通常采取多個(gè)接觸孔代替一個(gè)大的接觸孔的方案。13.試分析圖5-11所示同相三態(tài)輸出的電路單元結(jié)構(gòu)圖的工作原理所謂三態(tài)輸出是指單元除了可以輸出“0”，“1”邏輯電平外，還可高阻輸出，即單元具有三種輸出狀態(tài)。同樣，三態(tài)輸出的正常邏輯信號也可分為倒相輸出和同相輸出。圖5-11是一個(gè)同相三態(tài)輸出的電路單元的結(jié)構(gòu)圖。單元電路有兩個(gè)信號端：數(shù)據(jù)端D和控制端C。當(dāng)控制端C為邏輯“1”時(shí)，與非門和或非門都處于等效倒相器狀態(tài)，它們的輸出始終相同且為數(shù)據(jù)端信號D的非量，經(jīng)M1、M2構(gòu)成的等效倒相器，傳送到壓焊塊上的信號就是數(shù)據(jù)端D的信號。而當(dāng)C為邏輯“0”時(shí)，與非門輸出為“1”，或非門輸出為“0”，PMOS管M1和NMOS管M2均處于截止?fàn)顟B(tài)，使輸出信號處于高阻態(tài)。14.說明與門陣列法相比較，標(biāo)準(zhǔn)單元法的版圖有何不同？標(biāo)準(zhǔn)單元法得到的芯片版圖與門陣列得到的芯片版圖有以下4個(gè)原則的差異：(1)標(biāo)準(zhǔn)單元法中各單元雖然高度相同，但寬度不同，而門陣列各單元全是相同的。(2)兩者雖都有布線通道，但常規(guī)門陣中的布線通道是固定的，而標(biāo)準(zhǔn)單元法中布線通道間距是可變的。(3)在門陣列法中，對應(yīng)于一種基片結(jié)構(gòu)，其I/O管腿數(shù)是固定的。設(shè)計(jì)時(shí)可利用其全部或部分I/O管腿，在部分利用時(shí)，空余的管腿不予連接。但在標(biāo)準(zhǔn)單元法中，是根據(jù)設(shè)計(jì)需要而設(shè)置I/O管腿數(shù)，因而沒有空余的I/O管腿。(4)門陣列基片已完成了連線以外的所有加工工序，完成邏輯時(shí)需要單獨(dú)設(shè)計(jì)的掩膜版只有2～4塊；但對標(biāo)準(zhǔn)單元法則不同，由于所調(diào)用的單元不同，布局的結(jié)果不同，布線結(jié)果不同，布線通道間距不同，因而需要設(shè)計(jì)所有層次的掩膜版。15.標(biāo)準(zhǔn)單元法與門陣列法相比較，有哪些優(yōu)點(diǎn)和缺點(diǎn)？標(biāo)準(zhǔn)單元法與門陣列法比較有明顯的優(yōu)點(diǎn)：(1)芯片面積的利用率比門陣列法要高。芯片中沒有無用的單元，也沒有無用的晶體管。(2)可以保證l00％的連線布通率。(3)單元可以根據(jù)設(shè)計(jì)要求臨時(shí)加以特殊設(shè)計(jì)并加入庫內(nèi)，因而可以得到較佳的電路性能。(4)可以與全定制設(shè)計(jì)法相結(jié)合。在芯片內(nèi)放入經(jīng)編譯得到的宏單元或人工設(shè)計(jì)的功能塊。標(biāo)準(zhǔn)單元法也存在缺點(diǎn)和問題：(1)原始投資大。單元庫的開發(fā)需要投入大量的人力物力；當(dāng)工藝變化時(shí)，單元的修改工作需要付出相當(dāng)大的代價(jià)。因而如何建立一個(gè)在比較長的時(shí)間內(nèi)能適應(yīng)技術(shù)發(fā)展的單元庫是一個(gè)突出問題。(2)成本較高。由于掩膜版需要全部定制，芯片的加工也要經(jīng)過全過程，因而成本較高。因此只有芯片產(chǎn)量達(dá)到某一定額(幾萬至十幾萬)，其成本才可接受。16.在進(jìn)行小批量生產(chǎn)和使用的ASIC時(shí)，在PLD、LCA(FPGA)、門陣列和標(biāo)準(zhǔn)單元IC中如何進(jìn)行選擇？首先要看哪種方法能滿足你所設(shè)計(jì)產(chǎn)品的集成度要求，其次是比較其性能指標(biāo)--工作速度、功耗和芯片面積，最后分析需要付出的代價(jià)。從工作速度角度看，標(biāo)準(zhǔn)單元IC的速度在4者中屬最快的(當(dāng)然它比不上全定制的IC)，門陣列IC速度要低些，因?yàn)樗鼉?nèi)部單元中的晶體管尺寸都相同。PLD和LCA(FPGA)都比上兩種更慢(如果采用相同的工藝技術(shù)的話)，因?yàn)樗鼈冇兄捎陔娋幊探Y(jié)構(gòu)所帶來的附加內(nèi)連延遲，特別是LCA(FPGA)，其附加延遲更加嚴(yán)重；但是隨著工藝技術(shù)的改進(jìn)，可編程IC的速度已有明顯提高。PLD的集成度目前還較低，而LCA(FPGA)的集成度已可與門陣列、標(biāo)準(zhǔn)單元IC相比。目前PLD和LCA的價(jià)格較高，因而在大量生產(chǎn)時(shí)，往往由于成本的原因，將PLD和LCA轉(zhuǎn)換成相應(yīng)的門陣列；或由于性能的要求。將其轉(zhuǎn)換成相應(yīng)的標(biāo)準(zhǔn)單元甚至再次設(shè)計(jì)成全定制電路。當(dāng)所需邏輯電路的且年使用量在1萬塊以下(集成度較高時(shí))或10萬塊以下(集成度較低時(shí))，使用FPGA為適宜。利用FPGA代替門陣列或標(biāo)準(zhǔn)單元可大大降低成本。第6章“微處理器”復(fù)習(xí)思考題1.簡述CPU和MPU的區(qū)別。計(jì)算機(jī)中的一個(gè)核心部件CPU稱為中央處理單元(CentralProcessingUnit)。過去的CPU由多個(gè)小規(guī)?；蛑幸?guī)模集成電路塊組成。隨著大規(guī)模集成電路技術(shù)的開發(fā)和成熟，CPU可以用一塊大規(guī)模集成電路來實(shí)現(xiàn)，這種置于一塊芯片(單片)上的中央處理器被稱為微處理器(microprocessor)或微處理單元MPU(microprocessingunit)。2.微處理器主要用那個(gè)指標(biāo)做為劃分標(biāo)準(zhǔn)？其內(nèi)部結(jié)構(gòu)由哪幾部分構(gòu)成？微處理器是采用LSI／VLSI／ULSI技術(shù)在一片或幾個(gè)芯片上制成的計(jì)算機(jī)中央處理單元。其主要的劃分標(biāo)準(zhǔn)為字長，有1位、4位、8位、16位、32位和64位微處理器。微處理器的內(nèi)部結(jié)構(gòu)主要包括數(shù)據(jù)通路、控制通路和總線接口。數(shù)據(jù)通路為進(jìn)行算術(shù)/邏輯運(yùn)算的運(yùn)算器，有存放操作數(shù)和中間結(jié)果的寄存器堆和移位器等。控制通路包括指令寄存器、指令譯碼器和控制電路?？偩€接口部分包括數(shù)據(jù)總線和地址總線的緩沖器等。3.微處理器本身是一臺完整的計(jì)算機(jī)嗎？微處理器本身不是一臺完整的計(jì)算機(jī)，但它是微型計(jì)算機(jī)的心臟。它的任務(wù)是完成指令所要求的運(yùn)算功能和控制功能，所以它是運(yùn)算單元和控制單元的總稱。完整的計(jì)算機(jī)還應(yīng)包括內(nèi)存儲器、外存儲器、輸入輸出設(shè)備組成。當(dāng)然微型計(jì)算機(jī)還需要有內(nèi)置電源、時(shí)鐘電路和鍵盤、顯示器及打印機(jī)等外部設(shè)備。4.微型計(jì)算機(jī)中的信息流有幾類？微型計(jì)算機(jī)中的信息流有3類，見圖4。1).指令流。圖中以粗實(shí)線表示。指令流是將存在內(nèi)存儲器中的程序指令逐條送到控制器中。2).控制流。圖中以虛線表示。控制器根據(jù)對指令分析的結(jié)果，向運(yùn)算器、內(nèi)存儲器和輸入輸出設(shè)備發(fā)出運(yùn)算命令、存取數(shù)據(jù)命令或輸入輸出命令。3).數(shù)據(jù)流。圖中以實(shí)線表示。分別表示從輸入設(shè)備中將數(shù)據(jù)讀入內(nèi)存，從內(nèi)存中將數(shù)據(jù)送到運(yùn)算器，將運(yùn)算結(jié)果送回內(nèi)存，通過輸出設(shè)備輸出結(jié)果。5.什么叫精簡指令微處理器(RISCMPU)？精簡指令微處理器(ReductionInstructionSetComputerIC，RISCMPU)有別于CISC(ComplexInstructionSetComputer)微處理器(如80386、68030等)的另一類微處理器。顧名思義，其最主要的特點(diǎn)是指令系統(tǒng)簡單，僅包括一些最常使用的指令，刪除了一些復(fù)雜指令，并且指令格式固定，大多數(shù)指令都能在一個(gè)周期內(nèi)完成。為了改善機(jī)器性能，其控制器采用隨機(jī)邏輯，不用或少用微碼。片內(nèi)有較多寄存器，從而僅有Load/Store指令可訪問內(nèi)存。采用流水線技術(shù)，可同時(shí)處理多條指令。盡管對于一個(gè)給定的算法，RISC機(jī)器必須執(zhí)行的指令數(shù)比CISC機(jī)器多20-40％，但由于RISC機(jī)的指令執(zhí)行速度比CISC機(jī)快3～6倍，因而總的執(zhí)行時(shí)間比CISC快2-5倍。采用RISC技術(shù)的CPU芯片，其晶體管數(shù)要比同等功能的CISCCPU芯片少得多。如初期的RISC芯片其晶體管數(shù)在5萬～10萬，其性能與近30萬晶體管數(shù)的CISC芯片相當(dāng)。RISCCPU芯片廣泛應(yīng)用于工作站及各種專用控制器(如激光打印機(jī))。常用的RISC芯片有SUN公司的Spare及MIPS公司的R3000等。6.微處理器的硬件結(jié)構(gòu)由幾部分構(gòu)成？微處理器由兩部分構(gòu)成。一是運(yùn)算單元，進(jìn)行算術(shù)/邏輯運(yùn)算及邏輯判斷；另一是控制單元，對指令的讀取和指令的執(zhí)行實(shí)行控制。簡單的MPU結(jié)構(gòu)框圖如圖5所示。從圖中可以看出，運(yùn)算單元包括算術(shù)邏輯單元ALU(arithmeticlogicunit)、暫時(shí)保存數(shù)據(jù)信息的通用寄存器Rn(generalregister)和保存運(yùn)算結(jié)果和指示執(zhí)行狀態(tài)的狀態(tài)寄存器SR(stateregister)?？刂茊卧ǎ孩俪绦蛴?jì)數(shù)器PC(programcounter)，它也是一種寄存器，負(fù)責(zé)存放下一條要執(zhí)行的地址；②指令寄存器IR(instructionregister)，用于存放從存儲器讀出的指令；③指令譯碼器DEC(instructiondecoder)，用來解釋指令并給各執(zhí)行部件發(fā)出相應(yīng)的命令。此外還有時(shí)鐘發(fā)生器、中斷控制電路等。有的微處理器中還包含高速緩沖存儲器(cache)，這在圖中沒有標(biāo)出。7.MPU中連接各部件的內(nèi)部總線有幾種？各起什么作用？MPU中連接各部件的公共線稱為內(nèi)部總線(internalbus)，各部件間的信息都通過內(nèi)部總線傳送。根據(jù)傳送的內(nèi)容，內(nèi)部總線可分為數(shù)據(jù)總線、地址總線和控制總線。數(shù)據(jù)總線用于傳送數(shù)據(jù)信息，數(shù)據(jù)總線的寬度與計(jì)算機(jī)的字長相同，如16位的MPU芯片，數(shù)據(jù)總線的寬度也是16位。地址總線用以傳送地址信息，地址總線的寬度反映計(jì)算機(jī)中存儲器的容量，例如MPU的地址總線寬度為20位，則可尋找的內(nèi)存單元數(shù)為220，因此就可以對高達(dá)1兆位的存儲器單元進(jìn)行尋址?？刂瓶偩€用以傳送控制信號以協(xié)調(diào)各部件間的操作。8.用哪些指標(biāo)衡量微處理器硬件的性能？衡量微處理器硬件性能的主要指標(biāo)如下：(1)字長。微處理器能直接處理的二進(jìn)制字的位數(shù)。微處理器的字長有4位、8位、16位、32位和64位。字長越長，運(yùn)算精度就越高，處理能力也越強(qiáng)。(2)時(shí)鐘頻率(或稱主頻)。微處理器的工作時(shí)鐘頻率，在很大程度上決定了微處理器的運(yùn)算速度。主頻越高，微處理器的運(yùn)算速度會越快。先進(jìn)的微處理器芯片的時(shí)鐘頻串已高達(dá)1.5GHz。(3)運(yùn)算速度。指微處理器每秒能執(zhí)行多少條指令。(4)功耗。隨著便攜式計(jì)算機(jī)(如移動型、膝上型、超輕型、掌上型)的出現(xiàn)，降低功耗的要求越來越高。譬如要求不接外加電源時(shí)利用內(nèi)置電池仍能較長時(shí)間維持工作。9.什么是全加器？它是如何工作的？算術(shù)邏輯單元ALU是進(jìn)行各種基本運(yùn)算的部件，包括加、減等算術(shù)運(yùn)算，與、或等邏輯運(yùn)算以及移位運(yùn)算，其中最主要的是加法。當(dāng)兩個(gè)輸入的二進(jìn)制數(shù)相加時(shí)，考慮到有進(jìn)位的加法器稱為全加器。二進(jìn)制全加器的真值表如表1所示。表中ai和bi是全加器第i位的輸入值，Ci-1是前一位的進(jìn)位值，Si是本位計(jì)算后的輸出值，Ci是本位的進(jìn)位值．Gi＝aibi稱為進(jìn)位產(chǎn)生信號，Pi＝ai+bi稱為進(jìn)位輸出信號。10.下圖是ALU的外部信號結(jié)構(gòu)圖。簡要說明ALU是如何工作的。ALU是數(shù)據(jù)空間的最主要的單元，可以說，它是微處理器的運(yùn)算核心，程序需要的各種主要的算術(shù)運(yùn)算和邏輯操作，都是通過它完成的。如前所述，它應(yīng)該能夠在控制代碼的控制下產(chǎn)生不同的邏輯和算術(shù)函數(shù)，以完成輸入數(shù)據(jù)的處理，實(shí)現(xiàn)多種功能。通常的邏輯操作包括：邏輯與、邏輯或、邏輯異或、取反、求補(bǔ)等，通常的算術(shù)運(yùn)算包括：加、減、比較、算術(shù)左移等。ALU內(nèi)部不需要對數(shù)據(jù)進(jìn)行寄存，它被要求對輸入的信息立即產(chǎn)生反應(yīng)，從邏輯分類的角度講，ALU是組合邏輯結(jié)構(gòu)。操作數(shù)A和操作數(shù)B提供了ALU的基本輸入數(shù)據(jù)，操作碼作為控制信息，對所需的操作進(jìn)行選擇和控制，標(biāo)志位(C、V、N、Z…)則表達(dá)了操作的屬性。操作數(shù)的位數(shù)(通常是8，16，32等)由微處理器的基本數(shù)據(jù)寬度決定，操作碼的位數(shù)由所需進(jìn)行的操作與運(yùn)算類型數(shù)決定。11.說明超前進(jìn)位加法器的工作原理。在微處理器中，ALU的速度將影響整個(gè)微處理器的處理速度，因此，在實(shí)際的ALU設(shè)計(jì)中要盡可能的提高ALU的速度，除了器件本身的速度以外，ALU的結(jié)構(gòu)設(shè)計(jì)也非常重要。在以全加器為核心的ALU中，進(jìn)位結(jié)構(gòu)的優(yōu)化是設(shè)計(jì)的一個(gè)重要內(nèi)容。在上面的結(jié)構(gòu)中，進(jìn)位是以串行的方式工作的，因此，后一級的工作必須待前級穩(wěn)定后才能有效，這將對多位ALU的速度產(chǎn)生影響。為解決這個(gè)問題，人們采用超前進(jìn)位加法器等結(jié)構(gòu)來改善進(jìn)位所產(chǎn)生的延遲。為此人們設(shè)法尋求直接傳輸進(jìn)位的方法，其中曼徹斯特(Manchester)進(jìn)位加法器就是一種采用了快速進(jìn)位鏈的加法器。由于Gi＝aibi，Pi＝ai+bi，本級進(jìn)位Ci可以改寫為Ci＝Gi十PiCi-1因此可以用Gi和Pi控制進(jìn)位信號直接由低位向高位傳輸，而不必等待各位運(yùn)算的結(jié)果。下圖是CMOS所組成的曼徹斯特進(jìn)位鏈的基本電路，其中Gi和Pi是控制信號，Φ為時(shí)鐘信號。12.說明微處理器中堆棧的工作原理。堆棧是微處理器中的另一個(gè)重要的存儲單元，它采用先進(jìn)后出的存儲和移位結(jié)構(gòu)，一位堆棧的基本結(jié)構(gòu)如圖下所示。在微處理器中，對堆棧的基本操作是壓棧操作(PUSH)和彈出操作(POP)。壓棧操作是將數(shù)據(jù)存入堆棧，并且每進(jìn)行一個(gè)數(shù)據(jù)的壓棧操作，前一次壓入的數(shù)據(jù)往堆棧內(nèi)部遞進(jìn)一位。彈出操作是將原先存入堆棧的數(shù)據(jù)取出，但每次彈出的數(shù)據(jù)是在堆棧中最靠近入口的數(shù)據(jù)，即后進(jìn)先出。從圖可以看出，堆棧是兩個(gè)簡單移位寄存器的重疊結(jié)構(gòu)，其中一個(gè)是左進(jìn)右出，另一個(gè)是右進(jìn)左出。左進(jìn)右出的移位寄存器是M1→倒相器1→M6→倒相器2→M3→倒相器3→M8→倒相器4→……。右進(jìn)左出的移位寄存器是……倒相器4→M4→倒相器3→M7→倒相器2→M2→倒相器l→M5。數(shù)據(jù)出入堆棧的過程實(shí)際上是進(jìn)行的數(shù)據(jù)的左右移位。堆棧的工作分為壓棧，保持、彈出三種情況。控制信號SHR和TRR有效時(shí)，在Φ1、Φ2的控制下進(jìn)行數(shù)據(jù)的壓棧操作。在圖所示結(jié)構(gòu)中，數(shù)據(jù)通過M1被壓入堆棧。當(dāng)TRR和TRL有效時(shí)，在