直接頻率合成理論及其在msk數(shù)字調(diào)制中的應(yīng)用

直接頻率合成理論及其在msk數(shù)字調(diào)制中的應(yīng)用

0fpga技術(shù)在民用通信系統(tǒng)中的應(yīng)用最小頻位移極限控制（msk）具有連續(xù)性相位。輸出光譜緊湊，頻率滾動(dòng)快，帶外抑制高，抗干擾性好。因此，它在軍事和民用通信領(lǐng)域得到了廣泛應(yīng)用。目前,小型化、通用化和模塊化已成為通信產(chǎn)品的發(fā)展趨勢(shì),采用FPGA以全數(shù)字化方法實(shí)現(xiàn)通信系統(tǒng)中的關(guān)鍵模塊是一種切實(shí)有效的方法。Altera公司推出的DSPBuilder工具將系統(tǒng)仿真和數(shù)字開發(fā)結(jié)合起來,大大提高了通信系統(tǒng)的開發(fā)效率。1dds相位動(dòng)態(tài)特性1971年,美國學(xué)者J.Tiency和B.Gold提出了一種以全數(shù)字技術(shù),從相位概念出發(fā)直接合成所需波形的頻率合成原理,這就是直接數(shù)字頻率合成技術(shù)。DDS基于查找表方法,將一個(gè)正弦波周期的N個(gè)均勻采樣點(diǎn)存儲(chǔ)在存儲(chǔ)器中,以均勻速率將這些采樣點(diǎn)輸送到DAC,即可得到一個(gè)頻譜純凈的單頻正弦波,如果每隔K個(gè)采樣點(diǎn)輸出一個(gè)數(shù)據(jù),則會(huì)得到K倍頻的正弦波。但是,系統(tǒng)會(huì)存在一個(gè)上限頻率,這取決于N的選擇和系統(tǒng)的采樣頻率。設(shè)一個(gè)單頻正弦波為:s(t)=sin(2πf0t)(1)對(duì)其以采樣頻率fs進(jìn)行采樣,得到:s(n)=sin(2πf0nTs)(2)同時(shí)定義正弦信號(hào)的相位增量為:Δφ=2πf0Τs=2πf0fsΔφ=2πf0Ts=2πf0fs(3)相位增量描述了相鄰兩個(gè)采樣點(diǎn)之間的相位變化,DDS技術(shù)通過控制這個(gè)增量的大小來改變輸出頻率。通常將一個(gè)周期的正弦波均勻分為N份,取N為2的M次整數(shù)冪。則每一份相位的大小是:δ=2π/N(4)這就是最小的相位增量,按此增量均勻輸出每個(gè)采樣點(diǎn),就可以得到最低的合成頻率。如果每隔K個(gè)點(diǎn)輸出一個(gè)采樣值,則相位增量就是Kδ,合成的頻率為:f=Κδ2πΤs=ΚΝfsf=Kδ2πTs=KNfs(5)根據(jù)采樣定理,K的最高取值理論上應(yīng)該小于等于N的一半。如果想輸出更高的合成頻率,只有增加一個(gè)周期內(nèi)的采樣點(diǎn)數(shù)N,也就是增加采樣頻率。于是得到DDS的一般實(shí)現(xiàn)方法,如圖1所示。增量控制也叫頻率控制字,它用來改變相位增量的大小。相位累加器由一個(gè)M位加法器和一個(gè)M位移位寄存器組成。加法器的一個(gè)輸入端和寄存器輸出相連,一個(gè)輸入端和頻率控制字輸入相連。相位累加器的輸出對(duì)相位-幅度轉(zhuǎn)換器中的查找表尋址,輸出相應(yīng)的采樣點(diǎn),經(jīng)過DAC就可以得到所需要的正弦信號(hào)。DDS具有極高的頻率穩(wěn)定度和極低的相位噪聲,輸出頻率范圍很寬,輸出變化是一個(gè)平穩(wěn)的過程,其相位變化是連續(xù)的,易于集成易于調(diào)整。已廣泛應(yīng)用于通訊、導(dǎo)航、雷達(dá)、遙測和工業(yè)等各領(lǐng)域。2基于dds的msk調(diào)制器MSK(最小頻移鍵控)調(diào)制是一種二進(jìn)制連續(xù)相位的恒包絡(luò)相位調(diào)制,其功率譜密度隨頻率的4次方冪下降,而不是像FSK那樣呈2次方冪下降。因此其已調(diào)波信號(hào)的功率譜緊湊,帶外干擾小,特別適合在非線性信道中傳輸。MSK是連續(xù)相位調(diào)制(CPFSK)的一種,CPFSK的表達(dá)式為:S(t)=Acos(ωct+πΤbukht+φk)S(t)=Acos(ωct+πTbukht+φk)(6)式中,uk為輸入二進(jìn)制信息;φk為保持相位連續(xù)的相位常數(shù),它和過去的調(diào)制過程有關(guān),其取值為0或者±π;h為調(diào)制指數(shù),其表達(dá)式為:h=(f2-f1)Tb=2ΔfTb(7)當(dāng)h取0.5時(shí),此時(shí)的CPFSK信號(hào)就成為MSK。于是得到MSK已調(diào)波的表達(dá)式為:S(t)=Acos(ωct+π2Τbukt+φk)S(t)=Acos(ωct+π2Tbukt+φk)(8)可以證明,MSK信號(hào)的兩個(gè)符號(hào)的相關(guān)系數(shù)為0,即MSK是一種正交調(diào)制。經(jīng)過以上分析,可以得到生成MSK信號(hào)的3個(gè)必備條件:①當(dāng)輸入為1時(shí),輸出已調(diào)波頻率為f1,當(dāng)輸入為-1時(shí),輸出已調(diào)波頻率為f0;②碼元轉(zhuǎn)換時(shí)刻相位連續(xù);③輸出頻率和碼元速率滿足以下關(guān)系:f1=m2Τb,f2=m+12Τb,f2-f1=12Τbf1=m2Tb,f2=m+12Tb,f2?f1=12Tb(9)MSK信號(hào)可以通過BPSK調(diào)相加串行濾波產(chǎn)生,也可以基于同相、正交兩路信號(hào)以并行方式產(chǎn)生?；贒DS的MSK調(diào)制器充分利用了DDS的優(yōu)點(diǎn),簡化了系統(tǒng)的設(shè)計(jì),性能上卻沒有太大損失?；贒DS的MSK調(diào)制器,首先根據(jù)碼元速率和已調(diào)波符號(hào)頻率之間的關(guān)系得到傳號(hào)頻率、空號(hào)頻率和載波的取值。然后,根據(jù)采樣頻率大小和先前得到的頻率值,并采用式(10)計(jì)算頻率控制字的取值。f=Κδ2πΤs=ΚΝfs(10)最后,由輸入碼元控制二選一選擇器,當(dāng)碼元為1時(shí)選擇頻率控制字A,當(dāng)碼元為-1時(shí)選擇頻率控制字B,在輸出端就得到了相應(yīng)的MSK已調(diào)波。解調(diào)可采用正交相干解調(diào),也可采用差分解調(diào)。其中,差分解調(diào)不需要恢復(fù)載波,易于實(shí)現(xiàn),是一種簡單易行的解調(diào)方法。設(shè)接收信號(hào)為S(t),將其延時(shí)一個(gè)碼元時(shí)間后再相乘,然后通過后續(xù)的低通濾波器濾除二倍頻分量,得到:12A2cos(2πfcΤb+π2uk)(11)對(duì)式(11)進(jìn)行抽樣判決,就可以得到解調(diào)信號(hào)輸出。完整的調(diào)制解調(diào)原理如圖2所示。3基于sim選型的設(shè)計(jì)仿真DSPBuilder是Altera公司推出的一個(gè)數(shù)字信號(hào)處理開發(fā)工具,它在QuartusIIFPGA設(shè)計(jì)環(huán)境中集成了Matlab和Simulink開發(fā)環(huán)境,允許設(shè)計(jì)者在Matlab中完成算法設(shè)計(jì),在Similink中完成系統(tǒng)仿真,然后通過Altera提供的SignalCompiler編譯器編譯生成可以在QuartusII中使用的VHDL文件和TCL腳本,用于仿真,綜合和硬件實(shí)現(xiàn)。采用DSPBuilder進(jìn)行DSP設(shè)計(jì)的流程如圖3所示。設(shè)計(jì)者也可以利用DSPBuilder進(jìn)行寄存器傳輸級(jí)(RTL)設(shè)計(jì),并自動(dòng)生成可以在QuartusII中仿真分析的測試文件。所有的這些文件均是針對(duì)Altera系列器件優(yōu)化過的。DSPBuilder允許系統(tǒng)、算法和硬件設(shè)計(jì)共享一個(gè)通用的開發(fā)平臺(tái)。Altera為設(shè)計(jì)者提供了豐富多樣的IP資源,結(jié)合Simulink強(qiáng)大的仿真環(huán)境,可以使設(shè)計(jì)者在很短的時(shí)間內(nèi)快速的完成數(shù)字系統(tǒng)的設(shè)計(jì)。SignalCompiler是Altera提供的功能強(qiáng)大的編譯工具,它能夠?qū)imulink設(shè)計(jì)文件轉(zhuǎn)換為相同功能的VHDL設(shè)計(jì)文件,同時(shí)生成QuartusII工程文件以進(jìn)行后續(xù)的設(shè)計(jì)工作。設(shè)計(jì)者可以選擇在Simulink中采用Altera提供的集成編譯環(huán)境自動(dòng)完成后續(xù)的綜合,時(shí)序分析及生成網(wǎng)表文件等操作,也可以在Simulink之外采用第三方EDA軟件,如Synplify、LeonardoSpectrum等手動(dòng)完成。最后,生成可以下載到FPGA中的*.pof編程文件,進(jìn)行板級(jí)調(diào)試。下面用一個(gè)具體的例子來說明如何利用DSPBuilder來設(shè)計(jì)基于DDS的MSK調(diào)制解調(diào)器,并采用差分解調(diào)方式解調(diào)。設(shè)基帶碼元速率為1kHz,首先根據(jù)MSK各頻率之間的關(guān)系確定載波頻率的大小。這里取m=4,根據(jù)式(9),得到f1=2000Hz,f2=2500Hz,載波頻率fc=2250Hz。設(shè)系統(tǒng)的采樣頻率為32kHz,即對(duì)每個(gè)碼元采樣32個(gè)點(diǎn),取N=4096,根據(jù)式(5),得到當(dāng)輸出頻率為f0時(shí)的頻率控制字為256,當(dāng)輸出頻率為f1時(shí)的頻率控制字為320。按照?qǐng)D2所示的調(diào)制器結(jié)構(gòu)在Simulink中完成仿真系統(tǒng)的搭建,通過仿真后對(duì)模塊進(jìn)行編譯,這里選擇了在Simulink中自動(dòng)完成后續(xù)的綜合,時(shí)序分析等操作。最后,將設(shè)計(jì)結(jié)果下載到FPGA芯片中,進(jìn)行板級(jí)調(diào)試,完成全部設(shè)計(jì)。解調(diào)器的設(shè)計(jì)也可以參照上述步驟完成,不過需要指出的是,在設(shè)計(jì)解調(diào)系統(tǒng)的時(shí)候,需要注意以下2個(gè)問題:①為了實(shí)現(xiàn)對(duì)已調(diào)波一個(gè)碼元的延時(shí),這里使用了DSPBuilder的Delay模型,延時(shí)深度和采樣速率有關(guān)。由于本系統(tǒng)每個(gè)碼元采樣32個(gè)點(diǎn),因此設(shè)置延時(shí)深度為32,即可完成對(duì)已調(diào)波一個(gè)碼元的延時(shí);②濾波后需要對(duì)結(jié)果進(jìn)一步延時(shí)以使取樣判決脈沖對(duì)準(zhǔn)碼元的中間時(shí)刻,通過系統(tǒng)仿真發(fā)現(xiàn),這個(gè)延時(shí)量等于前置低通濾波器的階數(shù)的一半,本系統(tǒng)中濾波器的階數(shù)為32,因此設(shè)Delay模塊的延時(shí)深度為16,即可把取樣時(shí)鐘對(duì)準(zhǔn)在碼元中間時(shí)刻。調(diào)制器和解調(diào)器可以下載到同一片F(xiàn)PGA芯片中。最后,實(shí)驗(yàn)發(fā)現(xiàn)該方法可以正確的完成信號(hào)的調(diào)制和解調(diào),且和原始信息相比,解調(diào)恢復(fù)出的數(shù)據(jù)有兩個(gè)碼元的延時(shí)。在信號(hào)功率為1mW時(shí),將調(diào)制信號(hào)通過RSN=-70dB的加AWGN信道,測得其誤碼率為5×10e-4,可以滿足實(shí)際應(yīng)用的需求。4ad9854DDS技術(shù)是基于數(shù)字波形合成技術(shù)的一種高精度頻率合成技術(shù)。理論上,只要采樣頻率足夠高,存儲(chǔ)容量足夠大,任何一種波形都可以采用數(shù)字波形合成的方法來產(chǎn)生。它也是基于軟件無線電的通信系統(tǒng)中的重要技術(shù)之一,廣泛地用于產(chǎn)生各種基帶數(shù)字調(diào)