計算機組成原理：主存儲器與CPU的連接、高速存儲器

1第3章存儲體系3.1存儲體系概述3.2主存儲器3.3主存儲器與CPU的連接3.4高速存儲器3.5高速緩沖存儲器Cache3.6虛擬存儲器3.7外存儲器3.8存儲保護作業(yè)23.3主存儲器與CPU的連接一、背景知識——存儲芯片簡介二、存儲器容量擴展的三種方法三、主存儲器與CPU的連接3一、背景知識——存儲芯片簡介存儲芯片的引腳封裝41、位擴展從字長方向擴展2、字擴展從字數方向擴展3、字位擴展從字長和字數方向擴展二、存儲器容量擴展的三種方法51、位擴展要求：用1K×4位的SRAM芯片

1K×8位的SRAM存儲器

61、位擴展容量=210×8位舉例驗證:

讀地址為0的存儲單元的內容71、位擴展要點：（1）芯片的地址線A、讀寫控制信號WE#、片選信號CS#分別連在一起；（2）芯片的數據線D分別對應于所搭建的存儲器的高若干位和低若干位。82、字擴展要求：

用1K×８位的SRAM芯片

2K×8位的SRAM存儲器

92、字擴展分析地址：A10用于選擇芯片A9~A0用于選擇芯片內的某一存儲單元102、字擴展容量=211×8位舉例驗證:讀地址為0的存儲單元的內容讀地址為10…0的存儲單元的內容112、字擴展要點：（1）芯片的數據線D、讀寫控制信號WE#分別連在一起;（2）存儲器地址線A的低若干位連接各芯片的地址線;（3）存儲器地址線A的高若干位作用于各芯片的片選信號CS#。123、字位擴展需擴展的存儲器容量為M×

N位,已有芯片的容量為L×

K位(L<M,K<N)用M/L組芯片進行字擴展;每組內有N/K個芯片進行位擴展。131、根據CPU芯片提供的地址線數目，確定CPU訪存的地址范圍，并寫出相應的二進制地址碼；2、根據地址范圍的容量，確定各種類型存儲器芯片的數目和擴展方法；3、分配CPU地址線。CPU地址線的低位（數量＝存儲芯片的地址線數量）直接連接存儲芯片的地址線；CPU高位地址線皆參與形成存儲芯片的片選信號；4、連接數據線、R/W#等其他信號線，MREQ#信號一般可用作地址譯碼器的使能信號。需要說明的是，主存的擴展及與CPU連接在做法上并不唯一，應該具體問題具體分析三、主存儲器與CPU的連接14例3－1例3-1：設CPU有16根地址線，8根數據線，并用MREQ#作訪存控制信號（低電平有效），用R/W#作讀/寫控制信號（高電平為讀，低電平為寫）。現有下列存儲芯片：1K*4位SRAM；4K*8位SRAM；8K*8位SRAM；2K*8位ROM；4K*8位ROM；8K*8位ROM；及3：8譯碼器和各種門電路。要求：主存的地址空間滿足下述條件：最小8K地址為系統(tǒng)程序區(qū)（ROM區(qū)），與其相鄰的16K地址為用戶程序區(qū)（RAM區(qū)），最大4K地址空間為系統(tǒng)程序區(qū)（ROM區(qū)）。請畫出存儲芯片的片選邏輯，存儲芯片的種類、片數畫出CPU與存儲器的連接圖。15解：首先根據題目的地址范圍寫出相應的二進制地址碼。16解題第二步：選擇芯片最小8K系統(tǒng)程序區(qū)←8K*8位ROM，1片16K用戶程序區(qū)←8K*8位SRAM，2片；4K系統(tǒng)程序工作區(qū)←4K*8位SRAM，1片。第三步，分配CPU地址線。CPU的低13位地址線A12~A0與1片8K*8位ROM和兩片8K*8位SRAM芯片提供的地址線相連；將CPU的低12位地址線A11~A0與1片4K*8位SRAM芯片提供的地址線相連。第四步，譯碼產生片選信號。1718例3－2例3-2：設有若干片256K×8位的SRAM芯片，問如何構成2048K×32位的存儲器？需要多少片RAM芯片？該存儲器需要多少根地址線？畫出該存儲器與CPU連接的結構圖，設CPU的接口信號有地址信號、數據信號、控制信號MREQ#和R/W#。解：采用字位擴展的方法。SRAM芯片個數：2048K/256K×32/8=32片每4片一組進行位擴展，共8組芯片進行字擴展片選：該存儲器需要21條地址線A20～A0，其中高3位用于芯片選擇接到74LS138芯片的CBA，低18位接到存儲器芯片地址。MREQ#：作為譯碼器的使能信號。19203.4高速存儲器解決問題：彌補CPU與主存速度上的差異。從存儲器角度，解決問題的有效途徑：主存采用更高速的技術來縮短存儲器的讀出時間，或加長存儲器的字長；采用并行操作的多端口存儲器；在CPU和主存之間加入一個高速緩沖存儲器（Cache），以縮短讀出時間；在每個存儲器周期中存取幾個字（多體交叉存儲）。213.4高速存儲器一、雙端口存儲器二、多體交叉存儲器三、相聯(lián)存儲器22特點：同一個存儲器具有兩組相互獨立的讀寫控制線路，允許兩個獨立的CPU或控制器同時異步地訪問存儲單元，是一種高速工作的存儲器。其最大的特點是存儲數據共享。結構特點：具有左右兩個端口，每一個端口都有自己的片選控制信號和輸出使能控制信號。訪問沖突：當左端口和右端口的地址不相同時，在兩個端口上同時進行讀寫操作，不會發(fā)生沖突。若左、右端口同時訪問相同的存儲單元，則會發(fā)生讀寫沖突。解決方法：判斷邏輯決定對哪個端口優(yōu)先進行讀寫操作，而暫時關閉另一個被延遲的端口，即置其忙信號BUSY#=0。一、雙端口存儲器232K×16位雙端口存儲器IDT7133的邏輯框圖24二、多體交叉存儲器

特點：通過改進主存的組織方式，在不改變存儲器存取周期的情況下，提高存儲器的帶寬。結構特點：多體交叉存儲器由M個的存儲體（或稱存儲模塊）組成，每個存儲體有相同的容量和存取速度，又有各自獨立的地址寄存器、地址譯碼器、讀寫電路和驅動電路。編址方法：交叉編址，即任何兩個相鄰地址的物理單元不屬于同一個存儲體，一般在相鄰的存儲體中；同一個存儲體內的地址都是不連續(xù)的。25順序編址

26交叉編址2728訪問：CPU同時送出的M個地址，只要他們分屬于M個存儲體，訪問就不會沖突；由存儲器控制部件控制它們分時使用數據總線進行信息傳遞。適合采用流水線方式并行存取，雖然每個存儲體的存儲周期沒變，但是當CPU連續(xù)訪問一個字塊時，