汽車電工電子基礎(chǔ)-項(xiàng)目六

汽車電工電子根底工程六數(shù)字電路分析與應(yīng)用學(xué)習(xí)目標(biāo)1.理解數(shù)字電路的概念及其特點(diǎn)，掌握十進(jìn)制與二進(jìn)制間的相互轉(zhuǎn)換；2.掌握門電路的符號、邏輯表達(dá)式及邏輯功能；3.掌握幾種根底觸發(fā)器的符號及邏輯功能；4.了解計(jì)數(shù)器與存放器的工作原理；5.掌握555定時(shí)器的工作原理，理解其應(yīng)用；6.了解數(shù)字電路在汽車中的應(yīng)用。

任務(wù)1數(shù)字電路的認(rèn)識

一、數(shù)字電路的認(rèn)識電子電路包括模擬電路和數(shù)字電路。1、模擬電路模擬電路是處理模擬信號的電路；模擬信號：隨著時(shí)間連續(xù)變化的信號。模擬信號模擬信號2、數(shù)字電路數(shù)字電路是處理數(shù)字信號的電路；數(shù)字信號：不隨著時(shí)間連續(xù)變化的信號。數(shù)字信號數(shù)字信號通常用邏輯0和1表示。正邏輯：“0〞—低電平，“1〞—高電平；負(fù)邏輯：“1〞—低電平，“0〞—高電平。3、數(shù)字電路的特點(diǎn)①根本電路簡單，易于實(shí)現(xiàn)。②抗干擾能力強(qiáng)，工作可靠。③數(shù)字信號便于長期存儲。④更適合傳輸和處理。二、數(shù)制和碼制1、數(shù)制(1)十進(jìn)制基數(shù)：10數(shù)碼：0—9進(jìn)位原那么：逢十進(jìn)一，即：9＋1＝10。十進(jìn)制的展開：式中，102

、101

、100

為十進(jìn)制的權(quán)，而小數(shù)點(diǎn)以右數(shù)碼的權(quán)值是10的負(fù)冪。

(2)二進(jìn)制基數(shù)：2數(shù)碼：0—1進(jìn)位原那么：逢二進(jìn)一，即：1＋1＝10。二進(jìn)制的展開：式中，23、22

、21

、20

為二進(jìn)制的權(quán)。(3)二進(jìn)制與十進(jìn)制間的轉(zhuǎn)換①二進(jìn)制轉(zhuǎn)換為十進(jìn)制方法：將二進(jìn)制按權(quán)展開相加如：〔注：下標(biāo)D表示十進(jìn)制，下標(biāo)B表示二進(jìn)制〕②十進(jìn)制轉(zhuǎn)換為二進(jìn)制方法：除數(shù)取余法如：將十進(jìn)制的13轉(zhuǎn)換成二進(jìn)制所以，2、碼制代碼：表示事物時(shí)不再有數(shù)量的大小，只是不同事物的代號。如身份證號、學(xué)號。碼制：在編制代碼時(shí)要遵循的規(guī)那么。8421BCD碼是常用的一種BCD碼。它由4位二進(jìn)制數(shù)0000到1001組成，依次代表十進(jìn)制的1到9。

8421BCD碼與十進(jìn)制數(shù)的對應(yīng)關(guān)系表

十進(jìn)制數(shù)8421碼位權(quán)8位權(quán)4位權(quán)2位權(quán)101234567890000000011000011110000110011000101010101如上表所示，碼中4位二進(jìn)制數(shù)從左到右依次代表位權(quán)8，位權(quán)4，位權(quán)2，位權(quán)1，因此稱為8421BCD碼。其和十進(jìn)制之間的轉(zhuǎn)換過程如下：

任務(wù)2門電路的認(rèn)識和驗(yàn)證

數(shù)字電路的輸出信號和輸入信號之間是具有一定因果關(guān)系的，這種信號間的因果關(guān)系稱為邏輯關(guān)系，因此數(shù)字電路又稱為邏輯電路。邏輯電路的根本單元有兩個(gè)：門電路和觸發(fā)器。邏輯電路中實(shí)現(xiàn)最根本邏輯關(guān)系的電路稱為邏輯門電路，簡稱為門電路。最根本的門電路有與門、或門、非門、與非門和或非門。1、與門與門是指能夠?qū)崿F(xiàn)與運(yùn)算的電路。只有決定事物結(jié)果的全部條件同時(shí)具備時(shí)，結(jié)果才發(fā)生，這種因果關(guān)系叫邏輯與，或者叫邏輯相乘。邏輯符號：&ABY邏輯表達(dá)式：

Y=AB=AB設(shè)0表示開關(guān)斷開以及燈不亮；1表示開關(guān)閉合以及燈亮，那么當(dāng)開關(guān)A與B均閉合時(shí)，燈Y才亮

a)與邏輯關(guān)系b)與邏輯真值表邏輯關(guān)系是“全1出1，有0出0〞。2、或門或門是指能夠?qū)崿F(xiàn)或運(yùn)算的電路。在決定事物結(jié)果的諸條件中只要有任何一個(gè)滿足，結(jié)果就會發(fā)生。這種因果關(guān)系叫邏輯或，或者叫邏輯相加

邏輯符號：≥1ABY邏輯表達(dá)式：

Y=A+B開關(guān)A與B只要有一個(gè)閉合，燈Y就亮

a)或邏輯關(guān)系b)或邏輯真值表邏輯關(guān)系是“全1出1，全0出0〞。3、非門非門是指能夠?qū)崿F(xiàn)或運(yùn)算的電路。只要條件具備了，結(jié)果便不會發(fā)生；而條件不具備時(shí)，結(jié)果一定發(fā)生。這種邏輯關(guān)系叫做邏輯非，也叫做邏輯求反邏輯符號：1AY邏輯表達(dá)式：Y=A

當(dāng)開關(guān)A閉合，燈不亮;當(dāng)開關(guān)A斷開，燈亮

a)非邏輯關(guān)系b)非邏輯真值表邏輯關(guān)系是“是1出0，是0出1〞。4、與非門

邏輯符號：

復(fù)合邏輯門與非門由與門和非門組成。

&ABY’Y1BY&A邏輯表達(dá)式：

Y=AB=AB邏輯關(guān)系是“全1出0，有0出1〞。ABY“與非”門真值表0010111011104、或非門

邏輯符號：

復(fù)合邏輯門或非門由或門和非門組成。

邏輯關(guān)系是“有1出0，全0出1〞?！?ABY’Y1BY≥1A邏輯表達(dá)式：

Y=A+BABY“或非”門真值表001010100110任務(wù)三

觸發(fā)器的認(rèn)識和驗(yàn)證

在各種復(fù)雜的數(shù)字電路中，不僅需要對二值信號進(jìn)行算數(shù)運(yùn)算和邏輯運(yùn)算，還經(jīng)常需要將這些信號和計(jì)算結(jié)果保存起來，供人們直接讀取或應(yīng)用。為此，需要使用有記憶功能的根本邏輯單元。通常將能夠存儲1位二值信號〔即0或者1〕的根本單元電路統(tǒng)稱為觸發(fā)器。觸發(fā)器是時(shí)序邏輯電路中最根本的電路器件，它是由門電路合理連接而成的，它與組合邏輯電路不同之處為：具有“記憶〞功能。一、觸發(fā)器的根本認(rèn)識1、觸發(fā)器的特點(diǎn)具有兩個(gè)穩(wěn)定存在的狀態(tài)，用來表示邏輯狀態(tài)的0和1，或二進(jìn)制數(shù)0和1。觸發(fā)器有兩個(gè)輸出端，分別用和表示。正常情況下，和總是互補(bǔ)的。在觸發(fā)信號的作用下，根據(jù)不同輸入信號可以把觸發(fā)器的輸出〔Q〕置成0或1狀態(tài)，即在一定條件下輸出狀態(tài)是可以改變的。輸入信號消失后，觸發(fā)器能把對它的影響保存下來，即具有“記憶〞功能。

2、觸發(fā)器現(xiàn)態(tài)、次態(tài)和時(shí)序的概念

現(xiàn)態(tài)－－觸發(fā)信號輸入前，觸發(fā)器所處的狀態(tài)，用

表示。

次態(tài)－－觸發(fā)信號輸入后，觸發(fā)器獲得的新狀態(tài)，用

表示。

時(shí)序－－在輸入信號作用下，觸發(fā)器狀態(tài)更新和演化過程的時(shí)間序列。

按照電路的結(jié)構(gòu)分類：可以分為SR觸發(fā)器、同步觸發(fā)器〔也稱為時(shí)鐘控制觸發(fā)器〕、主從觸發(fā)器、維持阻塞觸發(fā)器和邊沿觸發(fā)器。按照觸發(fā)方式分類：可以分為電平觸發(fā)、脈沖觸發(fā)和邊沿觸發(fā)3種。按照邏輯功能分類：可以分為SR觸發(fā)器、JK觸發(fā)器、D觸發(fā)器、T觸發(fā)器和觸發(fā)器5種。二、觸發(fā)器的分類1、RS觸發(fā)器〔1〕根本RS觸發(fā)器①電路結(jié)構(gòu)和符號②功能分析A.當(dāng)時(shí)，由與非門的邏輯功能可知輸入低電平，輸出,反響到的輸入端，使的輸入均為高電平，，觸發(fā)器為1態(tài)。輸入端稱為直接置1端，也稱直接置位端，低電平有效。B.當(dāng)時(shí)，同理可得、，觸發(fā)器為0態(tài)。輸入端稱為直接置0端，也稱直接復(fù)位端，低電平有效。C.當(dāng)時(shí)，觸發(fā)器狀態(tài)維持不變。設(shè)原來觸發(fā)器的狀態(tài)為、，端的低電平加到的輸入端，使維持在1態(tài)；該信號反響到的輸入端，那么的輸入均為高電平，使維持在0態(tài)。如原來觸發(fā)器的狀態(tài)為、，觸發(fā)器仍保持原來的狀態(tài)，這種保持原來狀態(tài)的功能就稱為記憶功能。D.當(dāng)時(shí)，觸發(fā)器的兩個(gè)輸出端都為高電平，即，這違反了和狀態(tài)必須相反的原那么。而且，當(dāng)?shù)牡碗娖酵瑫r(shí)撤銷時(shí)，由于兩個(gè)與非門的平均延遲時(shí)間并不知道，觸發(fā)器恢復(fù)為0態(tài)還是1態(tài)無法判定，因此在應(yīng)用時(shí)，嚴(yán)格禁止在端同時(shí)加低電平信號。輸

入輸出邏輯功能

QnQn+10101置111000置011100保持11000未定義禁用1根本RS觸發(fā)器真值表

表中，Qn

為現(xiàn)態(tài)；Qn+1

為次態(tài)。因?yàn)榇螒B(tài)Qn+1的狀態(tài)不僅和觸發(fā)信號相關(guān)，還和現(xiàn)態(tài)Qn相關(guān)，所以Qn也是真值表中的一個(gè)輸入變量。根本RS觸發(fā)器的邏輯功能除了可用真值表表示，還能用特性方程表示，特性方程是指次態(tài)Qn+1的邏輯式，表述如下：式中，稱為約束方程?！?〕同步RS觸發(fā)器因?yàn)闆]有時(shí)鐘控制端，因此多個(gè)根本觸發(fā)器工作時(shí)，很難做到協(xié)調(diào)一致。為此，在根本RS觸發(fā)器的根底上增加了控制電路和控制信號，當(dāng)控制信號到來時(shí)，觸發(fā)器的狀態(tài)發(fā)生翻轉(zhuǎn)，具有這種特征的觸發(fā)器稱為同步觸發(fā)器或時(shí)鐘觸發(fā)器。①電路結(jié)構(gòu)和符號②功能分析當(dāng)CP=0時(shí)，的輸入為1，觸發(fā)器的狀態(tài)保持不變；當(dāng)CP=1時(shí)，的輸入分別為，其功能和根本RS觸發(fā)器一致，真值表如下：CP=1邏輯功能

QnQn+11001置110100置010000保持11110未定義禁用1同步RS觸發(fā)器真值表特性方程：2、邊沿JK觸發(fā)器邊沿JK觸發(fā)器的觸發(fā)方式有兩種：〔1〕上升沿觸發(fā)特點(diǎn)—觸發(fā)脈沖CP上升沿到來，觸發(fā)器的輸出隨輸入變化?！?〕下降沿觸發(fā)特點(diǎn)—觸發(fā)脈沖CP下升沿到來，觸發(fā)器的輸出隨輸入變化。①電路結(jié)構(gòu)和符號②功能分析JK觸發(fā)器的特性方程：

當(dāng)CP下降沿到來時(shí)：A.假設(shè)J=K=0，那么Qn+1=Qn，觸發(fā)器保持狀態(tài)不變。B.假設(shè)J=0、K=1，那么Qn+1=0，觸發(fā)器置0，K端叫置0端。C.假設(shè)J=1、K=0，那么Qn+1=1，觸發(fā)器置1，J端叫置1端。D.假設(shè)J=K=1，那么Qn+1=Qn，觸發(fā)器翻轉(zhuǎn)。

邊沿JK觸發(fā)器真值表例下降沿觸發(fā)的JK觸發(fā)器的CP和J、K波形，畫出輸出端Q的波形。設(shè)Q的初始狀態(tài)為“0〞。解：先找出CP的下降沿，再根據(jù)輸入信號J、K的值便可得到輸出Q的波形，如以下圖所示。

①引線端子排列與邏輯符號邊沿D觸發(fā)器也有上升沿觸發(fā)型和下降沿觸發(fā)性兩種，其中上升沿觸發(fā)型用的最多，以下圖為雙上升沿觸發(fā)器74LS74的引線端子排列圖及邏輯符號。在芯片內(nèi)有兩個(gè)相同的D觸發(fā)器，每個(gè)都有數(shù)據(jù)輸入端D，時(shí)鐘觸發(fā)端CP、預(yù)置數(shù)據(jù)端SD、RD及互補(bǔ)輸出Q、Q。觸發(fā)器的符號如b)所示。3、邊沿D觸發(fā)器②功能分析D觸發(fā)器的特性方程：

當(dāng)CP上升沿到來時(shí)：A.假設(shè)D=0，那么，觸發(fā)器置0。B.假設(shè)D=1，那么，觸發(fā)器置1。所以，D觸發(fā)器有置0和置1兩種功能，由此可得真值表。邊沿D觸發(fā)器真值表例上升沿觸發(fā)的D觸發(fā)器的CP脈沖和D波形，畫出輸出端Q的波形。設(shè)Q的初始狀態(tài)為“0〞。解：4、T觸發(fā)器T’觸發(fā)器〔1〕T觸發(fā)器T觸發(fā)器是指在時(shí)鐘脈沖CP有效沿作用下，具有保持和翻轉(zhuǎn)功能的觸發(fā)器。T觸發(fā)器無單獨(dú)的產(chǎn)品，一般用JK觸發(fā)器或D觸發(fā)器組成，如下圖。

a〕JK觸發(fā)器構(gòu)成的T觸發(fā)器b〕D觸發(fā)器構(gòu)成的T觸發(fā)器T觸發(fā)器的特性方程：T觸發(fā)器具有保持和翻轉(zhuǎn)功能，其真值表如下：〔2〕T’觸發(fā)器T’觸發(fā)器是指在時(shí)鐘脈沖CP有效沿作用下，只有翻轉(zhuǎn)功能的觸發(fā)器。T’觸發(fā)器也無單獨(dú)的產(chǎn)品，一般用JK觸發(fā)器或D觸發(fā)器組成，如下圖。

a〕JK觸發(fā)器構(gòu)成的T’觸發(fā)器b〕D觸發(fā)器構(gòu)成的T’觸發(fā)器T’觸發(fā)器的特性方程：T’觸發(fā)器在每次CP有效沿到來時(shí)都進(jìn)行一次翻轉(zhuǎn)，其真值表如下：

觸發(fā)器的應(yīng)用非常廣泛。比方計(jì)數(shù)器、存放器，都是由觸發(fā)器構(gòu)成；再比方單脈沖發(fā)生器、頻率變換電路以及搶答器。下面以搶答器為例，介紹觸發(fā)器的應(yīng)用。三、觸發(fā)器的應(yīng)用上圖為4人用智力搶答器。該電路主要由四D觸發(fā)器、與非門、開關(guān)、電阻和發(fā)光二極管等元器件組成。其中K1，K2，K3，K4為搶答人按鈕，S為主持人按鈕。74LS175為四D觸發(fā)器，其內(nèi)部有四個(gè)獨(dú)立的D觸發(fā)器，輸入端分別為D1,D2,D3,D4,輸出分別是Q1,Q1,Q2,Q2,Q3,Q3,Q4,Q4,。四個(gè)D觸發(fā)器具有共同的時(shí)鐘端和異步清零端〔RD〕。顯示局部由發(fā)光二極管實(shí)現(xiàn)。當(dāng)無人搶答時(shí)，K1，K2，K3，K4均為低電平，所以四個(gè)輸入信號D1,D2,D3,D4,也均為低電平，在連續(xù)時(shí)鐘脈沖的作用下，74LS175的輸出端Q1,Q2,Q3,Q4均為低電平，發(fā)光二極管不亮。假設(shè)K1被按下，D1變?yōu)楦唠娖?，在時(shí)鐘脈沖的作用下Q1立即變?yōu)楦唠娖?，對?yīng)的二極管發(fā)光。同時(shí)，Q1=0，使與非門1的輸出為1，再經(jīng)過與非門2后，反相，輸出變?yōu)?，而3的輸出恒等于41，此時(shí)74LS175的輸出不再發(fā)生變化，其余搶答者的按鈕也不再起作用，從而1號選手獲得搶答權(quán)。假設(shè)要清零，那么由主持人按S按鈕，為下一次搶答做準(zhǔn)備。任務(wù)四計(jì)數(shù)器與存放器的應(yīng)用

計(jì)數(shù)器是實(shí)現(xiàn)計(jì)數(shù)功能的時(shí)序部件，它不僅可用來記脈沖數(shù)，而且也常用作數(shù)字系統(tǒng)的定時(shí)、分頻和執(zhí)行數(shù)字運(yùn)算以及其他特定的邏輯功能。

計(jì)數(shù)器的種類很多，按觸發(fā)器的翻轉(zhuǎn)是否同時(shí)進(jìn)行，可分為同步計(jì)數(shù)器和異步計(jì)數(shù)器。其中同步計(jì)數(shù)器是指在時(shí)鐘信號有效沿到來時(shí)各個(gè)觸發(fā)器的翻轉(zhuǎn)是同時(shí)進(jìn)行的，而異步計(jì)數(shù)器是指在時(shí)鐘信號有效沿到來時(shí)，各觸發(fā)器的翻轉(zhuǎn)有先有后，是異步的；按計(jì)數(shù)的進(jìn)制分有二進(jìn)制計(jì)數(shù)器、十進(jìn)制計(jì)數(shù)器和任意進(jìn)制計(jì)數(shù)器；按計(jì)數(shù)時(shí)數(shù)字的增減分類，有加法、減法和可逆計(jì)數(shù)器。一、計(jì)數(shù)器異步二進(jìn)制加法計(jì)數(shù)器的電路圖如下圖，它由三個(gè)上升沿觸發(fā)的D觸發(fā)器組成。每個(gè)觸發(fā)器接成T’觸發(fā)器的結(jié)構(gòu)，這樣，觸發(fā)脈沖到來時(shí)，觸發(fā)器狀態(tài)翻轉(zhuǎn)。最低位觸發(fā)器由計(jì)數(shù)脈沖觸發(fā)，其它各位觸發(fā)器由相鄰低位觸發(fā)器的輸出脈沖觸發(fā)，因此各位觸發(fā)器的翻轉(zhuǎn)時(shí)刻是異步的，計(jì)數(shù)器為異步計(jì)數(shù)器。假設(shè)3個(gè)觸發(fā)器的初態(tài)均為0，由于外部計(jì)數(shù)器脈沖加于FF0的CP端，所以每來一個(gè)計(jì)數(shù)計(jì)數(shù)脈沖上升沿，F(xiàn)F0就翻轉(zhuǎn)一次，得Q0波形；而Q0又作為FF0的觸發(fā)脈沖，所以Q0每輸出一次脈沖上升沿，F(xiàn)F0就翻轉(zhuǎn)一次，得Q1的波形；以此類推，可得計(jì)數(shù)器的工作波形，如下圖。由波形圖可知：①每個(gè)觸發(fā)器都是每輸入兩個(gè)觸發(fā)脈沖輸出一個(gè)脈沖，符合逢二進(jìn)一的規(guī)律，因此計(jì)數(shù)器為二進(jìn)制計(jì)數(shù)器。②隨著計(jì)數(shù)脈沖的輸入，計(jì)數(shù)器按二進(jìn)制加法規(guī)那么計(jì)數(shù)③每經(jīng)過一級觸發(fā)器計(jì)數(shù)脈沖CP的頻率下降1/2，有分頻功能。歸納可得計(jì)數(shù)器的分析方法：①分析各觸發(fā)器的翻轉(zhuǎn)條件。②用波形圖〔時(shí)序圖〕或狀態(tài)圖記錄狀態(tài)轉(zhuǎn)換過程。③根據(jù)波形圖或狀態(tài)圖歸納出計(jì)數(shù)器的功能。具有存放數(shù)碼功能的邏輯電路稱為存放器。1．?dāng)?shù)碼存放器。數(shù)碼存放器也稱為鎖存器，是存放二進(jìn)制數(shù)碼的電路。由于觸發(fā)器具有記憶功能，因而它是數(shù)碼存放器的根本組成單元。現(xiàn)以集成4位數(shù)碼存放器76LS175為例來理解數(shù)碼存放器的電路結(jié)構(gòu)和功能。以下圖所示為4位數(shù)碼存放器74LS175的邏輯電路圖，其內(nèi)部由4個(gè)上升沿D觸發(fā)器組成，D3~D0為并行輸入數(shù)碼端，CP為存放脈沖控制端，RD為電路清零端，Q3~Q0為并行輸出數(shù)碼端。二、存放器4位數(shù)碼存放器具有如下功能：①清零。在RD加低電平清零信號，存放器中原存放的內(nèi)容被去除，Q3Q2Q1Q0=0。②存放數(shù)據(jù)。RD=1時(shí)，將數(shù)據(jù)加到輸入端，CP上升沿到來時(shí)，數(shù)據(jù)被存入。Q3Q2Q1Q0=D3D2D1D0③保持。在RD=1，CP=0時(shí)，即清零信號和存放脈沖不起作用時(shí)，存放器中的數(shù)碼保持不變，此時(shí)從輸出端Q3Q2Q1Q0可并行輸出存放器的數(shù)碼。因?yàn)閿?shù)碼的輸入、輸出方式都是并行工作方式，故又稱為并行輸入、并行輸出存放器。2．移位存放器。移位存放器不僅能存放數(shù)碼，還有移位的功能。所謂移位，就是每來一個(gè)移位脈沖，存放器中所存放的數(shù)據(jù)就向左或向右順序移動一位。按照移位的功能不同，有單向移位存放器和雙向移位存放器。兩種移位存放器的分析方法是相似的，下面以單向移位存放器為例進(jìn)行分析。以下圖為由4個(gè)D觸發(fā)器組成的4位右移存放器，這4個(gè)觸發(fā)器低位的輸出接至相鄰高位的D輸入端，共用一個(gè)移位脈沖信號，數(shù)碼由FF0的D端串行輸入。設(shè)存放器的初始狀態(tài)為零，即Q0Q1Q2Q3=0000，存放的數(shù)碼為Di=1101。在第一個(gè)移位脈沖上升沿到來時(shí)，存放器的狀態(tài)右移一位，數(shù)碼的最高位1存入FF0，存放器的狀態(tài)為Q0Q1Q2Q3=1000；第二個(gè)移位脈沖上升沿到來時(shí)，存放器的狀態(tài)再右移一位，數(shù)碼Di的次高位1存入FF0，F(xiàn)F0原來的狀態(tài)移至相鄰的FF1，存放器的狀態(tài)變?yōu)镼0Q1Q2Q3=1100；依次類推，第四個(gè)脈沖上升沿到來時(shí)，數(shù)碼Di的最低位1存入FF0，存放器的狀態(tài)為Q0Q1Q2Q3=1101。這時(shí)，Q0Q1Q2Q3可從存放器的端并行輸出存放器的4位數(shù)碼。如果再經(jīng)過4個(gè)脈沖，那么所存的數(shù)碼1101逐位從Q3端串行輸出。任務(wù)五

555定時(shí)器及其應(yīng)用

555定時(shí)器是一種將模擬電路和數(shù)字電路集成于一體的電子器件。用它可以構(gòu)成單穩(wěn)態(tài)觸發(fā)器、多諧振蕩器和施密特觸發(fā)器等多種電路，實(shí)現(xiàn)定時(shí)、整形、脈沖信號的產(chǎn)生、檢測和控制等功能，是一種使用非常廣泛的集成電路產(chǎn)品。

在汽車電子電路中，主要用于汽車轉(zhuǎn)向閃光器、雨刮間歇控制器、防盜報(bào)警器、發(fā)動機(jī)轉(zhuǎn)速表、自動變光器電路中。一、555定時(shí)器的結(jié)構(gòu)及工作原理a〕電路b〕引腳排線圖CB555定時(shí)器1.結(jié)構(gòu)組成CB555定時(shí)器的結(jié)構(gòu)組成如下：〔1〕分壓器：由三個(gè)等值電阻構(gòu)成〔2〕比較器：由電壓比較器構(gòu)成〔3〕根本RS觸發(fā)器：由與非門交叉連接組成〔4〕與非門、晶體管VT、反相器2.功能分析555定時(shí)器的功能主要由兩個(gè)比較器決定。兩個(gè)比較器的輸出電壓控制RS觸發(fā)器和晶體管的狀態(tài)。圖中，兩個(gè)比較器C1，C2的參考電壓UR1，UR2由電源UCC經(jīng)過三個(gè)5K?的電阻分壓而得。在5端不接電壓時(shí)，加在C1同相端的參考電壓UR1=2/3UCC,加在C1同相端的參考電壓UR2=1/3UCC。如果在5端外接固定電壓UCO,那么參考電壓由外接電壓決定：UR1=UCO,UR2=1/2UC0。①R’D=0時(shí)，Q=0，uo=0，VT飽和導(dǎo)通。在6端和2端分別加外加電壓uI1,uI2那么：②R’D=1時(shí)，假設(shè)uI1＞UR1、uI2＞UR2，RD=0、SD=1，Q=0，uo=0，VT飽和導(dǎo)通。③R’D=1時(shí)，假設(shè)UI1<UR1、UI2<UR2，RD=1、SD=0，Q=1，uo=1，VT截止。④R’D=1時(shí)，假設(shè)UI1<UR1、UI2>UR2，RD=SD=1，Q=保持，uo=保持，VT保持。二、555定時(shí)器的應(yīng)用555定時(shí)器構(gòu)成的施密特觸發(fā)器將555定時(shí)器的2端和6端接在一起，就可以構(gòu)成施密特觸發(fā)器，如圖〔a〕電路圖〔b〕引線圖555定時(shí)器構(gòu)成的施密特觸發(fā)器假定輸入信號為三角波，可得其輸出波形，如下圖。555定時(shí)器構(gòu)成的單穩(wěn)態(tài)觸發(fā)器〔a〕電路圖〔b〕波形圖單穩(wěn)態(tài)觸發(fā)器單穩(wěn)態(tài)觸發(fā)器的工作原理說明

觸發(fā)脈沖到來之前，輸入uI=1>1/3UCC，故C2輸出為1。假設(shè)Qn=0,放電管VT飽和導(dǎo)通，電容放電，使C1輸出為1，Qn保持0態(tài)不變。假設(shè)Qn=1,放電管VT截止，電源經(jīng)電阻R對電容C充電，當(dāng)uC>2/3UCC時(shí),C1輸出為0，使觸發(fā)器置0?？梢?，觸發(fā)脈沖到來之前觸發(fā)器為0態(tài)，而電路的輸出uo=0態(tài)。此時(shí)電路的狀態(tài)稱為穩(wěn)定狀態(tài)。當(dāng)觸發(fā)脈沖到來時(shí)，uI=0<1/3UCC，使C2的輸出為0，觸發(fā)器置1，uo=0變?yōu)?，電路進(jìn)入暫穩(wěn)態(tài)。這時(shí)放電管VT截止，電源對電容C充電。在充電過程中，觸發(fā)脈沖雖然消失，使比較器C2輸出變?yōu)?，但充電繼續(xù)進(jìn)行，直到uC上升到略高于2/3UCC時(shí)，比較器C1輸出為0，將觸發(fā)器置0，電路輸出uo由1變?yōu)?，返回穩(wěn)定狀態(tài)。至此，暫穩(wěn)態(tài)過程結(jié)束。此后電容迅速放電，為下一次觸發(fā)做好準(zhǔn)備。3.555定時(shí)器構(gòu)成的多諧振蕩器〔a〕電路圖〔b〕波形圖多諧振蕩器