項目十二時序邏輯電路－課題2 常用時序邏輯電路

項目十二時序邏輯電路課題二常用時序邏輯電路學(xué)習(xí)導(dǎo)入常用的時序邏輯功能器件主要有兩種：1）寄存器：數(shù)字系統(tǒng)中存儲二進(jìn)制數(shù)據(jù)，傳輸二進(jìn)制信息的邏輯部件，即代碼的接收、暫存、傳遞。2）計數(shù)器：數(shù)字系統(tǒng)中用于統(tǒng)計時鐘脈沖的個數(shù)（數(shù)數(shù)、計數(shù)）的最常用的邏輯部件，也可用于分頻、定時、產(chǎn)生節(jié)拍脈沖和其他時需信號。本課題內(nèi)容將重點對這兩種功能器件進(jìn)行介紹。一、計數(shù)器

在計算機和數(shù)字邏輯系統(tǒng)中，計數(shù)器是最基本、最常用的部件之一。它不僅可以記錄輸入的脈沖個數(shù)，還可以實現(xiàn)分頻、定時、產(chǎn)生節(jié)拍脈沖和脈沖序列及進(jìn)行數(shù)字運算等等。

計數(shù)器的分類：1）按計數(shù)進(jìn)制體制，可分為二進(jìn)制計數(shù)器、十進(jìn)制計數(shù)器和任意進(jìn)制計數(shù)器。2）按數(shù)字的增減趨勢可分為加法計數(shù)器、減法計數(shù)器和可逆計數(shù)器。3）按脈沖輸入方式分為同步計數(shù)器和異步計數(shù)器。

一、計數(shù)器

下面重點介紹二進(jìn)制計數(shù)器和十進(jìn)制計數(shù)器。1．二進(jìn)制同步計數(shù)器1）二進(jìn)制同步減法計數(shù)器。將計數(shù)脈沖的輸入端與各觸發(fā)器的計數(shù)脈沖輸入端相連，在脈沖作用下，所有觸發(fā)器同時動作，這種結(jié)構(gòu)的觸發(fā)器叫做同步計數(shù)器。圖12-10所示為4個4個JK觸發(fā)器構(gòu)成的T觸發(fā)器組成的4位同步二進(jìn)制減法計數(shù)器的邏輯圖。圖中JK觸發(fā)器都接成T觸發(fā)器（即J=K）。最低位觸發(fā)器FF0的JK輸入端輸入為1，其他觸發(fā)器的JK輸入端接相鄰所有低位觸發(fā)器的端相與的結(jié)果。下面對其進(jìn)行分析。一、計數(shù)器

①寫出各觸發(fā)器驅(qū)動/輸出方程：

②將驅(qū)動方程帶入T觸發(fā)器特性方程,得到狀態(tài)方程:

一、計數(shù)器

③寫出狀態(tài)轉(zhuǎn)換表計數(shù)順序Q3Q2Q1Q0Q3n+1Q2n+1Q1n+1Q0n+1B10000111112111111100……………………1500100001016000100000一、計數(shù)器

④寫出狀態(tài)圖由以上分析過程可以得出二進(jìn)制同步減法計數(shù)器。2）二進(jìn)制同步加法計數(shù)器

將圖12-10所示電路中FF1、FF2、FF3的JK輸入端改接到相鄰低位觸發(fā)器的Q端就可構(gòu)成二進(jìn)制同步加法計數(shù)器，其工作原理請讀者自行分析。一、計數(shù)器

2．十進(jìn)制計數(shù)器二進(jìn)制計數(shù)器有的時候不便于讀數(shù)，在這種情況下我們常常采用十進(jìn)制計數(shù)器。十進(jìn)制計數(shù)器通常是按照8421BCD碼進(jìn)行計數(shù)的，由于十進(jìn)制計數(shù)器的每一個狀態(tài)都是4位二進(jìn)制代碼，所以需要四個觸發(fā)器構(gòu)成。它是從4位二進(jìn)制同步加法計數(shù)器的基礎(chǔ)上演變而來的，當(dāng)計到1001時，則下一個CP電路狀態(tài)回到0000即可。一、計數(shù)器

根據(jù)電路，可得出電路的驅(qū)動方程為：

將驅(qū)動方程代入觸發(fā)器特征方程得到電路的狀態(tài)方程組：

一、計數(shù)器

根據(jù)狀態(tài)方程組，寫出狀態(tài)表為：計數(shù)Q3Q2Q1Q0Q3n+1Q2n+1Q1n+1Q0n+1C10000000102000100100……………………910001001010100100001二、寄存器

數(shù)字系統(tǒng)中，常需要將一些數(shù)碼暫時存放起來，這種暫時存放數(shù)碼的邏輯部件稱為寄存器。寄存器的電路結(jié)構(gòu)包括兩部分：1）觸發(fā)器:具有0，1兩個穩(wěn)定狀態(tài)，所以1個觸發(fā)器可以寄存1位二進(jìn)制數(shù)碼，N位寄存器由N個觸發(fā)器組成，可存放一組N位二值代碼。2）寄存器還應(yīng)具有由門電路構(gòu)成的控制電路，以保證信號的接受和清除。寄存器通常包括數(shù)碼寄存器和移位寄存器兩種。二、寄存器

1．?dāng)?shù)碼寄存器數(shù)碼寄存器是存儲二進(jìn)制數(shù)碼的時序電路組件，它具有接收和寄存二進(jìn)制數(shù)碼的邏輯功能。前面介紹的各種集成觸發(fā)器，就是一種可以存儲一位二進(jìn)制數(shù)的寄存器，用N個觸發(fā)器就可以存儲N位二進(jìn)制數(shù)。圖12-17所示是由D觸發(fā)器組成的4位數(shù)碼寄存器的邏輯電路圖，其中，是異步清零控制端?！遣⑿袛?shù)據(jù)輸入端，CP為時鐘脈沖端，～是并行數(shù)據(jù)輸出端，～是～是反碼數(shù)據(jù)輸出端。該電路的數(shù)碼接收過程為：將需要存儲的四位二進(jìn)制數(shù)碼送到數(shù)據(jù)輸入端～，在CP端送一個時鐘脈沖，脈沖上升沿作用后，四位數(shù)碼并行地出現(xiàn)在四個觸發(fā)器端。

二、寄存器

根據(jù)電路圖分析可得功能表如下：清零時鐘輸

入輸

出工作模式CP

0111×↑10××××

××××××××0000

保

持保

持異步清零數(shù)碼寄存數(shù)據(jù)保持?jǐn)?shù)據(jù)保持二、寄存器

2．移位寄存器

移位寄存器不但可以寄存數(shù)碼，而且在移位脈沖作用下，寄存器中的數(shù)碼可根據(jù)需要向左或向右移動1位。移位寄存器也是數(shù)字系統(tǒng)和計算機中應(yīng)用很廣泛的基本邏輯部件。1）單向移位寄存器:4位右移寄存器。由圖可見，右邊觸發(fā)器的Q端一次接至左側(cè)相鄰觸發(fā)器D端，當(dāng)移位的數(shù)碼從高位開始輸入到端時，數(shù)碼在脈沖作用下從FF0向FF4依次移動。

二、寄存器

表12-1右移寄存器的狀態(tài)表移位脈沖輸入數(shù)碼輸

出CP

01234

100100001000010000101001二、寄存器

圖12-16時序圖二、寄存器

移位寄存器中的數(shù)碼可由、、和并行輸出，也可從串行輸出。串行輸出時，要繼續(xù)輸入4個移位脈沖，才能將寄存器中存放的4位數(shù)碼1001依次輸出。圖12-19中第5到第