東南大學(xué)soc課件14 總復(fù)習(xí)(2學(xué)時(shí))

系統(tǒng)芯片SoC設(shè)計(jì)總復(fù)習(xí)1考試說明6月3日下午2：00－4：30150分鐘閉卷題型5題選擇題4×5=20分10題簡答題8×10＝80分2一、集成電路歷史與發(fā)展趨勢(shì)摩爾定律1965,GordonMoore預(yù)測(cè)單個(gè)芯片上的晶體管數(shù)目每18~24個(gè)月會(huì)增加一倍實(shí)際上單個(gè)芯片上的晶體管數(shù)目每兩年增加一倍工作頻率每兩年提高一倍，現(xiàn)在已放慢了速度功耗曾經(jīng)每兩年提高不止一倍，現(xiàn)在已不再增加因?yàn)楣β拭芏鹊脑黾訒?huì)導(dǎo)致散熱成本大大增加。3一、集成電路歷史與發(fā)展趨勢(shì)摩爾定律所帶來的挑戰(zhàn)物理限制:65nm工藝下，SiO2的厚度大概是5個(gè)原子直徑大小設(shè)計(jì)越來越復(fù)雜，不能用傳統(tǒng)的手工方法來設(shè)計(jì)功耗變大，散熱成為不得不考慮的問題電路復(fù)雜以后，產(chǎn)生噪聲和互相干擾器件多了以后，互連線也隨之增加，連線占用了大量的硅片面積互連線變長，連線上的延時(shí)增加，成為限制電路性能的主要因素之一芯片的規(guī)模每兩年增加一倍，但設(shè)計(jì)工程師的數(shù)量并沒有每兩年增加一倍4一、集成電路設(shè)計(jì)指標(biāo)如何評(píng)價(jià)集成電路設(shè)計(jì)的好壞？成本非重復(fù)性費(fèi)用（NRE)：設(shè)計(jì)時(shí)間、人力成本、掩膜費(fèi)用等；一次性投入的費(fèi)用，如設(shè)備、軟件等重復(fù)性費(fèi)用：硅片成本、封裝成本、測(cè)試成本；和產(chǎn)量成正比；和芯片面積成正比可靠性高噪聲容限；高增益；低輸出阻抗；高輸入阻抗希望能夠接近理想的反相器的電壓傳輸特性曲線VTC性能傳播延時(shí)tp，和RC成正比功耗和電容和電源電壓成正比，動(dòng)態(tài)功耗和開關(guān)的頻率成正比5二、反相器靜態(tài)CMOS反相器噪聲容限大無比邏輯，邏輯電平和器件尺寸無關(guān)低輸出阻抗輸入電阻極高幾乎沒有漏電流如何提高靜態(tài)CMOS反相器的性能降低電容包括寄生電容和負(fù)載電容降低等效導(dǎo)通電阻增加晶體管尺寸需小心自載效應(yīng)一定范圍內(nèi)增加VDD6二、反相器反相器的功耗分布動(dòng)態(tài)功耗電容充放電電源和地存在直流通路靜態(tài)功耗二極管和晶體管的漏電流降低靜態(tài)CMOS反相器功耗的方法降低電壓最為有效的方法減少電路翻轉(zhuǎn)優(yōu)化設(shè)計(jì)架構(gòu)和電路結(jié)構(gòu)減少物理電容寄生電容和負(fù)載電容7二、CMOS組合邏輯電路組合邏輯電路：當(dāng)前的輸出只與當(dāng)前的輸入有關(guān)。靜態(tài)互補(bǔ)CMOS組合邏輯電路用NMOS做PDN，PMOS做PUNNMOS管產(chǎn)生“強(qiáng)零”而PMOS器件產(chǎn)生“強(qiáng)1”8二、CMOS組合邏輯電路如何構(gòu)建靜態(tài)CMOS組合邏輯電路反向輸出out=xx&xxx|xxxx下拉網(wǎng)絡(luò)(NMOS)和上拉網(wǎng)絡(luò)(PMOS)以輸出為分界線呈對(duì)稱互補(bǔ)關(guān)系晶體管數(shù)目相同,邏輯關(guān)系相反對(duì)于NMOS網(wǎng)絡(luò)劃分子模塊，以“與/或”為基本運(yùn)算與->晶體管串聯(lián)或->晶體管并聯(lián)9二、CMOS組合邏輯電路靜態(tài)互補(bǔ)CMOS組合邏輯的特性全擺幅，高噪聲容限輸出高電平->Vdd,輸出低電平->GND無比電路輸出和晶體管尺寸比例無關(guān)低輸出阻抗輸出和電源地總有通路高輸入阻抗輸入有SiO2隔離，輸入電流幾乎為0，直流扇出系數(shù)非常大靜態(tài)功耗極小穩(wěn)定狀態(tài)下無電源地直流通路10二、CMOS組合邏輯電路影響靜態(tài)CMOS組合邏輯電路性能的幾個(gè)因素延時(shí)和輸入方式有關(guān)當(dāng)輸入A=B=10變化時(shí)，延時(shí)最小當(dāng)輸入A=10,B=1變化時(shí)，延時(shí)最大延時(shí)隨著扇入個(gè)數(shù)的增多而快速上升避免扇入大于或等于4的情況延時(shí)隨著扇出數(shù)的增多而線性增加扇出應(yīng)小于等于411二、CMOS組合邏輯電路降低大扇入電路的延時(shí)的方法逐級(jí)加大晶體管的尺寸調(diào)整晶體管順序，關(guān)鍵路徑上的晶體管靠近輸出優(yōu)化邏輯結(jié)構(gòu)，減少扇入的個(gè)數(shù)12二、CMOS組合邏輯電路影響靜態(tài)CMOS組合邏輯電路功耗的因素電壓擺幅物理電容翻轉(zhuǎn)概率如何降低翻轉(zhuǎn)概率邏輯重組選擇具有較低的開關(guān)活動(dòng)性的邏輯電路結(jié)構(gòu)輸入排序推遲輸入具有較高翻轉(zhuǎn)率的信號(hào)均衡信號(hào)路徑減少毛刺13二、CMOS組合邏輯電路靜態(tài)門的特點(diǎn)是對(duì)噪聲具有穩(wěn)定性，具有良好的性能以及低功耗。是最適合于一般要求的邏輯設(shè)計(jì)類型。但是對(duì)于具有大扇入的復(fù)合門，互補(bǔ)CMOS就其面積和性能而言代價(jià)太大。偽NMOS結(jié)構(gòu)簡單，速度很快，但以減少噪聲容限和增加靜態(tài)功耗為代價(jià)。傳輸管邏輯十分適合于實(shí)現(xiàn)許多特殊的電路，如多路開關(guān)和加法器這樣的以XOR為主的邏輯。動(dòng)態(tài)邏輯可以實(shí)現(xiàn)較快和面積較小的復(fù)雜邏輯門。缺點(diǎn)是設(shè)計(jì)和工作比較復(fù)雜，并且由于對(duì)噪聲敏感程度的增加而容易失?。恍枰M(jìn)行周期性的刷新，于是限制了電路的最低工作頻率。當(dāng)前的趨勢(shì)是互補(bǔ)靜態(tài)CMOS的運(yùn)用增多。這一傾向是由于在邏輯設(shè)計(jì)層次上越來越多地運(yùn)用了設(shè)計(jì)自動(dòng)化工具。這些工具的重點(diǎn)是放在邏輯層次而不是電路層次的優(yōu)化上，并且非常重視提高穩(wěn)定性。另一個(gè)原因靜態(tài)CMOS比其它方法更適合于按比例降低電壓。14三、時(shí)序邏輯電路時(shí)序邏輯電路輸出不僅取決于當(dāng)前的輸入值，也取決于原先的輸入值時(shí)序邏輯電路的存儲(chǔ)類型靜態(tài)：基于正反饋動(dòng)態(tài)：基于電容，降低復(fù)雜性、高性能、低功耗，抗干擾能力差，有最小刷新頻率要求鎖存器電平觸發(fā)正鎖存器和負(fù)鎖存器寄存器邊沿觸發(fā)基于主從結(jié)構(gòu)的上升沿觸發(fā)器：由負(fù)鎖存器和正鎖存器構(gòu)成15三、時(shí)序邏輯電路寄存器的時(shí)序參數(shù)建立時(shí)間tsu：在時(shí)鐘翻轉(zhuǎn)之前輸入數(shù)據(jù)必須有效的時(shí)間保持時(shí)間thold：在時(shí)鐘邊沿之后輸入數(shù)據(jù)必須仍然有效的時(shí)間傳播延時(shí)tc-q：輸入端D的數(shù)據(jù)復(fù)制到輸出端Q的延時(shí)16三、時(shí)序邏輯電路其他結(jié)構(gòu)單穩(wěn)結(jié)構(gòu)：只有一個(gè)穩(wěn)定狀態(tài)，可作脈沖發(fā)出器非穩(wěn)邏輯：無穩(wěn)定狀態(tài)，來回翻轉(zhuǎn)，可做振蕩器施密特觸發(fā)器：快速翻轉(zhuǎn)，可抑制噪聲17三、時(shí)序時(shí)鐘的非理想化時(shí)鐘偏差：時(shí)鐘沿到達(dá)不同空間的時(shí)間差別;各個(gè)周期的偏差相同；不造成時(shí)鐘周期的變化，只有相位的偏移；衡量時(shí)鐘分布好壞的指標(biāo)；時(shí)鐘抖動(dòng)：給定空間上時(shí)鐘周期的變化;可正可負(fù)，平均值為0的隨機(jī)量；需要嚴(yán)格限定抖動(dòng)的范圍；衡量時(shí)鐘本身好壞的指標(biāo)；最常用的時(shí)鐘分布技術(shù)H樹形時(shí)鐘分布同步電路和異步電路1819o四、SoC架構(gòu)BUSCPU外部存儲(chǔ)器控制器EMI系統(tǒng)控制模塊各種接口1920四、SoC架構(gòu)-中斷控制器對(duì)SoC芯片中各個(gè)外設(shè)的中斷進(jìn)行管理，進(jìn)行優(yōu)先權(quán)排隊(duì)，并送出Irq信號(hào)給CPU連接在APB總線上INTCnIRQIRQ1IRQ2IRQNARMVectorTableFIQIRQ(Reserved)DataAbortPrefetchAbortSoftwareInterruptUndefinedInstructionReset0x1C0x180x140x100x0C0x080x040x00ARM7TDMIINTC內(nèi)部中斷外部中斷中斷服務(wù)程序執(zhí)行中斷產(chǎn)生中斷返回20中斷控制器掛在APB總線上對(duì)外部中斷、內(nèi)部中斷、軟件強(qiáng)制中斷進(jìn)行管理，送出IRQ信號(hào)給ARM設(shè)計(jì)時(shí)考慮接口信號(hào)和寄存器的設(shè)計(jì)APB接口信號(hào)中斷源信號(hào)送給ARM的IRQ、FIQ信號(hào)四、SoC架構(gòu)-中斷控制器21中斷控制器產(chǎn)生IRQ中斷送給ARM的過程外設(shè)產(chǎn)生的內(nèi)部中斷外設(shè)的中斷允許寄存器外設(shè)中斷屏蔽寄存器與GPIO口復(fù)用的外部中斷GPIO的管腳方向、管腳模式、中斷觸發(fā)類型軟件強(qiáng)制中斷INTC原始中斷狀態(tài)寄存器中斷允許寄存器中斷屏蔽寄存器中斷優(yōu)先級(jí)寄存器最終中斷狀態(tài)寄存器送出IRQ信號(hào)給ARM四、SoC架構(gòu)-中斷控制器22ARM處理中斷的過程執(zhí)行完當(dāng)前指令后PC指向0x18跳轉(zhuǎn)指令跳轉(zhuǎn)到IRQ中斷服務(wù)程序保存現(xiàn)場(chǎng)調(diào)用C編寫的中斷服務(wù)程序恢復(fù)現(xiàn)場(chǎng)恢復(fù)PC四、SoC架構(gòu)-中斷控制器2324四、SoC架構(gòu)–RTC和WatchdogWATCHDOG作用：提供防止系統(tǒng)失敗的一種保證措施，通過軟件間隔的對(duì)WATCHDONG進(jìn)行服務(wù)，確保系統(tǒng)工作正常。特征：提供reset系統(tǒng)；提供watchdog中斷開始watchdog周期（可配置）時(shí)間流軟件訪問看門狗軟件訪問看門狗軟件未能及時(shí)訪問看門狗產(chǎn)生中斷或者復(fù)位系統(tǒng)RTC對(duì)SoC中鎖相環(huán)或者外部晶振的32.768kHz的時(shí)鐘進(jìn)行計(jì)數(shù)；產(chǎn)生時(shí)、分、秒三種中斷；送給中斷控制器；中斷控制器進(jìn)行優(yōu)先權(quán)排隊(duì)后送給CPU；CPU執(zhí)行中斷服務(wù)程序；在中斷服務(wù)程序中判斷中斷源，并更新系統(tǒng)的實(shí)時(shí)時(shí)鐘。2425四、SoC架構(gòu)-DMAC數(shù)據(jù)傳送的方式：查詢傳送：簡單實(shí)用，效率較低；中斷傳送：每次傳送需要大量額外時(shí)間開銷；DMA傳送：DMA數(shù)據(jù)傳送是一種完全由硬件執(zhí)行數(shù)據(jù)交換的工作方式；數(shù)據(jù)交換不經(jīng)過CPU而直接在存儲(chǔ)器之間以及存儲(chǔ)器和外設(shè)之間進(jìn)行。實(shí)現(xiàn)了一個(gè)memcpy的功能和賦值的功能；DMA方式一般用于高速傳送成組的數(shù)據(jù)DMACSDRAMNANDFLASHeSRAMAC97UARTUSBMMC外設(shè)存儲(chǔ)器NORFLASH存儲(chǔ)器外設(shè)25五、AMBA總線AMBA簡介AMBA2.0：AHB、ASB、APBAHB的組成部分AHBmaster、AHBslave、AHBarbiter、AHBdecoderAPB的組成部分AHB2APBbridge、APBslaveAHB信號(hào)HCLK、HRESETn、HADDR、HTRANS、HWRITE、HSIZE、HBURST、HWDATA、HSELx、HRDATA、HREADY、HRESP26五、AMBA總線AHB傳輸?shù)膬蓚€(gè)階段地址周期、數(shù)據(jù)周期當(dāng)前傳輸?shù)臓顟B(tài)HTRANSIDLE、BUSY、NOSEQ、SEQ猝發(fā)傳輸類型HBURSTSINGLE、INCR（如何開始一次新的INCR傳輸？）Burst傳輸不可跨越1K邊界HSEL由AHBdecoder通過地址映射給出AHBslave響應(yīng)信號(hào)：HREADY傳輸完成、HRESP傳輸響應(yīng)（OK、ERROR、RETRY）AHBslave短時(shí)間無法響應(yīng)？長時(shí)間無法響應(yīng)？27五、AMBA總線32bit小印第安序數(shù)據(jù)總線的有效字節(jié)AHB仲裁信號(hào)HBUSREQ、HGRANT、HMASTER主設(shè)備x可控制總線的條件AHBmaster、AHBslave、AHBarbiter、AHBdecoder的接口信號(hào)AHBLite28五、AMBA總線APB信號(hào)PCLK、PRESETn、PADDR、PSEL、PENABLE、PWRITE、PRDATA、PWDATAAPBslave的地址映射APB傳輸Alwaystwocycletransfer:Setupcycle、enablecycleNowaitcycleandresponsesignalAPBbridge和APBslave的接口信號(hào)29六、存儲(chǔ)子系統(tǒng)常用存儲(chǔ)器的特點(diǎn)讀寫存儲(chǔ)器：SRAM、SDRAM、DDRSDRAM非易失讀寫存儲(chǔ)器：NORFLASH、NANDFLASHCache和SPM的比較？讀出時(shí)間？寫入時(shí)間？讀/寫周期時(shí)間？“存儲(chǔ)墻”問題？如何提高存儲(chǔ)子系統(tǒng)的性能？3031六、SoC中存儲(chǔ)系統(tǒng)層次性結(jié)構(gòu)芯片級(jí)板級(jí)嵌入式處理器核（寄存器）緊密耦合存儲(chǔ)器TCM片上SRAM片外SDRAM、SRAMFLASH及其他非易失存儲(chǔ)器Cache每bit價(jià)格降低容量增大存取時(shí)間增大訪問頻度降低存取能耗增大31六、外部存儲(chǔ)器控制器EMIIP的設(shè)計(jì)接口信號(hào)AHBSlave接口信號(hào)輸出給SRAM的控制信號(hào)寄存器設(shè)計(jì)片選配置寄存器32六、外部存儲(chǔ)器控制器子模塊設(shè)計(jì)總線接口模塊處理AHB接口信號(hào)區(qū)分寄存器操作、存儲(chǔ)器操作SRAM接口模塊根據(jù)FSM的控制輸出相應(yīng)的信號(hào)給SRAM匹配總線位寬和SRAM位寬SRAM狀態(tài)機(jī)：處理有效的存儲(chǔ)器操作考慮各種傳輸類型Burst長度、數(shù)據(jù)位寬、讀/寫控制輸出信號(hào)的時(shí)序3334六、SRAM控制器結(jié)構(gòu)SRAMFSMIdle狀態(tài)讀數(shù)據(jù)準(zhǔn)備狀態(tài)讀數(shù)據(jù)狀態(tài)寫數(shù)據(jù)準(zhǔn)備狀態(tài)寫數(shù)據(jù)狀態(tài)34七、芯片驗(yàn)證為什么要進(jìn)行芯片驗(yàn)證進(jìn)行SoC芯片驗(yàn)證的三種傳統(tǒng)方法RTL級(jí)軟件仿真靈活性好，可觀察每個(gè)信號(hào)速度慢FPGA驗(yàn)證速度快靈活性差形式驗(yàn)證覆蓋率為100％不能進(jìn)行功能驗(yàn)證系統(tǒng)級(jí)軟硬件協(xié)同驗(yàn)證技術(shù)可在系統(tǒng)設(shè)計(jì)早期進(jìn)行嵌入式軟件的開發(fā)35八、ESL設(shè)計(jì)一個(gè)功能強(qiáng)大的建模工具，可以生成虛擬的硬件平臺(tái)，用于：早期的SoC體系架構(gòu)設(shè)計(jì)在芯片未流片之前驗(yàn)證系統(tǒng)（軟件+硬件）的功能36八、ESL