EDA復習題(含答案)

1.可編程邏輯器件在現(xiàn)代電子設計中越來越重要,請問：你所知道的可編程邏輯器件有哪答:按可編程邏輯器件的發(fā)展，有簡單PLD器件(包括PLA、PAL、GAL、CPLD、FPGA列器件，其結(jié)構(gòu)基于可編程的查找表。2。簡述FPGA等可編程邏輯器件設計流程答：FPGA等可編程邏輯器件的設計流程即現(xiàn)代EDA設計的流程，主要包括設計輸入、邏輯與結(jié)構(gòu)綜合、時序與功能仿真、編程下載、硬件測試等步驟。（或繪流程圖說明）5.過程與函數(shù)的區(qū)別體現(xiàn)在哪些方面?答：相同點:過程與函數(shù)都屬于子程序都需要先定義后使用；都允許調(diào)用;都但也有不同：(1)過程調(diào)用時作為一個獨立的語句出現(xiàn)，函數(shù)調(diào)用時只能作6.過程可以定義在一個VHDL程序的那些位置？函數(shù)可以定義在一個VHDL程序的那些位7。VHDL是強類型語言還是弱類型語言?若數(shù)據(jù)類型不一致能否進行數(shù)據(jù)操作？如能，如行直接數(shù)據(jù)操作,但能夠通過類型轉(zhuǎn)換函數(shù)等方法轉(zhuǎn)換為同類型數(shù)據(jù)后進行操作。答：有限狀態(tài)機適用于具有順序控制特征的數(shù)字系統(tǒng)設計，一般作為系統(tǒng)的控制部分.具有結(jié)構(gòu)模式簡單、結(jié)構(gòu)清晰、易優(yōu)化、可靠性高、可實現(xiàn)高速控制等優(yōu)點。10。傳統(tǒng)設計方法和EDA設計方法的主要的不同點?傳統(tǒng)設計方法：自下而上(Bottom—up)的設計方法，是以固定功能元件為基礎，基于EDA方法:自上而下（Top-Down）的設計方法。其方案驗證與設計、系統(tǒng)邏輯綜合、布局布線、性能仿真、器件編程等均由EDA工具一體化完成。11.現(xiàn)代數(shù)字系統(tǒng)常用設計方法有哪些?12。VHDL語言可以把任意復雜的電路系統(tǒng)視作一個模塊，一個模塊可主要分為哪三個組庫和程序包、實體、結(jié)構(gòu)體CPLD：復雜可編程邏輯器件2、HDL:硬件描述語言VHDL：甚高速集成電路硬件描述語言3、LUT：查找表(LookUptable)20、one-hot：一種有限狀態(tài)機的編碼形式。狀態(tài)機的每個狀態(tài)都用一個觸發(fā)器來表示，即在每個狀態(tài)只有對應觸發(fā)器置“1"，其他觸發(fā)器均置“0"。21、GAL:通用陣列邏輯22、LAB：邏輯陣列塊23、CLB：可配置邏輯模塊25、ICR:在電路可重構(gòu)26、EDA：電子設計自動化LIBRARYIEEE;ENTITYDCHUFAQIISENDDCHUFAQI；IF(CLK’EVENTANDCLK=’1’)THENIF（EN='1’)THEN2。設計一個具有異步清零和同步時鐘及使能端的5進制加計數(shù)器。LIBRARYIEEE；LIBRARYIEEE；ENTITYCNT5IS3.設計一位比較器，當A〉B時輸出Q=1；否則輸出Q=0。LIBRARYIEEE；ENDBEHAV4.寫出具有異步清零功能、時鐘上升沿觸發(fā)的D觸發(fā)器的VHDL描述。LIBRARYIEEE；ENTITYDFFISIFRESET=’1’THENQ<=’0’；ELSIFCLK'EVENTANDCLK='1’THENQ<=’D';ENDBEHAV輸出Y分別輸出A,B,C,D。LIBRARYIEEE;ENTITYMUX