集成電路版圖設(shè)計(jì)項(xiàng)目教程 課件 8Bandgap版圖

《集成電路版圖設(shè)計(jì)項(xiàng)目教程》2024/1/15無源器件匹配版圖一共源共柵電流鏡匹配版圖與啟動(dòng)電路版圖二2024/1/15項(xiàng)目8Bandgap版圖設(shè)計(jì)PNP版圖三Bandgap版圖四其它工藝認(rèn)知五2024/1/15任務(wù)8.1無源器件匹配版圖（1）電阻匹配版圖

電阻的匹配主要和電阻的尺寸、版圖形狀有關(guān)。一般為了達(dá)到更好的匹配性能，電阻面積一般做得比較大，阻值大的電阻比小電阻匹配性能好，版圖需要對(duì)稱性設(shè)計(jì)。

匹配電阻的設(shè)計(jì)，因?yàn)榇嬖诮佑|電阻的變化、溫度梯度和應(yīng)力梯度等因素的影響，可以采用叉指式共質(zhì)心對(duì)稱結(jié)構(gòu)，可以獲得較高的匹配精度。CMOS制造工藝中元器件參數(shù)精度不可能做的很高，其電阻和電容的誤差一般很大。集成電路的精度和性能通常取決于元件匹配度，而匹配度主要由制造工藝和版圖匹配設(shè)計(jì)決定的。項(xiàng)目8Bandgap版圖設(shè)計(jì)2024/1/15任務(wù)8.1無源器件匹配版圖匹配電阻的合理設(shè)計(jì)，版圖設(shè)計(jì)需要遵守以下一些規(guī)則：采用同一種材料來制作匹配的電阻。匹配電阻要盡可能使用相同的幾何形狀。匹配電阻要足夠大、足夠?qū)挕Ｆヅ潆娮璞３滞环较蚍胖?。匹配電阻要鄰近擺放。匹配電阻陣列要做成叉指結(jié)構(gòu)。不要使用較短的電阻分段，因?yàn)榻佑|電阻的影響較大，并且每個(gè)電阻段的長(zhǎng)度至少是其寬度的5倍以上。匹配電阻陣列的兩端放置虛擬電阻（dummyresistor，偽電阻）。如圖所示，為了消除虛擬電阻上靜電積累，通常虛擬電阻兩端增加接觸孔并連接地。未接地虛擬電阻

接地虛擬電阻

項(xiàng)目8Bandgap版圖設(shè)計(jì)2024/1/15任務(wù)8.1無源器件匹配版圖匹配電阻的合理設(shè)計(jì)，版圖設(shè)計(jì)需要遵守以下一些規(guī)則：分段串聯(lián)電阻陣列匹配連接應(yīng)使兩個(gè)方向擺放的電阻段數(shù)目相同。對(duì)于折疊電阻，應(yīng)該使它們的兩個(gè)接觸孔相互靠近以減少熱電效應(yīng)。如圖所示。分段的電阻優(yōu)于折疊電阻。匹配電阻要盡量遠(yuǎn)離功率器件放置，并且要在功率器件的對(duì)稱軸上排布版圖。優(yōu)選多晶硅電阻，擴(kuò)散電阻其次。電阻偶數(shù)段版圖

接觸孔靠近版圖項(xiàng)目8Bandgap版圖設(shè)計(jì)2024/1/15任務(wù)8.1無源器件匹配版圖匹配電阻的合理設(shè)計(jì)，版圖設(shè)計(jì)需要遵守以下一些規(guī)則：匹配電阻布線線跨過各個(gè)匹配電阻時(shí)，必須要用相同的方式來跨過，如圖所示。各個(gè)匹配電阻的上方盡量避免與之沒有連接的布線，以免引入噪聲到電阻。項(xiàng)目8Bandgap版圖設(shè)計(jì)2024/1/15任務(wù)8.1無源器件匹配版圖電阻版圖匹配設(shè)計(jì)1項(xiàng)目8Bandgap版圖設(shè)計(jì)2024/1/15任務(wù)8.1無源器件匹配版圖電阻版圖匹配設(shè)計(jì)2項(xiàng)目8Bandgap版圖設(shè)計(jì)2024/1/15任務(wù)8.1無源器件匹配版圖（2）電容匹配版圖一般模數(shù)和數(shù)模轉(zhuǎn)換器中要用電容匹配，以下是一些匹配電容的規(guī)則：匹配電容應(yīng)該采用相同的圖形。匹配電容的圖形一般采用正方形。匹配電容應(yīng)該相鄰擺放。對(duì)匹配電容陣列進(jìn)行靜電屏蔽設(shè)置。交叉耦合電容陣列。項(xiàng)目8Bandgap版圖設(shè)計(jì)ThankYou!2024/1/15李亮《集成電路版圖設(shè)計(jì)項(xiàng)目教程》2024/1/15二一2024/1/15項(xiàng)目8Bandgap版圖設(shè)計(jì)PNP版圖三Bandgap版圖四其它工藝認(rèn)知五無源器件匹配版圖共源共柵電流鏡匹配版圖與啟動(dòng)電路版圖2024/1/15任務(wù)8.2共源共柵電流鏡匹配版圖與啟動(dòng)電路版圖（1）共源共柵電流鏡版圖電流鏡(CurrentMirror)的主要作用就是精確鏡像電流，其鏡像晶體管的源漏電壓必須相等。其版圖需要匹配設(shè)計(jì)。電路圖與對(duì)應(yīng)版圖1如圖所示。項(xiàng)目8Bandgap版圖設(shè)計(jì)2024/1/15任務(wù)8.2共源共柵電流鏡匹配版圖與啟動(dòng)電路版圖（1）共源共柵電流鏡版圖電流鏡(CurrentMirror)的主要作用就是精確鏡像電流，其鏡像晶體管的源漏電壓必須相等。其版圖需要匹配設(shè)計(jì)。電路圖與對(duì)應(yīng)版圖2如圖所示。項(xiàng)目8Bandgap版圖設(shè)計(jì)2024/1/15任務(wù)8.2共源共柵電流鏡匹配版圖與啟動(dòng)電路版圖（2）啟動(dòng)電路版圖在所有自偏置基準(zhǔn)電路中都有兩個(gè)可能的工作狀態(tài)：一個(gè)就是正常工作時(shí)的狀態(tài)；另外一種狀態(tài)是電路中沒有電流流過。當(dāng)電路中沒有電流流過即零電流，這時(shí)，需要增加一個(gè)啟動(dòng)電路，啟動(dòng)電路就是要讓整個(gè)電路脫離這個(gè)零電流的平衡態(tài)。項(xiàng)目8Bandgap版圖設(shè)計(jì)ThankYou!2024/1/15李亮《集成電路版圖設(shè)計(jì)項(xiàng)目教程》2024/1/15三一2024/1/15項(xiàng)目8Bandgap版圖設(shè)計(jì)二Bandgap版圖四其它工藝認(rèn)知五無源器件匹配版圖PNP版圖共源共柵電流鏡匹配版圖與啟動(dòng)電路版圖2024/1/15任務(wù)8.3PNP版圖（1）雙極型晶體管工藝

雙極晶體管（BJT）制作類型一般有兩類：一類是縱向雙極型晶體管；另一類是橫向雙極型晶體管。N阱CMOS工藝下制作雙極晶體管，一般會(huì)制作縱向雙極晶體管（VPNP），容易實(shí)現(xiàn)。雙極晶體管結(jié)構(gòu)如圖所示。P型襯底是集電極C，P型襯底接地；基極是與N阱同時(shí)形成的，基極B與集電極形成PN結(jié)；PNP的發(fā)射極E是與源漏摻雜同時(shí)形成的。項(xiàng)目8Bandgap版圖設(shè)計(jì)2024/1/15任務(wù)8.3PNP版圖（2）雙極型晶體管版圖

如圖所示為縱向PNP的簡(jiǎn)易版圖，最內(nèi)層方框包圍的區(qū)域?yàn)镻型摻雜區(qū)構(gòu)成的發(fā)射區(qū)；發(fā)射極外層包圍的是N阱構(gòu)成的基區(qū)；基區(qū)外層是P型襯底構(gòu)成集電極的區(qū)域。在標(biāo)準(zhǔn)CMOS工藝中，帶隙電壓基準(zhǔn)源（Bandgap）和低壓差線性穩(wěn)壓器（lowdropoutregulator，LDO）電路中的PNP雙極晶體管可以按圖所示版圖結(jié)構(gòu)繪制。項(xiàng)目8Bandgap版圖設(shè)計(jì)2024/1/15任務(wù)8.3PNP版圖（2）雙極型晶體管版圖

為了保持良好的匹配，模擬電路版圖中縱向雙極晶體管一般遵循以下規(guī)則：使用相同的發(fā)射極區(qū)形狀。發(fā)射區(qū)直徑應(yīng)該是最小允許直徑的2-10倍。增大發(fā)射區(qū)的面積周長(zhǎng)比。對(duì)于給定的發(fā)射區(qū)面積，最大的面積周長(zhǎng)比可產(chǎn)生最好的匹配。匹配雙極晶體管盡可能靠近放置。匹配雙極晶體管版圖盡可能緊湊。匹配比例對(duì)管或比例四管時(shí)采用4：1到16：1之間的偶數(shù)比。匹配器件應(yīng)遠(yuǎn)離功率器件。發(fā)射區(qū)應(yīng)相互遠(yuǎn)離可以避免相互影響。接觸孔形狀應(yīng)該同發(fā)射區(qū)形狀匹配。圓形發(fā)射區(qū)應(yīng)該包含共質(zhì)心的圓形接觸孔；八邊形應(yīng)該包含八邊形的接觸孔；方形發(fā)射區(qū)應(yīng)包含方形接觸孔。匹配且溫度變化要求一致的雙極晶體管，應(yīng)放置在相鄰、對(duì)稱區(qū)域，其圖形大小、方向及形狀應(yīng)一樣。對(duì)匹配要求高的晶體管，可以考慮共質(zhì)心對(duì)稱布局方式。項(xiàng)目8Bandgap版圖設(shè)計(jì)2024/1/15任務(wù)8.3PNP版圖（2）雙極型晶體管版圖在帶隙基準(zhǔn)電路中，用于產(chǎn)生輸出基準(zhǔn)電壓的兩個(gè)三極管Q1和Q2需要精確匹配，電路圖如圖所示。雙極晶體管Q1和Q2的中心對(duì)稱式版圖布局，如圖所示。它們的發(fā)射極面積一般取為1:8，其中Q2是由8個(gè)同樣的晶體管并聯(lián)而成，圍繞在Q1的四周。這樣布局優(yōu)點(diǎn)是所有外面一圈晶體管可以從應(yīng)力、溫度等效應(yīng)上達(dá)到一致，就可以使中心的1個(gè)管子和外面的8個(gè)管子在工藝上誤差最小。這種布局使得三極管之間能更好的匹配。并且在外面加了保護(hù)環(huán)，以減小外界的干擾。項(xiàng)目8Bandgap版圖設(shè)計(jì)ThankYou!2024/1/15李亮《集成電路版圖設(shè)計(jì)項(xiàng)目教程》2024/1/15四一2024/1/15項(xiàng)目8Bandgap版圖設(shè)計(jì)二PNP版圖三其它工藝認(rèn)知五無源器件匹配版圖Bandgap版圖共源共柵電流鏡匹配版圖與啟動(dòng)電路版圖2024/1/15任務(wù)8.4Bandgap版圖項(xiàng)目8Bandgap版圖設(shè)計(jì)Bandgap電路圖和對(duì)應(yīng)版圖如圖所示。ThankYou!2024/1/15李亮《集成電路版圖設(shè)計(jì)項(xiàng)目教程》2024/1/15五一2024/1/15項(xiàng)目8Bandgap版圖設(shè)計(jì)二PNP版圖三Bandgap版圖四無源器件匹配版圖其它工藝認(rèn)知共源共柵電流鏡匹配版圖與啟動(dòng)電路版圖2024/1/15任務(wù)8.5其它工藝認(rèn)知（1）BiCMOS工藝介紹BiCMOS是繼CMOS后的新一代高性能工藝。集成電路制造采用兩種基本工藝：雙極型（Bipolar）工藝和CMOS型工藝。BiCMOS工藝一般以CMOS工藝為基礎(chǔ)，增加少量的工藝步驟而成，即將Bipolar工藝與CMOS工藝相結(jié)合的一種綜合工藝，它具有雙極工藝高跨導(dǎo)、強(qiáng)負(fù)載驅(qū)動(dòng)能力和CMOS器件高集成度、低功耗的優(yōu)點(diǎn)，因此，它具備CMOS和雙極兩種工藝的優(yōu)點(diǎn)。（2）BCD工藝介紹隨著集成電路電隔離技術(shù)的發(fā)展，允許在同一芯片上集成功率DMOS器件和低壓雙極型器件和CMOS器件。用雙極型和CMOS器件作為低壓控制，用DMOS作為功率器件，在同一芯片上實(shí)現(xiàn)兼容