基于vhdl語言的出租車計(jì)費(fèi)器設(shè)計(jì)_第1頁
基于vhdl語言的出租車計(jì)費(fèi)器設(shè)計(jì)_第2頁
基于vhdl語言的出租車計(jì)費(fèi)器設(shè)計(jì)_第3頁
基于vhdl語言的出租車計(jì)費(fèi)器設(shè)計(jì)_第4頁
基于vhdl語言的出租車計(jì)費(fèi)器設(shè)計(jì)_第5頁
已閱讀5頁,還剩30頁未讀, 繼續(xù)免費(fèi)閱讀

下載本文檔

版權(quán)說明:本文檔由用戶提供并上傳,收益歸屬內(nèi)容提供方,若內(nèi)容存在侵權(quán),請進(jìn)行舉報(bào)或認(rèn)領(lǐng)

文檔簡介

-PAGE1-基于VHDL語言的出租車計(jì)費(fèi)器設(shè)計(jì)1引言最近幾年出租車行業(yè)發(fā)展迅速,在全國有幾千家出租車公司,因此出租車計(jì)費(fèi)器的市場是龐大的。隨著電子科學(xué)技術(shù)的不斷發(fā)展,特別是集成電路的迅猛發(fā)展,電子設(shè)計(jì)自動化已經(jīng)成為主要的設(shè)計(jì)手段。隨著EDA技術(shù)的大力發(fā)展,F(xiàn)PGA等數(shù)字可編程器件的出現(xiàn),數(shù)字出租車計(jì)費(fèi)器的設(shè)計(jì)也就變得更加簡單,而且性能更穩(wěn)定、能實(shí)現(xiàn)較復(fù)雜的功能,且運(yùn)用EDA軟件可方便的在計(jì)算機(jī)上實(shí)現(xiàn)設(shè)計(jì)與仿真。本設(shè)計(jì)基于VHDL(FPGA)語言是電子設(shè)計(jì)領(lǐng)域中最具活力和發(fā)展前途的一項(xiàng)技術(shù),未來必定會取代部分落伍的數(shù)字元元件。1.1課程設(shè)計(jì)目的隨著電子技術(shù)的不斷發(fā)展與進(jìn)步,集成電路的設(shè)計(jì)方法也在不斷地更新。時(shí)至今日,傳統(tǒng)的手工設(shè)計(jì)過程已經(jīng)被先進(jìn)的電子設(shè)計(jì)自動化(EDA)工具所代替。只有以硬件描述語言和邏輯綜合為基礎(chǔ)的子項(xiàng)項(xiàng)下的電路設(shè)計(jì)方法才能滿足日趨復(fù)雜的集成電路系統(tǒng)設(shè)計(jì)需求,才能縮短設(shè)計(jì)周期以滿足設(shè)計(jì)對集成電路系統(tǒng)日益急迫的需求。在這種情形下,傳統(tǒng)的出租車計(jì)費(fèi)器設(shè)計(jì)方法已不能跟上現(xiàn)在的節(jié)奏,以往的出租車計(jì)費(fèi)器在功能上也遠(yuǎn)不能滿足現(xiàn)實(shí)的需求。以往的出租車計(jì)費(fèi)器的不穩(wěn)定性,功能稍等缺點(diǎn)是的大家開始尋求更新的,功能更強(qiáng)大,性能更穩(wěn)定,價(jià)錢更低廉的新型出租車計(jì)費(fèi)器。而大規(guī)??删幊踢壿嬈骷某霈F(xiàn),VHDL硬件描述語言的出現(xiàn),使得這一切成為可能。本設(shè)計(jì)的研究目標(biāo)和意義也就是要使用價(jià)錢低廉、性能穩(wěn)定、價(jià)錢低廉、可擴(kuò)性強(qiáng)、適應(yīng)目前出租車市場需求的出租車計(jì)費(fèi)器,以解決目前出租車計(jì)費(fèi)器存在的一系列問題。1.2課程設(shè)計(jì)要求1.能實(shí)現(xiàn)計(jì)費(fèi)功能,計(jì)費(fèi)標(biāo)準(zhǔn)為:按行駛里程收費(fèi),起步費(fèi)為10.00元,并在車行3公里后再按2元/公里,當(dāng)計(jì)費(fèi)器計(jì)費(fèi)達(dá)到或超過一定收費(fèi)(如20元)時(shí),每公里加收50%的車費(fèi),車停止不計(jì)費(fèi)。2.實(shí)現(xiàn)預(yù)置功能:能預(yù)置起步費(fèi)、每公里收費(fèi)、車行加費(fèi)里程。3.實(shí)現(xiàn)模擬功能:能模擬汽車啟動、停止、暫停、車速等狀態(tài)。4.設(shè)計(jì)動態(tài)掃描電路:將車費(fèi)顯示出來,有兩位小數(shù)。5.用VHDL語言設(shè)計(jì)符合上述功能要求的出租車計(jì)費(fèi)器,并用層次化設(shè)計(jì)方法設(shè)計(jì)該電路。6.各計(jì)數(shù)器的計(jì)數(shù)狀態(tài)用功能仿真的方法驗(yàn)證,并通過有關(guān)波形確認(rèn)電路設(shè)計(jì)是否正確。7.完成電路全部設(shè)計(jì)后,通過系統(tǒng)實(shí)驗(yàn)箱下載驗(yàn)證設(shè)計(jì)的正確性。1.3設(shè)計(jì)平臺MAX+plusⅡ是美國Altera公司的一種EDA軟件,用于開發(fā)CPLD和FPGA進(jìn)行數(shù)字系統(tǒng)的設(shè)計(jì)。2應(yīng)用工具介紹作為當(dāng)今最流行的計(jì)算機(jī)軟件系統(tǒng),EDA技術(shù)是以計(jì)算機(jī)為工作平臺,融合了應(yīng)用電子技術(shù)、計(jì)算機(jī)技術(shù)、信息處理及智能化技術(shù)的最新成果,進(jìn)行電子產(chǎn)品的自動設(shè)計(jì)。EDA可提供文本輸入以及圖形編輯的方法將設(shè)計(jì)者的意圖用程序或者圖形方式表達(dá)出來,而我們經(jīng)常用到的VHDL語言便是用于編寫源程序所需的最常見的硬件描述語言(HDL)之一。2.1EDA技術(shù)介紹EDA是電子設(shè)計(jì)自動化(ElectronicDesignAutomation)的縮寫,在20世紀(jì)90年代初從計(jì)算機(jī)輔助設(shè)計(jì)(CAD)、計(jì)算機(jī)輔助制造(CAM)、計(jì)算機(jī)輔助測試(CAT)和計(jì)算機(jī)輔助工程(CAE)的概念發(fā)展而來。EDA技術(shù)是在電子CAD技術(shù)基礎(chǔ)上發(fā)展起來的計(jì)算機(jī)軟件系統(tǒng),是指以計(jì)算機(jī)為工作平臺,融合了應(yīng)用電子技術(shù)、計(jì)算機(jī)技術(shù)、信息處理及智能化技術(shù)的最新成果,進(jìn)行電子產(chǎn)品的自動設(shè)計(jì)[1]。EDA技術(shù)就是以計(jì)算機(jī)為工具,設(shè)計(jì)者在EDA軟件平臺上,用硬件描述語言HDL完成設(shè)計(jì)文件,然后由計(jì)算機(jī)自動地完成邏輯編譯、化簡、分割、綜合、優(yōu)化、布局、布線和仿真,直至對于特定目標(biāo)芯片的適配編譯、邏輯映射和編程下載等工作。典型的EDA工具中必須包含兩個(gè)特殊的軟件包,即綜合器和適配器。綜合器的功能就是將設(shè)計(jì)者在EDA平臺上完成的針對某個(gè)系統(tǒng)項(xiàng)目的HDL、原理圖或狀態(tài)圖形描述,針對給定的硬件系統(tǒng)組件,進(jìn)行編譯、優(yōu)化、轉(zhuǎn)換和綜合,最終獲得我們欲實(shí)現(xiàn)功能的描述文件。綜合器在工作前,必須給定所要實(shí)現(xiàn)的硬件結(jié)構(gòu)參數(shù),它的功能就是將軟件描述與給定的硬件結(jié)構(gòu)用一定的方式聯(lián)系起來。也就是說,綜合器是軟件描述與硬件實(shí)現(xiàn)的一座橋梁。綜合過程就是將電路的高級語言描述轉(zhuǎn)換低級的、可與目標(biāo)器件FPGA/CPLD相映射的網(wǎng)表文件。

在今天,EDA技術(shù)已經(jīng)成為電子設(shè)計(jì)的普遍工具,無論設(shè)計(jì)芯片還是設(shè)計(jì)系統(tǒng),沒有EDA工具的支持,都是難以完成的。EDA工具已經(jīng)成為設(shè)計(jì)師必不可少的武器,起著越來越重要的作用。從目前的EDA技術(shù)來看,其發(fā)展趨勢是政府重視、使用普及、應(yīng)用廣泛、工具多樣、軟件功能強(qiáng)大。EDA技術(shù)發(fā)展迅猛,完全可以用日新月異來描述。EDA技術(shù)的應(yīng)用廣泛,現(xiàn)在已涉及到各行各業(yè)。EDA水平不斷提高,設(shè)計(jì)工具趨于完美的地步。2.2VHDL語言介紹電子設(shè)計(jì)自動化(EDA)的關(guān)鍵技術(shù)之一是要求用形式化方法來描述數(shù)字系統(tǒng)的硬件電路。VHDL硬件描述語言在電子設(shè)計(jì)自動化中扮演著重要的角色,他是EDA技術(shù)研究的重點(diǎn)之一。硬件描述語言是EDA技術(shù)的重要組成部分,VHDL是作為電子設(shè)計(jì)主流硬件描述語言,VHDL(VeryHighSpeedIntegratedCircuitHardwareDescriptionLanguage)于1983年由美國國防部發(fā)起創(chuàng)建,由IEEE進(jìn)一步發(fā)展并在1987年作為IEEE標(biāo)準(zhǔn)10760發(fā)布。因此,VHDL成為硬件描述語言的業(yè)界標(biāo)準(zhǔn)之一。VHDL作為IEEE的工業(yè)標(biāo)準(zhǔn)硬件描述語言,得到眾多EDA公司的支持,在電子工程領(lǐng)域,已成為事實(shí)上的通用硬件描述語言。VHDL語言具有很強(qiáng)的電路描述和建模能力,能從多個(gè)層次對數(shù)字系統(tǒng)進(jìn)行建模和描述,從而大大簡化了硬件設(shè)計(jì)任務(wù),提高了設(shè)計(jì)效率和可靠性,使用VHDL語言,可以就系統(tǒng)的總體要求出發(fā),自上而下地將設(shè)計(jì)內(nèi)容細(xì)化,最后完成系統(tǒng)硬件的整體設(shè)計(jì)。一個(gè)完整的VHDL程序包括以下幾個(gè)基本組成部分:實(shí)體(Entity),結(jié)構(gòu)體(Architecture),程序包(Package),庫(Library)。其中,實(shí)體是一個(gè)VHDL程序的基本單元,由實(shí)體說明和結(jié)構(gòu)體兩部分組成,實(shí)體說明用于描述設(shè)計(jì)系統(tǒng)的外部接口信號;結(jié)構(gòu)體用于描述系統(tǒng)的行為,系統(tǒng)數(shù)據(jù)的流程或系統(tǒng)組織結(jié)構(gòu)形式。程序包存放各設(shè)計(jì)模塊能共享的數(shù)據(jù)類型,常數(shù),子程序等。庫用于存放已編譯的實(shí)體,機(jī)構(gòu)體,程序包及配置。VHDL語言的編譯環(huán)境有不同的版本,我們應(yīng)用的是Altera公司的Maxplus軟件,它的操作順序如下:使用TEXTEDITOR編寫VHDL程序使用COMPILER編譯VHDL程序;使用WAVE2FORMEDITOR,SIMULAROT仿真實(shí)驗(yàn);使用TIMINGANALTZER進(jìn)行芯片的時(shí)序分析;用FLOORPLANEDITOR鎖定芯片管腳位置;使用PROGRAMMER將編譯好的VHDL程序下載到芯片中。VHDL進(jìn)行工程設(shè)計(jì)的優(yōu)點(diǎn)是顯而易見的。1.與其他的硬件描述語言相比,VHDL具有更強(qiáng)的行為描述能力,從而決定了他成為系統(tǒng)設(shè)計(jì)領(lǐng)域最佳的硬件描述語言。2.VHDL豐富的仿真語句和庫函數(shù),使得在任何大系統(tǒng)的設(shè)計(jì)早期就能查驗(yàn)設(shè)計(jì)系統(tǒng)的功能可行性,隨時(shí)可對設(shè)計(jì)進(jìn)行仿真模擬。3.VHDL語句的行為描述能力和程序結(jié)構(gòu)決定了他具有支持大規(guī)模設(shè)計(jì)的分解和已有設(shè)計(jì)的再利用功能。符合市場需求的大規(guī)模系統(tǒng)高效、高速地完成必須有多人甚至多個(gè)代發(fā)組共同并行工作才能實(shí)現(xiàn)。4.對于用VHDL完成的一個(gè)確定的設(shè)計(jì),可以利用EDA工具進(jìn)行邏輯綜合和優(yōu)化,并自動的將VHDL描述設(shè)計(jì)轉(zhuǎn)變成門級網(wǎng)表。5.VHDL對設(shè)計(jì)的描述具有相對獨(dú)立性,設(shè)計(jì)者可以不懂硬件的結(jié)構(gòu),也不必管理最終設(shè)計(jì)實(shí)現(xiàn)的目標(biāo)器件是什么,而進(jìn)行獨(dú)立的設(shè)計(jì)。6.用VHDL語言編寫的源程序便于文檔管理,用源代碼描述來進(jìn)行復(fù)雜控制邏輯的設(shè)計(jì),既靈活方便,又便于設(shè)計(jì)結(jié)果的交流、保存和重用。3設(shè)計(jì)原理車速控制模塊計(jì)費(fèi)動態(tài)顯示車速控制模塊計(jì)費(fèi)動態(tài)顯示里程動態(tài)顯示起/停開關(guān)基本速率Reset掃描時(shí)鐘顯示輸出顯示輸出圖3.1系統(tǒng)頂層框圖計(jì)費(fèi)器按里程收費(fèi),每100米開始一次計(jì)費(fèi)。各模塊功能如下:(1)車速控制模塊當(dāng)起停鍵為啟動狀態(tài)時(shí)(高電平),模塊根據(jù)車速選擇和基本車速發(fā)出響應(yīng)頻率的脈沖驅(qū)動計(jì)費(fèi)器和里程顯示模塊進(jìn)行計(jì)數(shù);當(dāng)處于停止?fàn)顟B(tài)時(shí)暫停發(fā)出脈沖,此時(shí)計(jì)費(fèi)器和里程顯示模塊相應(yīng)的停止計(jì)數(shù)。(2)里程動態(tài)顯示模塊其包括計(jì)數(shù)車速控制模塊發(fā)出的脈沖以及將計(jì)數(shù)顯示動態(tài)顯示出來,每來一個(gè)脈沖里程值加0.1(控制器每發(fā)一個(gè)脈沖代表運(yùn)行了0.1公里)。(3)計(jì)費(fèi)動態(tài)顯示模塊其初值為10元,當(dāng)里程超過3公里后才接受計(jì)數(shù)車速控制模塊發(fā)出的脈沖的驅(qū)動,并且計(jì)數(shù)顯示動態(tài)顯示出來,每來一個(gè)脈沖(代表運(yùn)行了0.5公里)其數(shù)值加1元,當(dāng)收費(fèi)超過20時(shí)數(shù)值加1.5元。4設(shè)計(jì)步驟VHDL設(shè)計(jì)流程圖(如圖4.0):VHDL文本編輯VHDL文本編輯VHDL文本編輯FPGA/CPLD適配器FPGA/CPLD編輯下載器VHDL仿真器FPGA/CPLD器件和電路系統(tǒng)時(shí)序與功能仿真器圖4.0VHDL設(shè)計(jì)流程圖4.1程序設(shè)計(jì)圖4.1系統(tǒng)的總體模塊圖(1)模塊MS的實(shí)現(xiàn)(如圖4.1.1所示)圖4.1.1模塊MS圖模塊MS,輸入端口CK0、CK1為兩個(gè)不同的時(shí)鐘信號,來模擬汽車的加速和勻速,JS加速按鍵。(2)模塊SOUT的實(shí)現(xiàn)(如圖4.1.2所示)圖4.1.2模塊SOUT圖該模塊實(shí)現(xiàn)車行狀態(tài)輸出功能,其中clk為時(shí)鐘信號,enable為啟動使能信號,sto暫停信號,clr為清零信號,st為狀態(tài)信號。(3)模塊PULSE的實(shí)現(xiàn)(如圖4.1.3所示)圖4.1.3模塊PULSE圖該模塊實(shí)現(xiàn)將時(shí)鐘信號5分頻功能。(4)模塊COUNTER的結(jié)果驗(yàn)證(如圖4.1.4所示)圖4.1.4模塊COUNTER圖實(shí)現(xiàn)汽車模擬計(jì)費(fèi)功能。clr1為清零信號,si為狀態(tài)信號,c1,c2,c3分別為費(fèi)用的三為顯示。(5)模塊SCAN_LED的實(shí)現(xiàn)(如圖4.1.5所示)圖4.1.5模塊SCAN_LED圖該模塊實(shí)現(xiàn)顯示車費(fèi)功能。BT為選位信號,SG譯碼信號4.2系統(tǒng)仿真:系統(tǒng)仿真是在實(shí)際系統(tǒng)上進(jìn)行實(shí)驗(yàn)研究比較困難時(shí)適用的必不可少的工具,它是指通過系統(tǒng)模型實(shí)驗(yàn)去研究一個(gè)已經(jīng)存在或正在設(shè)計(jì)的系統(tǒng)的過程,通俗地講,就是進(jìn)行模型實(shí)驗(yàn)。因而,系統(tǒng)仿真的結(jié)果決定整個(gè)課程設(shè)計(jì)任務(wù)完成的到位程度。程序輸入完成后進(jìn)行編譯,編譯完成后,可以對所進(jìn)行的設(shè)計(jì)進(jìn)行仿真,本課程設(shè)計(jì)的仿真平臺是MAX+plusⅡ,通過對VHDL源程序進(jìn)行編譯檢錯(cuò),然后創(chuàng)建波形文件(后綴名為.scf),加入輸入輸出變量,選擇適用的芯片以及設(shè)定仿真結(jié)束時(shí)間,設(shè)置好輸入初值進(jìn)行仿真,得到仿真波形圖:1.模塊MS的結(jié)果驗(yàn)證(如圖4.2.1)圖4.2.1當(dāng)JS為高電平,CLK_OUT按照CLK1輸出;低電平時(shí),按照CLK0輸出2模塊SOUT的結(jié)果驗(yàn)證(如圖4.2.2)enable高電平時(shí),每一個(gè)時(shí)鐘上升沿時(shí),CQI計(jì)數(shù)加1,若CQI<=30時(shí),state賦01,30<CQI<=80時(shí),state賦10態(tài),…..;enable低電平時(shí),CQI計(jì)數(shù)暫停,保持不變圖4.2.23模塊PULSE的結(jié)果驗(yàn)證(如圖4.2.3)每個(gè)CLK0上升沿時(shí),CNT計(jì)數(shù)加1,加到4時(shí)在下一個(gè)時(shí)鐘上升沿賦值0;cnt不為0時(shí)fout賦值高電平,否則低電平圖4.2.34模塊COUNTER的結(jié)果驗(yàn)證(如圖4.2.4)SI為出租車狀態(tài)信號:“00”表示計(jì)費(fèi)值停止,Q1~Q3不變;“01”計(jì)費(fèi)清零,設(shè)置為起步價(jià)10元,Q2=1,Q3=0,Q1=0;“10”正常計(jì)費(fèi),每公里1元,“11”超過20元后,每公里1.5元;Q1,Q2,Q3的信號分別賦值給C1,C2,C3圖4.2.45模塊SCAN_LED的結(jié)果驗(yàn)證(如圖4.2.5)BT位選,SG譯碼對應(yīng)數(shù)字0~9圖4.2.56模塊TAXI的結(jié)果驗(yàn)證(如圖4.2.6)圖結(jié)果分析出租車計(jì)費(fèi)器系統(tǒng)的設(shè)計(jì)已全部完成,能按預(yù)期的效果進(jìn)行模擬汽車啟動、停止、暫停等功能,并設(shè)計(jì)動態(tài)掃描電路顯示車費(fèi)數(shù)目,由動態(tài)掃描電路來完成。車暫時(shí)停止不計(jì)費(fèi),車費(fèi)保持不變。若停止則車費(fèi)清零,等待下一次計(jì)費(fèi)的開始。出租車計(jì)費(fèi)器系統(tǒng)的設(shè)計(jì)已全部完成,能按預(yù)期的效果進(jìn)行模擬汽車啟動、停止、暫停等功能,并設(shè)計(jì)動態(tài)掃描電路顯示車費(fèi)數(shù)目,由動態(tài)掃描電路來完成。車暫時(shí)停止不計(jì)費(fèi),車費(fèi)保持不變。若停止則車費(fèi)清零,等待下一次計(jì)費(fèi)的開始。各模塊完成后,在將它們組合成完整的出租車系統(tǒng),在設(shè)計(jì)過程中還需要改進(jìn)的是控制系統(tǒng)的糾錯(cuò)功能。出租車計(jì)費(fèi)系統(tǒng)的設(shè)計(jì)中體現(xiàn)了VHDL覆蓋面廣,描述能力強(qiáng),是一個(gè)多層次的硬件描述語言及PLD器件速度快,使用方便,便于修改等特點(diǎn),本設(shè)計(jì)在實(shí)用方面具有一定的價(jià)值。5結(jié)束語課程設(shè)計(jì)是我們專業(yè)課程知識綜合應(yīng)用的實(shí)踐訓(xùn)練,著是我們邁向社會,從事職業(yè)工作前一個(gè)必不少的過程.”千里之行始于足下”,通過這次課程設(shè)計(jì),我深深體會到這句千古名言的真正含義.我今天認(rèn)真的進(jìn)行課程設(shè)計(jì),學(xué)會腳踏實(shí)地邁開這一步,就是為明天能穩(wěn)健地在社會大潮中奔跑打下堅(jiān)實(shí)的基礎(chǔ)。通過這次實(shí)驗(yàn)使我收獲很多,對書本理論知識有了進(jìn)一步加深,初步掌握了MAXPLUSII軟件的一些設(shè)計(jì)使用方法。對一些器件的使用方法了解更深刻了,如一些器件的使能端的作用等。主要有以下一些實(shí)驗(yàn)感想應(yīng)該對實(shí)驗(yàn)原理有深刻理解;做實(shí)驗(yàn)必須不急不躁,不能看見其他同學(xué)做的快就沉不住氣了;熟練掌握其他軟件是必要的,如Matlab軟件、Excel、Word等;必須學(xué)會自己調(diào)試電路,一般第一次設(shè)計(jì)出的電路都會通不過編譯的,所以要學(xué)會調(diào)試電路,而不是等老師解答或同學(xué)幫助;致謝經(jīng)過三周的奮戰(zhàn)我的課程設(shè)計(jì)終于完成了。在沒有做課程設(shè)計(jì)以前覺得課程設(shè)計(jì)只是對這半年來所學(xué)知識的單純總結(jié),但是通過這次做課程設(shè)計(jì)發(fā)現(xiàn)自己的看法有點(diǎn)太片面。課程設(shè)計(jì)不僅是對前面所學(xué)知識的一種檢驗(yàn),而且也是對自己能力的一種提高。在這次課程設(shè)計(jì)中也使我們的同學(xué)關(guān)系更進(jìn)一步了,同學(xué)之間互相幫助,有什么不懂的大家在一起商量,聽聽不同的看法對我們更好的理解知識,所以在這里非常感謝幫助我的同學(xué)。在此要感謝我們的指導(dǎo)老師陳老師對我們悉心的指導(dǎo),感謝老師們給我們的幫助。在設(shè)計(jì)過程中,我通過查閱大量有關(guān)資料,與同學(xué)交流經(jīng)驗(yàn)和自學(xué),并向老師請教等方式,使自己學(xué)到了不少知識,也經(jīng)歷了不少艱辛,收獲頗豐。參考文獻(xiàn)[1] 曹昕燕,周鳳臣,聶春燕.EDA技術(shù)實(shí)驗(yàn)與課程設(shè)計(jì)【M】.清華大學(xué)出版社[2] 劉欲曉,方強(qiáng),黃宛寧.EDA技術(shù)與VHDL電路開發(fā)應(yīng)用實(shí)踐【M】.電子工業(yè)出版社[3] 潘松,黃繼業(yè).EDA技術(shù)實(shí)用教程(第三版)【M】.科學(xué)出版社[4]趙巖嶺,劉春等.在MAX+PLUSII平臺下用VHDL進(jìn)行數(shù)字電路設(shè)計(jì).西安:希典出版社,2005[5]康華光主編.電子技術(shù)基礎(chǔ)模擬部分.北京:高等教育出版社,2006[6]閻石主編.數(shù)字電子技術(shù)基礎(chǔ).北京:高等教育出版社,2003附錄1:模塊MS清單//程序名稱:MS//程序功能:模塊MS,輸入端口CK0、CK1為兩個(gè)不同的時(shí)鐘信號,來模擬汽車的加速和勻速,JS加速按鍵。//程序作者:金人佼//最后修改日期:2010.12.31LIBRARYIEEE;USEIEEE.STD_LOGIC_1164.ALL;ENTITYMSISPORT(CK0:INSTD_LOGIC;//慢速檔的時(shí)鐘信號CK1:INSTD_LOGIC;//快速檔的時(shí)鐘信號JS:INSTD_LOGIC;//換擋按鍵信號CLK_OUT:OUTSTD_LOGIC);ENDMS;ARCHITECTUREONEOFMSISBEGINPROCESS(JS,CK0,CK1)BEGINIFJS='0'THENCLK_OUT<=CK0;//JS低電平,則為慢速檔ELSECLK_OUT<=CK1;//JS高電平,快速檔ENDIF;ENDPROCESS;ENDONE;附錄2:模塊SOUT清單//程序名稱:SOUT//程序功能:該模塊實(shí)現(xiàn)車行狀態(tài)輸出功能,其中clk為時(shí)鐘信號,enable為啟動使能信號,sto暫停信號,clr為清零信號,st為狀態(tài)信號。//程序作者:金人佼//最后修改日期:2010.12.31LIBRARYIEEE;USEIEEE.STD_LOGIC_1164.ALL;USEIEEE.STD_LOGIC_UNSIGNED.ALL;ENTITYSOUTISPORT(CLK:INSTD_LOGIC;ENABLE:INSTD_LOGIC;STO:INSTD_LOGIC;CLR:INSTD_LOGIC;ST:OUTSTD_LOGIC_VECTOR(1DOWNTO0));ENDSOUT;ARCHITECTUREONEOFSOUTISBEGINPROCESS(CLK,ENABLE,STO,CLR)VARIABLECQI:STD_LOGIC_VECTOR(7DOWNTO0);VARIABLESTATE:STD_LOGIC_VECTOR(1DOWNTO0);BEGINIFCLR='0'THENCQI:=(OTHERS=>'0');//CLR低電平,CQI清零ELSIFCLK'EVENTANDCLK='1'THEN//CLK上升沿觸發(fā)IFSTO='1'THENSTATE:="00";CQI:=CQI;//STO高電平時(shí),state賦00態(tài)ELSIFENABLE='1'THEN//ENABLE高電平,CQI計(jì)數(shù)加1CQI:=CQI+1;IFCQI<=30THENSTATE:="01";//CQI<=30時(shí),state賦01態(tài)ELSIFCQI>30ANDCQI<=80THENSTATE:="10"; //30<CQI<=80時(shí),state賦10態(tài)ELSESTATE:="11";//CQI>80時(shí),state賦11態(tài)ENDIF;ENDIF;ENDIF;ST<=STATE;ENDPROCESS;ENDONE;附錄3:模塊PULSE//程序名稱:PULSE//程序功能:該模塊實(shí)現(xiàn)將時(shí)鐘信號5分頻功能。//程序作者:金人佼//最后修改日期:2010.12.31LIBRARYIEEE;USEIEEE.STD_LOGIC_1164.ALL;USEIEEE.STD_LOGIC_UNSIGNED.ALL;ENTITYPULSEISPORT(CLK0:INSTD_LOGIC;FOUT:OUTSTD_LOGIC);ENDPULSE;ARCHITECTUREONEOFPULSEISBEGINPROCESS(CLK0)VARIABLECNT:STD_LOGIC_VECTOR(2DOWNTO0);VARIABLEFULL:STD_LOGIC;BEGINIFCLK0'EVENTANDCLK0='1'THENIFCNT="100"THEN//CNT計(jì)數(shù)到5(“100”)CNT:="000";//CNT清零FULL:='1';//FULL高電平 ELSECNT:=CNT+1;//否則計(jì)數(shù)CNT加1FULL:='0';//FULL賦低電平ENDIF;ENDIF;FOUT<=FULL;//FULL為CLK的五分頻信號,賦值給FOUT做輸出信號ENDPROCESS;ENDONE;附錄4:模塊COUNTER//程序名稱:COUNTER//程序功能:實(shí)現(xiàn)汽車模擬計(jì)費(fèi)功能。clr1為清零信號,si為狀態(tài)信號,c1,c2,c3分別為費(fèi)用的三為顯示。//程序作者:金人佼//最后修改日期:2010.12.31LIBRARYIEEE;USEIEEE.STD_LOGIC_1164.ALL;USEIEEE.STD_LOGIC_UNSIGNED.ALL;ENTITYCOUNTERISPORT(CLK_DIV:INSTD_LOGIC;CLR1:INSTD_LOGIC;SI:INSTD_LOGIC_VECTOR(1DOWNTO0);C1:OUTSTD_LOGIC_VECTOR(3DOWNTO0);C2:OUTSTD_LOGIC_VECTOR(3DOWNTO0);C3:OUTSTD_LOGIC_VECTOR(3DOWNTO0));ENDCOUNTER;ARCHITECTUREONEOFCOUNTERISBEGINPROCESS(CLK_DIV,CLR1,SI)VARIABLEQ1:STD_LOGIC_VECTOR(3DOWNTO0);VARIABLEQ2:STD_LOGIC_VECTOR(3DOWNTO0);VARIABLEQ3:STD_LOGIC_VECTOR(3DOWNTO0);BEGINIFCLR1='0'THENQ1:="0000";Q2:="0000";Q3:="0000";//CLR低電平,清零ELSIFCLK_DIV'EVENTANDCLK_DIV='1'THEN//CLK_DIV上升沿觸發(fā)CASESIIS//SI:“00”表示計(jì)費(fèi)值停止,“01”計(jì)費(fèi)清零,設(shè)置為起步價(jià)10元,“10”正常計(jì)費(fèi),每公里1元,“11”超過20元后,每公里1.5元;WHEN"00"=>Q1:=Q1;Q2:=Q2;Q3:=Q3;WHEN"01"=>Q1:="0000";Q2:="0000";Q3:="0001";//起步價(jià)10元WHEN"10"=>IFQ2<"1001"THENQ2:=Q2+1;ELSEQ2:="0000";IFQ3<"1001"THENQ3:=Q3+1;ENDIF;ENDIF;Q1:="0000";WHEN"11"=>IFQ1<"0101"THENQ1:=Q1+5;ELSEQ1:="0000";ENDIF;IFQ1="0101"THENIFQ2<"1001"THENQ2:=Q2+1;ELSEQ2:="0000";IFQ3<"1001"THENQ3:=Q3+1;ENDIF;ENDIF;ELSEIFQ2<"1001"THENQ2:=Q2+2;ELSEQ2:="0001";IFQ3<"1001"THENQ3:=Q3+1;ENDIF;ENDIF;ENDIF;WHENOTHERS=>NULL;ENDCASE;ENDIF;C1<=Q1;C2<=Q2;C3<=Q3;ENDPROCESS;ENDONE;附錄5:模塊SCAN_LED的實(shí)現(xiàn)//程序名稱:SCAN_LED//程序功能:該模塊實(shí)現(xiàn)顯示車費(fèi)功能。BT為選位信號,SG譯碼信號。//程序作者:金人佼//最后修改日期:2010.12.31LIBRARYIEEE;USEIEEE.STD_LOGIC_1164.ALL;USEIEEE.STD_LOGIC_UNSIGNED.ALL;ENTITYSCAN_LEDISPORT(DI1:INSTD_LOGIC_VECTOR(3DOWNTO0);DI2:INSTD_LOGIC_VECTOR(3DOWNTO0);DI3:INSTD_LOGIC_VECTOR(3DOWNTO0);CLK2:INSTD_LOGIC;SG:OUTSTD_LOGIC_VECTOR(6DOWNTO0);BT:OUTSTD_LOGIC_VECTOR(2DOWNTO0));ENDSCAN_LED;ARCHITECTUREONEOFSCAN_LEDISSIGNALCNT4:STD_LOGIC_VECTOR(1DOWNTO0);SIGNALA:STD_LOGIC_VECTOR(3DOWNTO0);BEGINP1:PROCESS(CLK2)VARIABLESQ:STD_LOGIC_VECTOR(1DOWNTO0);BEGINIFCLK2'EVENTANDCLK2='1'THENIFSQ="10"THENSQ:="00";//位選信號,1-3位循環(huán)ELSESQ:=SQ+1;ENDIF;ENDIF;CNT4<=SQ;ENDPROCESSP1;P2:PROCESS(CNT4)BEGINCASECNT4ISWHEN"00"=>BT<="001";A<=DI1;WHEN"01"=>BT<="010";A<=DI2;WHEN"10"=>BT<="100";A<=DI3;WHEN"11"=>BT<="100";A<="1111";WHENOTHERS=>NULL;ENDCASE;ENDPROCESSP2;P3:PROCESS(A)BEGINCASEAIS//根據(jù)A的值,顯示0~9WHEN"0000"=>SG<="0111111";//數(shù)碼管顯示數(shù)字0WHEN"0001"=>SG<="0000110";//數(shù)碼管顯示數(shù)字1WHEN"0010"=>SG<="1011011";//數(shù)碼管顯示數(shù)字2WHEN"0011"=>SG<="1001111";//顯示數(shù)字3WHEN"0100"=>SG<="1100110";//顯示數(shù)字4WHEN"0101"=>SG<="1101101";//顯示數(shù)字5WHEN"0110"=>SG<="1111101";//顯示數(shù)字6WHEN"0111"=>SG<="0000111";//顯示數(shù)字7WHEN"1000"=>SG<="1111111";//顯示數(shù)字8WHEN"1001"=>SG<="1101111";//顯示數(shù)字9WHENOTHERS=>NULL;ENDCASE;ENDPROCESSP3;ENDONE;附錄6:模塊TAXI//程序名稱:TAXI//程序功能:該模塊為最終的頂層模塊。//程序作者:金人佼//最后修改日期:2010.12.31LIBRARYIEEE;LIBRARYIEEE;USEIEEE.STD_LOGIC_1164.ALL;ENTITYTAXIISPORT(T_CLK0:INSTD_LOGIC;T_CLK1:INSTD_LOGIC;T_CLK2:INSTD_LOGIC;T_JS:INSTD_LOGIC;T_ENABLE:INSTD_LOGIC;T_CLR:INSTD_LOGIC;T_STO:INSTD_LOGIC;T_BT:OUTSTD_LOGIC_VECTOR(2DOWNTO0);T_SG:OUTSTD_LOGIC_VECTOR(6DOWNTO0));ENDTAXI;ARCHITECTURESTRUCOFTAXIIS//頂層模塊設(shè)計(jì) COMPONENTMSPORT(CK0:INSTD_LOGIC;CK1:INSTD_LOGIC;JS:INSTD_LOGIC;CLK_OUT:OUTSTD_LOGIC);ENDCOMPONENT;COMPONENTSOUTPORT(CLK:INSTD_LOGIC;ENABLE:INSTD_LOGIC;STO:INSTD_LOGIC;CLR:INSTD_LOGIC;ST:OUTSTD_LOGIC_VECTOR(1DOWNTO0));ENDCOMPONENT;COMPONENTPULSEPORT(CLK0:INSTD_LOGIC;FOUT:OUTSTD_LOGIC);ENDCOMPONENT;COMPONENTCOUNTERPORT(CLK_DIV:INSTD_LOGIC;CLR1:INSTD_LOGIC;SI:INSTD_LOGIC_VECTOR(1DOWNTO0);C1:OUTSTD_LOGIC_VECTOR(3DOWNTO0);C2:OUTSTD_LOGIC_VECTOR(3DOWNTO0);C3:OUTSTD_LOGIC_VECTOR(3DOWNTO0));ENDCOMPONENT;COMPONENTSCAN_LEDPORT(DI1:INSTD_LOGIC_VECTOR(3DOWNTO0);DI2:INSTD_LOGIC_VECTOR(3DOWNTO0);DI3:INSTD_LOGIC_VECTOR(3DOWNTO0);CLK2:INSTD_LOGIC;SG:OUTSTD_LOGIC_VECTOR(6DOWNTO0);BT:OUTSTD_LOGIC_VECTOR(2DOWNTO0));ENDCOMPONENT;SIGNALL_CLK:STD_LOGIC;SIGNALL_FOUT:STD_LOGIC;SIGNALL_ST:STD_LOGIC_VECTOR(1DOWNTO0);SIGNALL_C1:STD_LOGIC_VECTOR(3DOWNTO0);SIGNALL_C2:STD_LOGIC_VECTOR(3DOWNTO0);SIGNALL_C3:STD_LOGIC_VECTOR(3DOWNTO0);BEGIN//元件例化U0:MSPORTMAP(CK0=>T_CLK0,CK1=>T_CLK1,JS=>T_JS,CLK_OUT=>L_CLK);U1:SOUTPORTMAP(CLK=>L_CLK,ENABLE=>T_ENABLE,CLR=>T_CLR,STO=>T_STO,ST=>L_ST);U2:PULSEPORTMAP(CLK0=>L_CLK,FOUT=>L_FOUT);U3:COUNTERPORTMAP(CLR1=>T_CLR,SI=>L_ST,CLK_DIV=>L_FOUT,C3=>L_C3,C2=>L_C2,C1=>L_C1);U4:SCAN_LEDPORTMAP(CLK2=>T_CLK2,DI3=>L_C3,DI2=>L_C2,DI1=>L_C1,BT=>T_BT,SG=>T_SG);ENDSTRUC;ENDONE;ganemploymenttribunalclaimEmploymenttribunalssortoutdisagreementsbetweenemployersandemployees.Youmayneedtomakeaclaimtoanemploymenttribunalif:youdon'tagreewiththedisciplinaryactionyouremployerhastakenagainstyouyouremployerdismissesyouandyouthinkthatyouhavebeendismissedunfairly.Formoreinformationaboutdismissalandunfairdismissal,see

Dismissal.Youcanmakeaclaimtoanemploymenttribunal,evenifyouhaven't

appealed

againstthedisciplinaryactionyouremployerhastakenagainstyou.However,ifyouwinyourcase,thetribunalmayreduceanycompensationawardedtoyouasaresultofyourfailuretoappeal.Rememberthatinmostcasesyoumustmakeanapplicationtoanemploymenttribunalwithinthreemonthsofthedatewhentheeventyouarecomplainingabouthappened.Ifyourapplicationisreceivedafterthistimelimit,thetribunalwillnotusuallyacceptit.Ifyouareworriedabouthowthetimelimitsapplytoyou,takeadvicefromoneoftheorganisationslistedunder

Furtherhelp.Employmenttribunalsarelessformalthansomeothercourts,butitisstillalegalprocessandyouwillneedtogiveevidenceunderanoathoraffirmation.Mostpeoplefindmakingaclaimtoanemploymenttribunalchallenging.Ifyouarethinkingaboutmakingaclaimtoanemploymenttribunal,youshouldgethelpstraightawayfromoneoftheorganisationslistedunder

Furtherhelp.Ifyouarebeingrepresentedbyasolicitoratthetribunal,theymayaskyoutosignanagreementwhereyoupaytheirfeeoutofyourcompensationifyouwinthecase.Thisisknownasa

damages-basedagreement.InEnglandandWales,yoursolicitorcan'tchargeyoumorethan35%ofyourcompensation

ifyouwinthecase.Ifyouarethinkingaboutsigningupfor

adamages-basedagreement,youshouldmakesureyou'reclearaboutthetermsoftheagreement.Itmightbebesttogetadvicefromanexperiencedadviser,forexample,ataCitizensAdviceBureau.

TofindyournearestCAB,includingthosethatgiveadvicebye-mail,clickon

nearestCAB.Formoreinformationaboutmakingaclaimtoanemploymenttribunal,see

Employmenttribunals.The(lackof)airupthereWatchmCaymanIslands-basedWebb,theheadofFifa'santi-racismtaskforce,isinLondonfortheFootballAssociation's150thanniversarycelebrationsandwillattendCity'sPremierLeaguematchatChelseaonSunday."IamgoingtobeatthematchtomorrowandIhaveaskedtomeetYayaToure,"hetoldBBCSport."Formeit'sabouthowhefeltandIwouldliketospeaktohimfirsttofindoutwhathisexperiencewas."Uefahas

openeddisciplinaryproceedingsagainstCSKA

forthe"racistbehaviouroftheirfans"during

City's2-1win.MichelPlatini,presidentofEuropeanfootball'sgoverningbody,hasalsoorderedanimmediateinvestigationintothereferee'sactions.CSKAsaidtheywere"surprisedanddisappointed"byToure'scomplaint.InastatementtheRussiansideadded:"WefoundnoracistinsultsfromfansofCSKA."Agehasreachedtheendofthebeginningofaword.Maybeguiltyinhisseemstopassingalotofdifferentlifebecametheappearanceofthesameday;Maybebackinthepast,tooneselftheparanoidweirdbeliefdisillusionment,thesedays,mymindhasbeenverymessy,inmymindconstantly.Alwaysfeeloneselfshouldgotodosomething,orwritesomething.Twentyyearsoflifetrajectorydeeplyshallow,suddenlyfeelsomething,doit.一字開頭的年齡已經(jīng)到了尾聲。或許是愧疚于自己似乎把轉(zhuǎn)瞬即逝的很多個(gè)不同的日子過成了同一天的樣子;或許是追溯過去,對自己那些近乎偏執(zhí)的怪異信念的醒悟,這些天以來,思緒一直很凌亂,在腦海中不斷糾纏??傆X得自己自己似乎應(yīng)該去做點(diǎn)什么,或者寫點(diǎn)什么。二十年的人生軌跡深深淺淺,突然就感覺到有些事情,非做不可了。Theendofourlife,andcanmeetmanythingsreallydo?而窮盡我們的一生,又能遇到多少事情是真正地非做不可?Duringmychildhood,thinkluckymoneyandnewclothesarenecessaryforNewYear,butastheadvanceoftheage,willbemoreandmorefoundthatthosethingsareoptional;Juniorhighschool,thoughttohaveacrushonjustmeansthattherealgrowth,butoverthepastthreeyearslater,hiswritingofalumniinpeace,suddenlyfoundthatisn'treallygrowup,itseemsisnotsoimportant;Theninhighschool,thinkdon'twanttogiveventtooutyourinnervoicecanbeinthehighschoolchildrenofthefeelingsinaperiod,butwaseventuallyinfarctionwhengraduationpartyinthethroat,lateragainstoodonthepitchhehassweatprofusely,lookedathisthrownabasketballhoops,suddenlyfoundhimselfhasalreadycan'trememberhisappearance.童年時(shí),覺得壓歲錢和新衣服是過年必備,但是隨著年齡的推進(jìn),會越來越發(fā)現(xiàn),那些東西根本就可有可無;初中時(shí),以為要有一場暗戀才意味著真正的成長,但三年過去后,自己心平氣和的寫同學(xué)錄的時(shí)候,突然就發(fā)現(xiàn)是不是真正的成長了,好像并沒有那么重要了;然后到了高中,覺得非要吐露出自己的心聲才能為高中生涯里的懵懂情愫劃上一個(gè)句點(diǎn),但畢業(yè)晚會的時(shí)候最終還是被梗塞在了咽喉,后來再次站在他曾經(jīng)揮汗如雨的球場,看著他投過籃球的球框時(shí),突然間發(fā)現(xiàn)自己已經(jīng)想不起他的容顏。Originally,thisworld,canproduceachemicalreactiontoanevent,inadditiontoresolutely,havetodo,andtime.原來,這個(gè)世界上,對某個(gè)事件能產(chǎn)生化學(xué)反應(yīng)的,除了非做不可的堅(jiān)決,還有,時(shí)間。Aperson'stime,yourideasarealwaysspecialtoclear.Want,want,lineisclear,asifnothingcouldshakehis.Alsoonceseemedtobedeterminedtodosomething,butmoreoftenishebackedoutatlast.Dislikehiscowardice,finallyfoundthattherearealotoflove,therearealotofmiss,likeshadowreallyhavebeendoomed.Thosewhodo,justgreenyearsoneselfgiveoneselfanarminjection,orisaself-righteousspiritual.一個(gè)人的時(shí)候,自己的想法總是特別地清晰。想要的,不想要的,界限明確,好像沒有什么可以撼動自己。也曾經(jīng)好像已經(jīng)下定了決心去做某件事,但更多的時(shí)候是最后又打起了退堂鼓。嫌惡過自己的怯懦,最終卻發(fā)現(xiàn)有很多緣分,有很多錯(cuò)過,好像冥冥之中真的已經(jīng)注定。那些曾經(jīng)所謂的非做不可,只是青蔥年華里自己給自己注射的一支強(qiáng)心劑,或者說,是自以為是的精神寄托罷了。Atthemoment,theskyisdark,theairisfreshfactorafterjustrained.Suddenlythoughtofblueplaidshirt;Thosewerebrokenintovariousshapesofstationery;Fromthecorneratthebeginningofdeepfriendship;Havedeclaredtheendoftheencounterthathaven'tstartplanning...Thoseyears,thosedaysofdo,finally,likeyouth,willendinourlife.此刻,天空是陰暗的,空氣里有著剛下過雨之后的清新因子。突然想到那件藍(lán)格子襯衫;那些被折成各種各樣形狀的信紙;那段從街角深巷伊

溫馨提示

  • 1. 本站所有資源如無特殊說明,都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請下載最新的WinRAR軟件解壓。
  • 2. 本站的文檔不包含任何第三方提供的附件圖紙等,如果需要附件,請聯(lián)系上傳者。文件的所有權(quán)益歸上傳用戶所有。
  • 3. 本站RAR壓縮包中若帶圖紙,網(wǎng)頁內(nèi)容里面會有圖紙預(yù)覽,若沒有圖紙預(yù)覽就沒有圖紙。
  • 4. 未經(jīng)權(quán)益所有人同意不得將文件中的內(nèi)容挪作商業(yè)或盈利用途。
  • 5. 人人文庫網(wǎng)僅提供信息存儲空間,僅對用戶上傳內(nèi)容的表現(xiàn)方式做保護(hù)處理,對用戶上傳分享的文檔內(nèi)容本身不做任何修改或編輯,并不能對任何下載內(nèi)容負(fù)責(zé)。
  • 6. 下載文件中如有侵權(quán)或不適當(dāng)內(nèi)容,請與我們聯(lián)系,我們立即糾正。
  • 7. 本站不保證下載資源的準(zhǔn)確性、安全性和完整性, 同時(shí)也不承擔(dān)用戶因使用這些下載資源對自己和他人造成任何形式的傷害或損失。

評論

0/150

提交評論