計(jì)算機(jī)組成原理第二版唐朔飛課后習(xí)題答案

計(jì)算機(jī)組成原理第二版唐朔飛課后習(xí)題答案

第1章計(jì)算機(jī)系統(tǒng)概論

1.什么是計(jì)算機(jī)系統(tǒng)、計(jì)算機(jī)硬件和計(jì)算機(jī)軟件？硬件和軟件哪個更

重要？

解：P3

計(jì)算機(jī)系統(tǒng)：由計(jì)算機(jī)硬件系統(tǒng)和軟件系統(tǒng)組成的綜合體。

計(jì)算機(jī)硬件：指計(jì)算機(jī)中的電子線路和物理裝置。

2.如何理解計(jì)算機(jī)的層次結(jié)構(gòu)？答：計(jì)算機(jī)硬件、系統(tǒng)軟件和應(yīng)用軟

件構(gòu)成了計(jì)算機(jī)系統(tǒng)的三個層次結(jié)構(gòu)。

(1)硬件系統(tǒng)是最內(nèi)層的，它是整個計(jì)算機(jī)系統(tǒng)的基礎(chǔ)和核心。

(2)系統(tǒng)軟件在硬件之外，為用戶提供一個基本操作界面。

(3)應(yīng)用軟件在最外層，為用戶提供解決具體問題的應(yīng)用系統(tǒng)界面。

通常將硬件系統(tǒng)之外的其余層稱為虛擬機(jī)。各層次之間關(guān)系密切，上層是

下層的擴(kuò)展，下層是上層的基礎(chǔ)，各層次的劃分不是絕對的。

4.如何理解計(jì)算機(jī)組成和計(jì)算機(jī)體系結(jié)構(gòu)？答：計(jì)算機(jī)體系結(jié)構(gòu)是指

那些能夠被程序員所見到的計(jì)算機(jī)系統(tǒng)的屬性，如指令系統(tǒng)、數(shù)據(jù)類型、

尋址技術(shù)組成及I/O機(jī)理等。計(jì)算機(jī)組成是指如何實(shí)現(xiàn)計(jì)算機(jī)體系結(jié)構(gòu)所

體現(xiàn)的屬性，包含對程序員透明的硬件細(xì)節(jié)，如組成計(jì)算機(jī)系統(tǒng)的各個功

能部件的結(jié)構(gòu)和功能，及相互連接方法等。

5.馮諾依曼計(jì)算機(jī)的特點(diǎn)是什么？

解：馮？諾依曼計(jì)算機(jī)的特點(diǎn)是：P8

計(jì)算機(jī)由運(yùn)算器、控制器、存儲器、輸入設(shè)備、輸出設(shè)備五大部件組

成；指令和數(shù)據(jù)

以同同等地位存放于存儲器內(nèi)，并可以按地址訪問；指令和數(shù)據(jù)均用

二進(jìn)制表示；

指令由操作碼、地址碼兩大部分組成，操作碼用來表示操作的性質(zhì)，

地址碼用來表示

操作數(shù)在存儲器中的位置；指令在存儲器中順序存放，通常自動順序

取出執(zhí)行；機(jī)

器以運(yùn)算器為中心（原始馮諾依曼機(jī)）。

6.畫出計(jì)算機(jī)硬件組成框圖，說明各部件的作用及計(jì)算機(jī)系統(tǒng)的主要

技術(shù)指標(biāo)。

答：計(jì)算機(jī)硬件組成框圖如下：

算）或CPI（執(zhí)行一條指令所需的時鐘周期數(shù)）來衡量。CPU執(zhí)行時

間是指CPU

各部件的作用如下：

控制器：整機(jī)的指揮中心，它使計(jì)算機(jī)的各個部件自動協(xié)調(diào)工作。

運(yùn)算器：對數(shù)據(jù)信息進(jìn)行處理的部件，用來進(jìn)行算術(shù)運(yùn)算和邏輯運(yùn)算。

存儲器：存放程序和數(shù)據(jù)，是計(jì)算機(jī)實(shí)現(xiàn)“存儲程序控制”的基礎(chǔ)。

輸入設(shè)備：將人們熟悉的信息形式轉(zhuǎn)換成計(jì)算機(jī)可以接受并識別的信

息形式的設(shè)備。輸出設(shè)備：將計(jì)算機(jī)處理的結(jié)果（二進(jìn)制信息）轉(zhuǎn)換成人

類或其它設(shè)備可以接收和識別的信息形式的設(shè)備。

計(jì)算機(jī)系統(tǒng)的主要技術(shù)指標(biāo)有：

機(jī)器字長：指CPU一次能處理的數(shù)據(jù)的位數(shù)。通常與CPU的寄存器的

位數(shù)有關(guān)，字長越長，數(shù)的表示范圍越大，精度也越高。機(jī)器字長也會影

響計(jì)算機(jī)的運(yùn)算速度。

數(shù)據(jù)通路寬度：數(shù)據(jù)總線一次能并行傳送的數(shù)據(jù)位數(shù)。

存儲容量：指能存儲信息的最大容量，通常以字節(jié)來衡量。一般包含

主存容量和輔存容量。

運(yùn)算速度：通常用MIPS（每秒百萬條指令）、MFLOPS

（每秒百萬次浮點(diǎn)運(yùn)

對特定程序的執(zhí)行時間

主頻：機(jī)器內(nèi)部主時鐘的運(yùn)行頻率，是衡量機(jī)器速度的重要參數(shù)。吞

吐量：指流入、處理和流出系統(tǒng)的信息速率。它主要取決于主存的存取周

期。

響應(yīng)時間：計(jì)算機(jī)系統(tǒng)對特定事件的響應(yīng)時間，如實(shí)時響應(yīng)外部中斷

的時間等。

7.解釋下列概念：

主機(jī)、CPU、主存、存儲單元、存儲元件、存儲基元、存儲元、存儲

字、存儲字長、存儲容量、機(jī)器字長、指令字長。

解：P9-10

主機(jī)：是計(jì)算機(jī)硬件的主體部分，由CPU和主存儲器MM合成為主機(jī)。

CPU：中央處理器，是計(jì)算機(jī)硬件的核心部件，由運(yùn)算器和控制器組

成；（早期的運(yùn)算器和控制器不在同一芯片上，現(xiàn)在的CPU內(nèi)除含有運(yùn)算

器和控制器外還集成了CACHE）o

主存：計(jì)算機(jī)中存放正在運(yùn)行的程序和數(shù)據(jù)的存儲器，為計(jì)算機(jī)的主

要工作存儲器，可隨機(jī)存取；由存儲體、各種邏輯部件及控制電路組成。

存儲單元：可存放一個機(jī)器字并具有特定存儲地址的存儲單位。存儲

元件：存儲一位二進(jìn)制信息的物理元件，是存儲器中最小的存儲單位，又

叫存儲基元或存儲元，不能單獨(dú)存取。

存儲字：一個存儲單元所存二進(jìn)制代碼的邏輯單位。存儲字長：一個

存儲單元所存儲的二進(jìn)制代碼的總位數(shù)。

存儲容量：存儲器中可存二進(jìn)制代碼的總量；（通常主、輔存容量分

開描述）

機(jī)器字長：指CPU一次能處理的二進(jìn)制數(shù)據(jù)的位數(shù)，通常與CPU的寄

存器位數(shù)有關(guān)。

指令字長：機(jī)器指令中二進(jìn)制代碼的總位數(shù)。

8.解釋下列英文縮寫的中文含義：

CPU、PC、IR、CU、ALU、ACC、MQ、某、MAR、MDR、I/O、MIPS、CPI、

FLOPS解：全面的回答應(yīng)分英文全稱、中文名、功能三部分。

CPU：CentralProceingUnit,中央處理機(jī)（器），是計(jì)算機(jī)硬件的核

心部件，主要由運(yùn)算器和控制器組成。

PC：ProgramCounter,程序計(jì)數(shù)器，其功能是存放當(dāng)前欲執(zhí)行指令的

地址，并可自動計(jì)數(shù)形成下一條指令地址。

IR：IntructionRegiter,指令寄存器,其功能是存放當(dāng)前正在執(zhí)行

的指令。

CU：ControlUnit,控制單元（部件），為控制器的核心部件，其功

能是產(chǎn)生微操作命令序列。

ALU：ArithmeticLogicUnit,算術(shù)邏輯運(yùn)算單元，為運(yùn)算器的核心部

件，其功能是進(jìn)行算術(shù)、邏輯運(yùn)算。

ACC：Accumulator,累加器，是運(yùn)算器中既能存放運(yùn)算前的操作數(shù)，

又能存放運(yùn)算結(jié)果的寄存器。

MQ：Multiplier-QuotientRegiter,乘商寄存器，乘法運(yùn)算時存放乘

數(shù)、

除法時存放商的寄存器

某:此字母沒有專指的縮寫含義，可以用作任一部件名，在此表示操

作數(shù)

寄存器，即運(yùn)算器中工作寄存器之一，用來存放操作數(shù)；

MAR:MemoryAddreRegiter,存儲器地址寄存器，在主存中用來存放欲

訪問的存儲單元的地址。

MDR:MemoryDataRegiter,存儲器數(shù)據(jù)緩沖寄存器，在主存中用來存

放從某單

元讀出、或要寫入某存儲單元的數(shù)據(jù)。

I/O:Input/Outputequipment,輸入/輸出設(shè)備，為輸入設(shè)備和輸出設(shè)

備的總稱，用于計(jì)算機(jī)內(nèi)部和外界信息的轉(zhuǎn)換與傳送o

MIPS:MillionIntructionPerSecond,每秒執(zhí)行百萬條指令數(shù)，為計(jì)

算機(jī)運(yùn)算速度指標(biāo)的一種計(jì)量單位。

9.畫出主機(jī)框圖，分別以存數(shù)指令“STAM”和加法指令“ADDM”(M

均為主存地址)為例，在圖中按序標(biāo)出完成該指令(包括取指令階段)的信

息流程(如一①)。假設(shè)主存容量為256M某32位，在指令字長、存儲字長、

機(jī)器字長相等的條件下，指出圖中各寄存器的位數(shù)。解:主機(jī)框圖如P13

圖1.11所示。

(1)STAM指令：PC—MAR,MAR—MM,MM—MDR,MDR—IR,

OP(IR)—CU,Ad(IR)—MAR,ACC—MDR,MAR—MM,WR

(2)ADDM指令：PC—MAR,MAR—MM,MM—MDR,MDR—IR,

OP(IR)—CU,Ad(IR)—MAR,RD,MM—MDR,MDR

一某,ADD,ALU—ACC,ACC—MDR,WR

假設(shè)主存容量256M某32位，在指令字長、存儲字長、機(jī)器字長相等

的條件下,ACC、某、IR、皿R寄存器均為32位,PC和MAR寄存器均為28

位。

10.指令和數(shù)據(jù)都存于存儲器中，計(jì)算機(jī)如何區(qū)分它們？解：計(jì)算機(jī)區(qū)分指

令和數(shù)據(jù)有以下2

種方法：通過不同的時間段來區(qū)分指令和數(shù)據(jù)，即在取指令階段(或

取指微程序)取出的為指令，在執(zhí)行指令階段(或相應(yīng)微程序)取出的即

為數(shù)據(jù)。

第2章計(jì)算機(jī)的發(fā)展及應(yīng)用

1.通常計(jì)算機(jī)的更新?lián)Q代以什么為依據(jù)?

答

P22

主要以組成計(jì)算機(jī)基本電路的元器件為依據(jù)，如電子管、晶體管、集

成電路

2.舉例說明專用計(jì)算機(jī)和通用計(jì)算機(jī)的區(qū)別。

答：按照計(jì)算機(jī)的效率、速度、價格和運(yùn)行的經(jīng)濟(jì)性和實(shí)用性可以將

計(jì)算機(jī)劃分為通用計(jì)算機(jī)和專用計(jì)算機(jī)。通用計(jì)算機(jī)適應(yīng)性強(qiáng)，但犧牲了

效率、速度和經(jīng)濟(jì)性，而專用計(jì)算機(jī)是最有效、最經(jīng)濟(jì)和最快的計(jì)算機(jī)，

但適應(yīng)性很差。例如個人電腦和計(jì)算器。

3.什么是摩爾定律？該定律是否永遠(yuǎn)生效？為什么？

答：P23,否，P36

第3章系統(tǒng)總線

1.什么是總線？總線傳輸有何特點(diǎn)？為了減輕總線負(fù)載，總線上的部

件應(yīng)具備什么特點(diǎn)？答：P41.總線是一種能由多個部件分時共享的公共信

息傳送線路。

總線傳輸?shù)奶攸c(diǎn)是：某一時刻只允許有一個部件向總線發(fā)送信息，但

多個部

件可以同時從總線上接收相同的信息。

為了減輕總線負(fù)載，總線上的部件應(yīng)通過三態(tài)驅(qū)動緩沖電路與總線連

通。

2.總線如何分類？什么是系統(tǒng)總線？系統(tǒng)總線又分為幾類，它們各有

何作用，是單向的，還是雙向的，它們與機(jī)器字長、存儲字長、存儲單元

有何關(guān)系？答：按照連接部件的不同，總線可以分為片內(nèi)總線、系統(tǒng)總線

和通信總線。

系統(tǒng)總線是連接CPU、主存、I/O各部件之間的信息傳輸線。

系統(tǒng)總線按照傳輸信息不同又分為地址線、數(shù)據(jù)線和控制線。地址線

是單向的，其根數(shù)越多，尋址空間越大，即CPU能訪問的存儲單元的個數(shù)

越多；數(shù)據(jù)線是雙向的，其根數(shù)與存儲字長相同，是機(jī)器字長的整數(shù)倍。

3.常用的總線結(jié)構(gòu)有幾種？不同的總線結(jié)構(gòu)對計(jì)算機(jī)的性能有什么影

響？舉例說明。

答：略。見P52-55

4.為什么要設(shè)置總線判優(yōu)控制？常見的集中式總線控制有幾種？各有

何特點(diǎn)？哪種方式響應(yīng)時間最快？哪種方式對電路故障最敏感？答：總線

判優(yōu)控制解決多個部件同時申請總線時的使用權(quán)分配問題；

常見的集中式總線控制有三種：鏈?zhǔn)讲樵?、?jì)數(shù)器定時查詢、獨(dú)立請

求；特點(diǎn)：鏈?zhǔn)讲樵?/p>

方式連線簡單，易于擴(kuò)充，對電路故障最敏感；計(jì)數(shù)器定時查詢方式

優(yōu)先級設(shè)置較靈活，對故障不敏感，連線及控制過程較復(fù)雜；獨(dú)立請求方

式速度最快，但硬件器件用量大，連線多，成本較高。

5.解釋下列概念：總線寬度、總線帶寬、總線復(fù)用、總線的主設(shè)備

（或主模塊）、總線的從設(shè)備（或從模塊）、總線的傳輸周期和總線的通

信控制。

答：P46

總線寬度：通常指數(shù)據(jù)總線的根數(shù)；

總線帶寬：總線的數(shù)據(jù)傳輸率，指單位時間內(nèi)總線上傳輸數(shù)據(jù)的位數(shù);

總線復(fù)用：指同一條信號線可以分時傳輸不同的信號。

總線的主設(shè)備（主模塊）：指一次總線傳輸期間，擁有總線控制權(quán)的

設(shè)備（模塊）；

總線的從設(shè)備（從模塊）：指一次總線傳輸期間，配合主設(shè)備完成數(shù)

據(jù)傳輸?shù)脑O(shè)備（模塊），它只能被動接受主設(shè)備發(fā)來的命令；

總線的傳輸周期：指總線完成一次完整而可靠的傳輸所需時間；總線

的通信控制：指總線傳送過程中雙方的時間配合方式。

6.試比較同步通信和異步通信。答：同步通信：指由統(tǒng)一時鐘控制的

通信，控制方式簡單，靈活性差，當(dāng)系統(tǒng)中各部件工作速度差異較大時，

總線工作效率明顯下降。適合于速度差別不大的場

合。

7.畫圖說明異步通信中請求與回答有哪幾種互鎖關(guān)系？

答：見P61-62,圖3.86

8.為什么說半同步通信同時保留了同步通信和異步通信的特點(diǎn)？答：

半同步通信既能像同步通信那樣由統(tǒng)一時鐘控制，又能像異步通信那樣允

許傳輸時間不一致，因此工作效率介于兩者之間。

9.分離式通訊有何特點(diǎn)，主要用于什么系統(tǒng)？

答：分離式通訊的特點(diǎn)是：（1）各模塊欲占用總線使用權(quán)都必須提

出申請；（2）在得到總線使用權(quán)后，主模塊在先定的時間內(nèi)向?qū)Ψ絺魉?/p>

信息，采用同步方式傳送，不再等待對方的回答信號；(3)各模塊在準(zhǔn)

備數(shù)據(jù)的過程中都不占用總線，使總線可接受其它模塊的請求；(4)總

線被占用時都在做有效工作，或者通過它發(fā)送命令，或者通過它傳送數(shù)據(jù),

不存在空閑等待時間，充分利用了總線的占用，從而實(shí)現(xiàn)了總線在多個主、

從模塊間進(jìn)行信息交叉重疊并行傳送。

分離式通訊主要用于大型計(jì)算機(jī)系統(tǒng)。

10.為什么要設(shè)置總線標(biāo)準(zhǔn)？你知道目前流行的總線標(biāo)準(zhǔn)有哪些？什

么叫plug

andplay哪些總線有這一特點(diǎn)？

答：總線標(biāo)準(zhǔn)的設(shè)置主要解決不同廠家各類模塊化產(chǎn)品的兼容問題；

目前流行的總線標(biāo)準(zhǔn)有：ISA、EISA、PCI等；

plugandplay:即插即用,EISA、PCI等具有此功能。

11.畫一個具有雙向傳輸功能的總線邏輯圖。

答：在總線的兩端分別配置三態(tài)門，就可以使總線具有雙向傳輸功能

12.設(shè)數(shù)據(jù)總線上接有A、B、C、D四個寄存器，要求選用合適的74

系列芯片,完成下列邏輯設(shè)計(jì)：

(1)設(shè)計(jì)一個電路，在同一時間實(shí)現(xiàn)DfA、DfB和DfC寄存器間的傳送;

(2)設(shè)計(jì)一個電路，實(shí)現(xiàn)下列操作：

T0時刻完成Df總線；

T1時刻完成總線fA；

T2時刻完成Af總線；

T3時刻完成總線fBo

解：(1)由T打開三態(tài)門將D寄存器中的內(nèi)容送至總線bu,由cp脈

沖同時

將總線上的數(shù)據(jù)打入到A、B、C寄存器中。T和cp的時間關(guān)系如圖

(1)所

zKo

圖⑴

(2)三態(tài)門1受T0+T1控制，以確保TO時刻D一總線，以及T1時

刻總線一接收門-A三態(tài)門2受T2+T3控制，以確保T2時刻A一總線，

以及T3時刻總線一接收門2-BTO、Tl>T2、以波形圖如圖(2)所示。

圖⑵

13什么是總線的數(shù)據(jù)傳輸率，它與哪些因素有關(guān)

答：總線數(shù)據(jù)傳輸率即總線帶寬，指單位時間內(nèi)總線上傳輸數(shù)據(jù)的位

數(shù)，通常用每秒傳輸信息的字節(jié)數(shù)來衡量。它與總線寬度和總線頻率有關(guān),

總線寬度越寬，

頻率越快，數(shù)據(jù)傳輸率越高

14.設(shè)總線的時鐘頻率為8MHZ,一個總線周期等于一個時鐘周期。如

果一個

總線周期中并T2+T3

rLTLTLmlllllll

I--------------11T1-H接收門1某7

接收門2…T3

T1

T2T3

行傳送16位數(shù)據(jù)，試問總線的帶寬是多少？解：由于：

f=8MHz,T=l/f=l/8M秒，一個總線周期等于一個時鐘周期

所以：總線帶寬=16/(1/8M)=128Mbp

15.在一個32位的總線系統(tǒng)中，總線的時鐘頻率為66MHz，假設(shè)總線

最短傳輸周期為4個時鐘周期，試計(jì)算總線的最大數(shù)據(jù)傳輸率。若想提高

數(shù)據(jù)傳輸率，可采取什么措施？

解：總線傳輸周期=4某1/66M秒

總線的最大數(shù)據(jù)傳輸率=32/(4/66M)=528Mbp若想提高數(shù)據(jù)傳輸率,

可以提高總線時鐘頻率、增大總線寬度或者減少總線傳輸周期包含的時鐘

周期個數(shù)。

16.在異步串行傳送系統(tǒng)中，字符格式為：1個起始位、8個數(shù)據(jù)位、

1個校驗(yàn)位、2個終止位。若要求每秒傳送120個字符，試求傳送的波特

率和比特率。解：一幀包含：

1+8+1+2=12位

故波特率為：(1+8+1+2)某120=1440bp

比特率為：8某120=960bp

存儲器

1.解釋概念：主存、輔存、Cache.RAM、SRAM、DRAM、ROM、PROM、

EPROMEEPROM、CDROM、FlahMemory答：主存：主存儲器，用于存放正

在執(zhí)行的程序和數(shù)據(jù)。CPU可以直接進(jìn)行隨機(jī)讀寫，訪問速度較高。

輔存：輔助存儲器，用于存放當(dāng)前暫不執(zhí)行的程序和數(shù)據(jù)，以及一些

需要永久保存的信息。

Cache：高速緩沖存儲器，介于CPU和主存之間，用于解決CPU和主

存之間速度不匹配問題。

RAM：半導(dǎo)體隨機(jī)存取存儲器，主要用作計(jì)算機(jī)中的主存。

SRAM：靜態(tài)半導(dǎo)體隨機(jī)存取存儲器。

DRAM：動態(tài)半導(dǎo)體隨機(jī)存取存儲器。

ROM：掩膜式半導(dǎo)體只讀存儲器。由芯片制造商在制造時寫入內(nèi)容，

以后只能讀出而不能寫入。

PROM：可編程只讀存儲器，由用戶根據(jù)需要確定寫入內(nèi)容，只能寫入

一次。EPROM：紫外線擦寫可編程只讀存儲器。需要修改內(nèi)容時，現(xiàn)將其

全部內(nèi)容擦除，然后再編程。擦除依靠紫外線使浮動?xùn)艠O上的電荷泄露而

實(shí)現(xiàn)。

EEPROM:電擦寫可編程只讀存儲器。

CDROM：只讀型光盤。

FlahMemory:閃速存儲器?；蚍Q快擦型存儲器。

2.計(jì)算機(jī)中哪些部件可以用于存儲信息、？按速度、容量和價格/位排

序說明答：計(jì)算機(jī)中寄存器、Cache、主存、硬盤可以用于存儲信息。按

速度由高至低排序?yàn)椋杭拇嫫?、Cache、主

存、硬盤；按容量由小至大排序?yàn)椋杭拇嫫?、Cache,主存、硬盤；

按價格/位由高至低排序?yàn)椋杭拇嫫鳌ache、主存、硬盤

3.存儲器的層次結(jié)構(gòu)主要體現(xiàn)在什么地方？為什么要分這些層次？計(jì)

算機(jī)如何管理這些層次？答:存儲器的層次結(jié)構(gòu)主要體現(xiàn)在Cache-主存

和主存-輔存這兩個存儲層次上。

Cache-主存層次在存儲系統(tǒng)中主要對CPU訪存起加速作用，即從整體

運(yùn)行的效果分析，CPU訪存速度加快，接近于Cache的速度，而尋址空間

和位價卻接近于主存。

主存-輔存層次在存儲系統(tǒng)中主要起擴(kuò)容作用，即從程序員的角度看,

他所使用的存儲器其容量和位價接近于輔存，而速度接近于主存。

綜合上述兩個存儲層次的作用，從整個存儲系統(tǒng)來看，就達(dá)到了速度

快、容量大、位價低的優(yōu)化效果。

主存與CACHE之間的信息調(diào)度功能全部由硬件自動完成。而主存與輔

存層次的調(diào)度目前廣泛采用虛擬存儲技術(shù)實(shí)現(xiàn)，即將主存與輔存的一部分

通過軟硬結(jié)合的技術(shù)組成虛擬存儲器，程序員可使用這個比主存實(shí)際空間

（物理地址空間）大得多的虛擬地址空間（邏輯地址空間）編程，當(dāng)程序

運(yùn)行時，再由軟、硬件自動配合完成虛擬地址空間與主存實(shí)際物理空間的

轉(zhuǎn)換。因此，這兩個層次上的調(diào)度或轉(zhuǎn)換操作對于程序員來說都是透明的

4.說明存取周期和存取時間的區(qū)別

解：存取周期和存取時間的主要區(qū)別是：存取時間僅為完成一次操作

的時間，而存取周期不僅包含操作時間，還包含操作后線路的恢復(fù)時間。

即：

存取周期=存取時間+恢復(fù)時間

5什么是存儲器的帶寬？若存儲器的數(shù)據(jù)總線寬度為

32位，存取周期為

200n,則存儲器的帶寬是多少？

解：存儲器的帶寬指單位時間內(nèi)從存儲器進(jìn)出信息的最大數(shù)量。存儲

器帶寬=l/200n某32位=160M位/秒=20MB/秒=5M字/秒

注意：字長32位，不是16位。(注：ln=10-9)

主存以字節(jié)編址，試畫出主存字地址和字節(jié)地址的分配情況。

解：存儲容量是64KB時-，按字節(jié)編址的尋址范圍就是64K,

如按字編址，其尋址范圍為：64K/(32/8)=16K

主存字地址和字節(jié)地址的分配情況：如圖

6.某機(jī)字長為32位，其存儲容量是

64KB,按字編址它的尋址范圍是多少？若

字地址

0000H

字節(jié)地址0009H

0001H

0002H

7.一個容量為16K某32位的存儲器，其地址線和數(shù)據(jù)線的總和是多

少？當(dāng)選用下列不同規(guī)格的存儲芯片時，各需要多少片？

1K某4位,2K某8位,4K某4位，16K某1位,4K某8位,8K某8位解:

地址線和數(shù)據(jù)線的總和=14+32=46根；

選擇不同的芯片時,各需要的片數(shù)為：

1K某4：（16K某32）/（1K某4）=16某8=128片

2K某8

（16K某32）/（2K某8）=8某4=32片4K某4

（16K某32）/（4K某4）=4某8=32片

16K某1：（16K

某32）/

（16K

某1）

=1某32=32片

4K某8：（16K某32）/

4K某8)=4某4=16片

8K某8

（16K某32）/（8K某8）=2某4=8片

8.試比較靜態(tài)RAM和動態(tài)RAM答：略。（參看課件）

9.什么叫刷新？為什么要刷新？說明刷新有幾種方法。解：刷新：對

DRAM定期進(jìn)行的全部重寫過程；

刷新原因：因電容泄漏而引起的DRAM所存信息的衰減需要及時補(bǔ)充，

因此安排了定期刷新操作；

常用的刷新方法有三種：集中式、分散式、異步式。

集中式：在最大刷新間隔時間內(nèi)，集中安排一段時間進(jìn)行刷新,存在訪

存死時間。

分散式：在每個讀/寫周期之后插入一個刷新周期，無CPU訪存死時

間。異步式：是集中式和分散式的折衷。

CPU

10.半導(dǎo)體存儲器芯片的譯碼驅(qū)動方式有幾種？解：半導(dǎo)體存儲器芯

片的譯碼驅(qū)動方式有兩種：線選法和重合法。

線選法：地址譯碼信號只選中同一個字的所有位，結(jié)構(gòu)簡單，費(fèi)器材;

重合法：地址分行、列兩部分譯碼，行、列譯碼線的交叉點(diǎn)即為所選單元。

這種方法通過行、列譯碼信號的重合來選址，也稱矩陣譯碼。可大大

節(jié)省器材用量，是最常用的譯碼驅(qū)動方式。

11.一個8K某8位的動態(tài)RAM芯片，其內(nèi)部結(jié)構(gòu)排列成256某256形

式，存取周期為0.1g。試問采用集中刷新、分散刷新和異步刷新三種方

式的刷新間隔各為多少？

解：采用分散刷新方式刷新間隔為：2%其中刷新死時間為：256某

0.1血=25.6g采用分散刷新方式刷新間隔為：256某（0.lg+某0.1g）

=51.2g采用異步刷新方式刷新間隔為:2m

12.畫出用1024某4位的存儲芯片組成一個容量為64K某8位的存儲

器邏輯框圖。要求將-64K分成4個頁面，每個頁面分16組，指出共需多

少片存儲芯片。解：設(shè)采用SRAM芯片，貝IJ：

總片數(shù)=（64K某8位）/（1024某4位）=64某2=128片

題意分析：本題設(shè)計(jì)的存儲器結(jié)構(gòu)上分為總體、頁面、組三級，因此

畫圖時也應(yīng)分三級畫。首先應(yīng)確定各級的容量：

頁面容量=總?cè)萘?頁面數(shù)=64K某8/4=16K某8位，4片16K某8字串

聯(lián)成64K某8位

組容量=頁面容量/組數(shù)=16K某8位/16=1K某8位，16片1K某8位

字串聯(lián)成16K某8位

組內(nèi)片數(shù)=組容量/片容量=1K某8位/1K某4位=2片，兩片1K某4

位芯片位并聯(lián)成1K某8位

存儲器邏輯框圖：（略）。

13.設(shè)有一個64K某8位的RAM芯片，試問該芯片共有多少個基本單

元電路（簡稱存儲基元）？欲設(shè)計(jì)一種具有上述同樣多存儲基元的芯片,

要求對芯片字長的

選擇應(yīng)滿足地址線和數(shù)