其他參考kea128數(shù)據(jù)手冊(cè)中文譯本

目第1章訂目第1章訂 1.1確定有效的可訂購(gòu)的產(chǎn) 第2章產(chǎn)品型號(hào)識(shí) 第3章產(chǎn)品等 ESD處理等 第4章產(chǎn)品通用知識(shí) DC特 EMC性 FTM模塊時(shí) 4.3.1能量特 第5章外圍工作需求和行 SWD電 I NVM說(shuō) 5.4模 ADC特 SPI開關(guān)說(shuō) 第6章封 6.1封裝大 第7章引腳分 7.1信號(hào)復(fù)用和引腳分 8 KEA128子系列數(shù)據(jù)KEA128子系列數(shù)據(jù)S9KEAZ64ACLH(R)和電壓范圍—2.75.5V；Flash寫電壓范圍—2.75.5V；溫度范圍（環(huán)境）—（Oscillator，OSC供37.5kHz的預(yù)修改內(nèi)部參考電壓。module，PMCdetectionVDachogGCRC—串行線調(diào)試接口（Serialwiredebug，SWDBANDengine，BME71個(gè)通用輸入輸出口（general-purposeinput/output，GPIO32位鍵盤中斷模塊（keyboardinterruptmodules，KBI；外部中斷（Externalinterrupt，IRQ。6FlexTimer/PWMFTM)2FlexTimer/PWMFTM)2通SPI模塊（串行外設(shè)接口模塊；兩模塊；一模第11.1第11.1確定有效的可訂購(gòu)的產(chǎn)1第22.1描2.2 KEAA N2.3字第22.1描2.2 KEAA N2.3字表2-1KinetisEA系列芯片命令字段說(shuō)2.4例2QS=汽車級(jí)；P=工程測(cè)試BKinetisAZ=M0+CCAN總線可N=CAN不可用；（Blank）=CAN可程序Flash內(nèi)存64=64KB；128=128MF0=第一版本；F1=第一版本之后的修訂TLH=64LQFP(10mmx10mm)；LK=80LQFP(14mmxCPU最高4=48N第33.1表3-11、根據(jù)JEDEC標(biāo)準(zhǔn)JESD22-A103，越耐高溫，壽命越長(zhǎng)3.2表3-2/第33.1表3-11、根據(jù)JEDEC標(biāo)準(zhǔn)JESD22-A103，越耐高溫，壽命越長(zhǎng)3.2表3-2/3.3ESD表3-3ESD處理等3、由JEDEC標(biāo)準(zhǔn)JESD78D確定IC閉鎖測(cè)試。測(cè)試流程如下3信號(hào)名描最最單備-V1-V2-3信號(hào)名描最最單備潮濕敏感等—3—1-1—2電流限制(正向電流通過(guò)時(shí)VDD崩潰test電流限制(正向電流通過(guò)時(shí)VDD崩潰test3.4電壓和電流的操作等表3-電壓和電流的操作等①VDD的最大等級(jí)也適用4信號(hào)名描最最單數(shù)字供電電-VVDD下的最大電—輸入電壓，除了開漏極引-VDD+V開漏極引腳的輸入電-6V-模擬供電電VDD–VDD+V第44.1表4-1DC②PTB4,PTB5,PTD0PTD1PTE0,PTE1PTH0和PTH15典型———V5V,Iload=–5VDD–——VVDD–——V5V,Iload=–20VDD–——V3V,Iload=–10VDD–——V5—第44.1表4-1DC②PTB4,PTB5,PTD0PTD1PTE0,PTE1PTH0和PTH15典型———V5V,Iload=–5VDD–——VVDD–——V5V,Iload=–20VDD–——V3V,Iload=–10VDD–——V5——3——5V,Iload=5——V3V,Iload=2.5——V5V,Iload=20——V3V,Iload=10——V5——3——4.5≤VDD<5.50.65——V2.7≤VDD<4.50.70——4.5≤VDD<5.5——0.35V2.7≤VDD<4.5——0.30—0.06——抗輸入模式的引腳—1VINVDD—2——表4-2LVD和POR②所有的功能性非電源引腳，除了PTA2和PTA3，在內(nèi)部與VSS和VDD鉗位。PTA2和PTA3是真I/O引腳，內(nèi)部與VSS將分流，高于最大注入電流。如在沒有系統(tǒng)時(shí)鐘，或時(shí)鐘速率很低（這會(huì)降低整體功耗⑤最大值是POR6PORre-arm電壓V⑥V等級(jí)1下降沿(LVWV表4-2LVD和POR②所有的功能性非電源引腳，除了PTA2和PTA3，在內(nèi)部與VSS和VDD鉗位。PTA2和PTA3是真I/O引腳，內(nèi)部與VSS將分流，高于最大注入電流。如在沒有系統(tǒng)時(shí)鐘，或時(shí)鐘速率很低（這會(huì)降低整體功耗⑤最大值是POR6PORre-arm電壓V⑥V等級(jí)1下降沿(LVWVV等級(jí)2下降沿(LVWVV等級(jí)3下降沿(LVWVV等級(jí)4下降沿(LVWVV——下降沿低電壓檢測(cè)閾值—低的范V等級(jí)1下降沿(LVWVV等級(jí)2下降沿(LVWVV等級(jí)3下降沿(LVWVV等級(jí)4下降沿(LVWVV低范圍的低電壓檢測(cè)延——除了PTA2和PTA2和——-—2-————7RAM保持———V圖4-1典型VDD-VOHVsIOH（標(biāo)準(zhǔn)驅(qū)動(dòng)能力）（VDD5典型VDD圖4-1典型VDD-VOHVsIOH（標(biāo)準(zhǔn)驅(qū)動(dòng)能力）（VDD5典型VDD-VOHVsIOH（標(biāo)準(zhǔn)驅(qū)動(dòng)能力）（VDD3圖4-典型VDD-VOHVsIOH（高驅(qū)動(dòng)能力）（VDD5圖4-①在VDD=5.0V，溫度=125°C調(diào)整電7低范圍的低電壓警告延——緩沖帶隙輸出V典型VDD-VOHVsIOH典型VDD-VOHVsIOH（高驅(qū)動(dòng)能力）（VDD3圖4-典型VOLVsIOL（標(biāo)準(zhǔn)驅(qū)動(dòng)能力）（VDD5圖4-典型VOLVsIOL（標(biāo)準(zhǔn)驅(qū)動(dòng)能力）（VDD3圖4-8典型VOLVsIOL（高驅(qū)動(dòng)能力）（VDD5圖4-典型VOLVsIOL（高驅(qū)動(dòng)能力）（VDD3圖4-4.1.2表4-39內(nèi)核總線48/24典型VOLVsIOL（高驅(qū)動(dòng)能力）（VDD5圖4-典型VOLVsIOL（高驅(qū)動(dòng)能力）（VDD3圖4-4.1.2表4-39內(nèi)核總線48/245_-40to12524/248_12/125_1/1_48/243_24/24_12/12_1/1_48/245_-40to12524/24_12/12_1/1_48/243_4.1.3EMC24/24_12/12_1/1_48/245_-40to12524/2412/126_1/14_48/243_24/2412/12_1/1_48/245_-40to12524/2412/12_1/1_48/243_24/2412/12_1/1_4.1.3EMC24/24_12/12_1/1_48/245_-40to12524/2412/126_1/14_48/243_24/2412/12_1/1_48/245_-40to12524/2412/12_1/1_48/243_24/2412/12_1/1_48/245_-40to12524/2412/12_1/1_48/243_24/2412/12_1/1__52-40to125_3-40to125__5_-40to1253_ACMP__5_-40to1253_LVD__5_-40to1253_系統(tǒng)設(shè)計(jì)者必須查閱以下Freescale應(yīng)用注意事項(xiàng)，訪問(wèn)AN2321：用于板AN1050：用于帶有HCMOS微控制器的4.2表4-控制時(shí)圖4-91_2_34系統(tǒng)設(shè)計(jì)者必須查閱以下Freescale應(yīng)用注意事項(xiàng)，訪問(wèn)AN2321：用于板AN1050：用于帶有HCMOS微控制器的4.2表4-控制時(shí)圖4-91_2_341.5__534×__6IRQ__1.5×__7__1.5×__8__________表4-5FTM輸入時(shí)圖4-11圖4-12功符最最單0表4-5FTM輸入時(shí)圖4-11圖4-12功符最最單04————4.34.3.1本節(jié)提供了一些有關(guān)操作溫度范圍、能量消耗和包能量阻力。I/O所控制的。為了計(jì)算PI/OVSSVDDI/O引腳表4-6平均芯片結(jié)溫（TJ）可從以下公式得4.34.3.1本節(jié)提供了一些有關(guān)操作溫度范圍、能量消耗和包能量阻力。I/O所控制的。為了計(jì)算PI/OVSSVDDI/O引腳表4-6平均芯片結(jié)溫（TJ）可從以下公式得到（°C：TJ=TA+（PD×θJA，其中瓦—芯片內(nèi)部電源；PI/O輸入和輸出引腳的功耗-用戶決定。K（TJ+273°C知的TA值，通過(guò)解上述迭代方程獲得PD和TJ單層4層單層4層__-53第55.1表5-1SWD電壓范圖5-1圖5-25.2外部振蕩器（OSC）和ICS特表5-2OSC和ICS規(guī)格（溫度范圍=-40至編特信最典最單第55.1表5-1SWD電壓范圖5-1圖5-25.2外部振蕩器（OSC）和ICS特表5-2OSC和ICS規(guī)格（溫度范圍=-40至編特信最典最單VSWD_CLK操作頻率，串行線0SWD_CLK—SWD_CLK時(shí)鐘脈沖寬度，串—SWD_CLK—3SWD_DIO輸入數(shù)據(jù)設(shè)置時(shí)間使SWD_CLK—SWD_DIO輸入數(shù)據(jù)使SWD_CLK上升后保持3—SWD_CLK高于SWD_DIO數(shù)據(jù)有—SWD_CLK高于SWD_DIO5—1低范圍（RANGE=高范圍（RANGE=4—2C1,See3——————1——1—4—0———5—0—4—0—8—0—16—0—6kHz—————3———7——8—91低范圍（RANGE=高范圍（RANGE=4—2C1,See3——————1——1—4—0———5—0—4—0—8—0—16—0—6kHz—————3———7——8—9———-—%VDD=5V調(diào)-—%Δ-—%FLL采集——2DCO輸出時(shí)鐘的長(zhǎng)時(shí)間抖動(dòng)（平均超過(guò)毫秒的間隔—圖5-3典型的晶體或諧振器5.3NVM說(shuō)fNVMOP和標(biāo)準(zhǔn)的fNVMBUS加時(shí)④特標(biāo)最小值標(biāo)準(zhǔn)值最大值單位-V-VNVM總線1-NVM操作1--擦除并驗(yàn)證Flash-圖5-3典型的晶體或諧振器5.3NVM說(shuō)fNVMOP和標(biāo)準(zhǔn)的fNVMBUS加時(shí)④特標(biāo)最小值標(biāo)準(zhǔn)值最大值單位-V-VNVM總線1-NVM操作1--擦除并驗(yàn)證Flash--擦除并驗(yàn)證Flash----程序內(nèi)存（2個(gè)字程序內(nèi)存（4個(gè)字擦除Flash擦除Flash-----40℃-125℃下編程/擦除--5.4模表5-5V12位ADC操作除另有說(shuō)明外，標(biāo)準(zhǔn)值假設(shè)VDDA5.0V，Temp25°C，fADCK=1.0MHz①--V--V--0--V---5.4模表5-5V12位ADC操作除另有說(shuō)明外，標(biāo)準(zhǔn)值假設(shè)VDDA5.0V，Temp25°C，fADCK=1.0MHz①--V--V--0--V----35fADCK<4----25fADCK<4----5（所有有效--高速--低功耗-圖5-4ADC輸入阻抗相等關(guān)系表5-512位ADC特性（VREFHVDDA，VREFL除另有說(shuō)明外，標(biāo)準(zhǔn)值假設(shè)VDDA5.0V，Temp25°C，fADCK=1.0MHz①ADLPC=ADLSMP=ADCO=--ADLPC圖5-4ADC輸入阻抗相等關(guān)系表5-512位ADC特性（VREFHVDDA，VREFL除另有說(shuō)明外，標(biāo)準(zhǔn)值假設(shè)VDDA5.0V，Temp25°C，fADCK=1.0MHz①ADLPC=ADLSMP=ADCO=--ADLPC=ADLSMP=ADCO=--ADLPC=ADLSMP=ADCO=--ADLPC=ADLSMP=ADCO=--1ADC異步時(shí)高速（ADLPC25=2短采樣（ADLSMP--長(zhǎng)采樣（ADLSMP--短采樣（ADLSMP--長(zhǎng)采樣（ADLSMP--5.4.2表5-比較器電氣1LSB=(VREFH-②VADIN=③VADIN=④IIn=漏電流（DC特性來(lái)說(shuō)⑤-V工作電流（操作模式-VSS--V--模擬比較器遲滯-模擬比較器遲滯-工作電流（關(guān)閉模式---1①------------5.4.2表5-比較器電氣1LSB=(VREFH-②VADIN=③VADIN=④IIn=漏電流（DC特性來(lái)說(shuō)⑤-V工作電流（操作模式-VSS--V--模擬比較器遲滯-模擬比較器遲滯-工作電流（關(guān)閉模式---1①--------------------------------IInxm----25--V5.5串行外設(shè)接口（SPI）提供了帶有主從操作模式的同步串行總線。許多轉(zhuǎn)移參數(shù)SPI25pF負(fù)荷。所有時(shí)序假設(shè)轉(zhuǎn)換速率控制被禁用，表5-SPI主機(jī)模式時(shí)圖5-5SPI主機(jī)模式時(shí)序序標(biāo)描最小5.5串行外設(shè)接口（SPI）提供了帶有主從操作模式的同步串行總線。許多轉(zhuǎn)移參數(shù)SPI25pF負(fù)荷。所有時(shí)序假設(shè)轉(zhuǎn)換速率控制被禁用，表5-SPI主機(jī)模式時(shí)圖5-5SPI主機(jī)模式時(shí)序序標(biāo)描最小最大單備1fBus是總線2SPSCK周2x2048xtBus=3--4--5tBus–1024x-6數(shù)據(jù)準(zhǔn)備時(shí)間（輸入8--7數(shù)據(jù)持續(xù)時(shí)間（輸入8--8數(shù)據(jù)有效（SPSCK邊沿后--9數(shù)據(jù)保持時(shí)間（輸出---tBus–---下降時(shí)間輸圖5-SPI主機(jī)模式時(shí)序表5-SPI從機(jī)模式時(shí)序標(biāo)描最小最大單備10fBus是總線2SPSCK周4x-tBus=31--41--5--6數(shù)據(jù)準(zhǔn)備時(shí)間（輸入--7數(shù)據(jù)持續(xù)時(shí)間（輸入--圖5-SPI主機(jī)模式時(shí)序表5-SPI從機(jī)模式時(shí)序標(biāo)描最小最大單備10fBus是總線2SPSCK周4