三講SpectreUltrasim和SpectreVerilog仿真介紹

Spectre、Ultrasim和

Spectre-Verilog仿真介紹張昊2011年3月7日2024/2/5共61頁2內(nèi)容提要模擬前端EDA工具簡介Cadence中Spectre的模擬仿真Ultrasim快速仿真技術(shù)Spetre-Verilog混合信號仿真Q&A2024/2/5共61頁3一、模擬前端EDA工具簡介2024/2/5共61頁4電子系統(tǒng)的層次上游下游2024/2/5共61頁5模擬集成電路的設(shè)計流程1.交互式電路圖輸入2.電路仿真3.版圖設(shè)計4.版圖的驗證（DRCLVS）5.寄生參數(shù)提取6.后仿真7.流片全定制人VS機(jī)器2024/2/5共61頁6各種仿真器簡介SPICE:由UCBerkeley開發(fā)。用于非線性DC分析，非線性瞬態(tài)分析和線性的AC分析。Hspice:作為業(yè)界標(biāo)準(zhǔn)的電路仿真工具，它自帶了許多器件模型，包括小尺寸的MOSFET和MESFET。Cadence提供了hspice的基本元件庫并提供了與Hspice的全面的接口。

Spectre:由Cadence開發(fā)的電路仿真器，在SPICE的基礎(chǔ)上進(jìn)行了改進(jìn)，使得計算的速度更快，收斂性能更好。2024/2/5共61頁7幾家EDA軟件公司1、Synopsys（收購Avanti）2、Cadence3、MentorGraphics4、Silvaco5、SpringSoft2024/2/5共61頁8Cadenc軟件簡介Cadence提供了一個大型的EDA軟件包，它包括：模擬IC設(shè)計全定制IC設(shè)計工具VirtuosoSchematicComposer電路仿真工具AnalogDesignEnvironment數(shù)字IC設(shè)計

Verilog-XLEncounter2024/2/5共61頁9Cadence中Spectre的仿真1、進(jìn)入Cadence軟件包2、建立可進(jìn)行Spectre模擬的單元文件3、編輯可進(jìn)行Spectre模擬的單元文件4、模擬仿真的設(shè)置(重點)5、模擬仿真結(jié)果的顯示以及處理6、分模塊模擬(建立子模塊)7、兩個實例2024/2/5共61頁10進(jìn)入Cadence軟件包方法一使用putty軟件（緣網(wǎng)下載），在Hostname處填工作站地址，端口默認(rèn)，協(xié)議（protocol）選SSH，如圖所示，在putty進(jìn)行設(shè)置；然后用exceed登錄工作站。2024/2/5共61頁11方法二

1、安裝winvnc軟件

2、運行putty軟件鍵入用戶名和密碼，在提示符處鍵入vncserver命令申請vnc端口

3、運行winvnc，填入主機(jī)名稱：端口號碼2024/2/5共61頁12工具欄介紹從上至下：1.CheckandSave2.Save3.Zoominby2]4.Zoomoutby2[5.Stretchs6.Copyc7.DeleteDel8.Undou9.Propertyq10.Instancei11.Wire（Narrow）w12.Wire（Wide）W13.WireNamel14.Pinp15.CmdOptions16.Repeat2024/2/5共61頁13添加元器件點擊右邊工具欄“Instance”或快捷鍵“I”基本的元器件，如NMOSPMOS電阻電容電壓源電流源等等都在analoglib庫里。注意！View要選擇symbol2024/2/5共61頁14常用analoglib庫的元器件器件Cell名稱pnp管pnp電阻res地gnd電容cap直流電壓源vdc電感ind直流電流源idcNMOSnmos4方波發(fā)生源vpulsePMOSpmos4可編程方波發(fā)生源vpwlnpn管npn正弦波發(fā)生源vsin2024/2/5共61頁15元器件symbol視圖2024/2/5共61頁16模擬仿真的設(shè)置(重點)Composer-schamatic界面中的Tools→AnalogEnvironment項可以打開AnalogDesignEnvironment窗口，如右圖所示。2024/2/5共61頁17AnalogDesignSimulation菜單介紹Session菜單SchematicWindow

SaveState

LoadState

Options

Reset

Quit回到電路圖保存當(dāng)前所設(shè)定的模擬所用到的各種參數(shù)加載已經(jīng)保存的狀態(tài)一些顯示選項的設(shè)置重置analogartist。相當(dāng)于重新打開一個模擬窗口退出2024/2/5共61頁18Setup菜單Setup菜單Design

Simulator/directory/host

Temperature

ModelLibraryEnvironment選擇所要模擬的線路圖選擇模擬使用的模型一般有cdsSpicehspiceS

spectre等設(shè)置模擬時的溫度設(shè)置庫文件的路徑和仿真方式設(shè)置仿真的環(huán)境（后仿真時需設(shè)置）2024/2/5共61頁19Analysis菜單選擇模擬類型。Spectre的分析有很多種，如右圖，最基本的有tran（瞬態(tài)分析）dc（直流分析）ac（交流分析）。2024/2/5共61頁20tran（瞬態(tài)分析）可選擇三種仿真精確度：寬松的（liberal），適中的（moderate），保守的（conservative）。其中l(wèi)iberal的仿真速度最快，但是精度最低。這種精度的仿真適合數(shù)字電路或者是變化速度較低的模擬電路；moderate作為仿真器默認(rèn)的設(shè)置，其精確度類似于用SPICE2計算的仿真結(jié)果;conservative具有最高的精確度但是速度最慢，適合較敏感的模擬電路的仿真2024/2/5共61頁21dc（直流分析）dc（直流分析）可以在直流條件下對temperature，DesignVariable，Component

Parameter，ModelParameter進(jìn)行掃描仿真例如:對溫度的掃描（測量溫度系數(shù)）電路隨電源電壓變化的變化曲線等2024/2/5共61頁22ac（交流分析）ac（交流分析）是分析電路性能隨著運行頻率變化而變化的仿真。既可以對頻率進(jìn)行掃描也可以在某個頻率下進(jìn)行對其它變量的掃描。2024/2/5共61頁23Variables菜單包括Edit等子菜單項?？梢詫ψ兞窟M(jìn)行添加、刪除、查找、復(fù)制等操作。變量（variables）既可以是電路中元器件的某一個參量，也可以是一個表達(dá)式。變量將在參量掃描（parametricanalysis）時用到。2024/2/5共61頁24參量掃描共功能Tools/ParametricAnalysis它提供了一種很重要的分析方法——參量分析的方法，也即參量掃描。可以對溫度，用戶自定義的變量（variables）進(jìn)行掃描，從而找出最合適的值。2024/2/5共61頁25Calculator的使用Calculator是一個重要的數(shù)據(jù)處理工具，可以用來仿真電源抑制比，相位裕度，共模抑制比2024/2/5共61頁26模擬結(jié)果的顯示以及處理在模擬有了結(jié)果之后，如果設(shè)定的output有plot屬性的話，系統(tǒng)會自動調(diào)出waveform窗口，并顯示outputs的波形，如左圖2024/2/5共61頁27在模擬電路的仿真過程中，要在不同的PVT(Process，Voltage，Temperature)狀況下全面地仿真。工藝對應(yīng)的是不同的工藝角類型；電壓指的是電源電壓，要求仿真標(biāo)稱值的100%±10%電源電壓下的電路的仿真結(jié)果；溫度要求對于芯片的應(yīng)用范圍有所不同，一般民用級的溫度范圍是0℃~70℃，工業(yè)級是-45℃~85℃，軍用級是-55℃~125℃。2024/2/5共61頁28三、Ultrasim快速仿真技術(shù)2024/2/5共61頁29Ultrasim仿真技術(shù)傳統(tǒng)的SPICE模擬器(例如Spectre、HSPICE)有一些人所共知的局限性，例如模擬容量小(大約只能支持5萬有源器件)，對較大設(shè)計的模擬速度較慢。為了克服這些局限，Cadence推出了第三代FastSPICE模擬器，即Ultrasim模擬器，采用了電路劃分、多速率模擬和壓縮表模型等技術(shù)。2024/2/5共61頁30

Ultrasim仿真環(huán)境設(shè)置因為UltraSim已經(jīng)完全集成在Cadence的標(biāo)準(zhǔn)模擬電路仿真流程中，我們在搭建好點電路圖并且保存后，從Composer-schematic界面中的Tools→AnalogEnvironment項就可以打開ADE窗口。2024/2/5共61頁31此時ADE窗口默認(rèn)的仿真器Simulator為spectre，為了設(shè)置使用Ultrasim仿真器，點擊Setup→Simulator/directory/host，彈出對話框如圖6.31所示。選擇仿真使用的模型，在下圖Simulator中選擇UltraSim。2024/2/5共61頁32如同spectre仿真，在Setup→ModelLibrarySetup選擇模型文件的路徑，并填入仿真模型的工藝角類型。在Analysis菜單中可以選擇分析類型，從Analysis→Choose打開如圖窗口，選擇瞬態(tài)分析類型tran，tran的設(shè)置只需填入仿真停止時間即可。選擇是否保存直流工作點。2024/2/5共61頁33接下來選擇仿真所需要的精度和速度，如圖6.33所示，進(jìn)入simulation菜單，選擇Option→Analog。2024/2/5共61頁34然后顯示如圖所示的simulationoption窗口，它有許多選項的設(shè)置，包括速度、精度、輸出、溫度，規(guī)模等等。下面將主要介紹一下四項仿真參數(shù)的設(shè)置，仿真模式、仿真速度、矩陣分割以及波形文件格式。2024/2/5共61頁351．仿真模式設(shè)置（SimulationMode）

SimulationMode中有6種模式，分別為DigitalFast（DF）、DigitalAccurate(DA)、MixedSignal（MS）、AnalogMultiRate(amr)、Analog（A）和SPICE（S）。六種模式的精度依次升高，但是仿真速度依次降低。每種模式所利用的仿真模型也不完全相同，各種模式有相應(yīng)的應(yīng)用。下面將詳細(xì)介紹每種模式的應(yīng)用、使用的模型以及仿真的目標(biāo)精度。2024/2/5共61頁362024/2/5共61頁372.仿真速度設(shè)置（speedoption）Speedoption可以設(shè)置總的公差容忍度tol（tol也可以單獨設(shè)置）,tol包括電壓、電流等所有的公差容忍度之和。Speedoption有八個選項，分別是speed＝1,2,3,4,5,6,7,8。其對tol分別是0.0001,0.001,0.0025,0.005,0.02,0.02,0.04,0.07,精度依次降低。通常,如果精度要求不是很高,可以采用默認(rèn)設(shè)置,而無需設(shè)置這一項。注意：精度設(shè)置的越高,相應(yīng)的速度越低。2024/2/5共61頁383.矩陣分割設(shè)置（analogoption）Ultrasim把大的電路矩陣分割成小的矩陣,以加快仿真速度,但同時會損失一些精度。analog選項用來控制矩陣分割的大小，通常采用默認(rèn)設(shè)置。以下是適用每種analog值的電路。Analog=0適用于數(shù)字電路和存儲器電路Analog=1適用于數(shù)字電路、存儲器電路和混合信號

電路（默認(rèn)）Analog=2適用于混合信號、模擬和射頻電路Analog=3適用于模擬電路和射頻電路Analog=4適用于混合信號電路（高度敏感）

2024/2/5共61頁394.

波形文件格式的設(shè)置（outputformat）

Ultrasim支持以多種波形文件格式存儲波形,主要有psf和sst2。psf應(yīng)用很廣泛，可以通過cadence的awd和新的wavescan打開。sst2是cadence新的壓縮波形文件格式,生成的波形文件最小,可以使用cadence的wavescan和simvision打開。2024/2/5共61頁40設(shè)置好這些仿真條件后，選擇保存所要輸出的電壓或者電流，點擊simulation中的netlistandrun，即可進(jìn)行Ultrasim的仿真。2024/2/5共61頁41四、Spectre-Verilog混合信號仿真2024/2/5共61頁42數(shù)?；旌闲盘柗抡嫫?、Spectre-Verilog(Cadence)2、SMASH(DolphinIntegration)3、Eldo(MentorGraphics)4、Harmony(Silvaco)5、Saber(Synopsys)WhyMixed-SignalSimulation?2024/2/5共61頁43MostlyAppliedMethodof

Mixed-SignalDesign2024/2/5共61頁44Mixed-SignalSimulator的基本結(jié)構(gòu)以模擬電路仿真器為核心在處理數(shù)?；旌想娐窌r將數(shù)字部分等效為相應(yīng)的簡化的模擬電路、或者采用解析函數(shù)來表示邏輯模塊的行為，然后對整個系統(tǒng)采用模擬電路的方法進(jìn)行模擬。優(yōu)點：模擬結(jié)果精確、能處理的電路規(guī)模比較大，模擬速度也有顯著提高。缺點：比邏輯模擬器還是慢很多。同時包含模擬和數(shù)字兩個仿真核處理速度快，能處理的電路規(guī)模極大，但需要解決模擬仿真核和數(shù)字仿真核之間的通信問題；另外，由于數(shù)字邏輯仿真器和模擬仿真器的輸入、輸出數(shù)據(jù)是不一樣的，還必須在模擬仿真核和數(shù)字仿真核之間實現(xiàn)模擬信號和數(shù)字信號的相互轉(zhuǎn)換。2024/2/5共61頁45CreatingAnalogBlockCreatetheschematicviewofanalogblock,andcreateasymbolviewforcelluse2024/2/5共61頁46CreatingDigitalBlock2024/2/5共61頁47CreatingaMixed-SignalSchematic2024/2/5共61頁48CreateConfigViewforSimulationThemixed-signalsimulationhierarchyiscontrolledbyHierarchy-EditorwhichmustbedefinedwithconfigviewcellnameistopcircuitnameforsimulationviewnamewillbesetasconfigUseCreateNewFiletocreateanewconfigviewwithHierarchy-Editor2024/2/5共61頁49SetNewConfiguration1.ChooseUseTemplatesampleinformation2.ChooseSpetreVerilog1233.Changetheviewnametoschematicforsimulation4.ClickOK2024/2/5共61頁50OpentheSchematicVersionofConfigViewOpentheschematicversionoftheconfigviewofmix

fromtheLibrarymanager2024/2/5共61頁51SetBlockPartition開啟hierarchyeditor設(shè)定所使用的cellview顯示所使用的cellview及其顏色設(shè)定Schematiceditor中的Hierarchy-Editor及Mixed-Signal兩項Menu是由菜單Tools->MixedSignalOpts.而產(chǎn)生的2024/2/5共61頁52CheckBlockPartitionChangeanalog&digitalstopviewstomatchthestopviewsinyourhierarchyeditor(asbelow)2024/2/5共61頁53CheckPartitionResults設(shè)定顯示的顏色及項目顯示所有模塊劃分的結(jié)果顯示模擬電路模塊顯示數(shù)字電路模塊顯示混合信號電路模塊顯示無法歸類的電路模塊清除所有顯示內(nèi)容2024/2/5共61頁54Setuptheanalog/digitalinterfaceSelect:Mixed-Signal-->InterfaceElements-->Instancethistoolisusedtoconfigurehowthedigitalblockreadsanaloginputsandhowdigitaloutputsareseenbyanalogcells(effectiveA/DandD/A).2024/2/5共61頁55Setuptheanalog/digitalinterfaceMOS_a2d:A2