EDA實驗報告(秒表設計)

機械電子工程系EDA實驗報告專業(yè)班級07級電信一班學號實驗名稱秒表設計學生姓名2010年12月秒表設計一、實驗說明：秒表的邏輯結(jié)構(gòu)較簡單，它主要由顯示譯碼器、分頻器、十進制計數(shù)器、報警器和6進制計數(shù)器組成。在整個秒表中最關(guān)鍵的是如何獲得一個精確的100HZ計時脈沖，除此之外，整個秒表還需有一個啟動信號和一個歸零信號，以便秒表能隨意停止及啟動。秒有共有6個輸出顯示，分別為百分之一秒、十分之一秒、秒、十秒、分、十分，所以共有6個計數(shù)器與之相對應，6個計數(shù)器的輸出全都為BCD碼輸出，這樣便與同顯示譯碼器的連接。當計時達60分鐘后，蜂鳴器鳴響10聲二、結(jié)構(gòu)組成：四個10進制計數(shù)器：用來分別對百分之一秒、十分之一秒、秒和分進行計數(shù)；兩個6進制計數(shù)器：用來分別對十秒和十分進行計數(shù)；分頻率器：用來產(chǎn)生100HZ計時脈沖；顯示譯碼器：完成對顯示的控制。三、硬件要求：1．主芯片Cyclone。2．6位八段掃描共陰級數(shù)碼顯示管。3.二個按鍵開關(guān)（歸零，啟動）。四、實驗內(nèi)容及步驟：1.根據(jù)電路持點，可在教師指導下用層次設計概念。將此設計任務分成若干模塊，規(guī)定每一模塊的功能和各模塊之間的接口。讓幾個學生分做和調(diào)試其中之一，然后再將各模塊合起來聯(lián)試。以培養(yǎng)學生之間的合作精神，同時加深層次化設計概念。2.了解軟件的元件管理深層含義，以及模塊元件之間的連接概念，對于不同目錄下的同一設計，如何熔合。3.適配劃分前后的仿真內(nèi)容有何不同概念，仿真信號對象有何不同，讓學生有更深一步了解。熟悉了CPLD設計的調(diào)試過程中手段的多樣化。4.按適配劃分后的管腳定位，同相關(guān)功能塊硬件電路接口連線。5．所有模塊全用VHDL語言描述。6.內(nèi)部結(jié)構(gòu)圖如圖50-1所示。五、實驗連線：輸入接口：1．代表歸零，啟動信號RESET,START的管腳分別連接按鍵開關(guān)。2．蜂鳴器鳴響信號SPEAKER接蜂鳴器的輸入。3．代表計數(shù)時鐘信號CLK的管腳同2.5MHz時鐘源相連。輸出接口：代表掃描顯示的驅(qū)動信號管腳SEL2,SEL1，SEL0和A～G參照實驗二十七的連法。秒表顯示程序：LIBRARYIEEE;USEIEEE.STD_LOGIC_1164.ALL;ENTITYCLKGENISPORT(CLK:INSTD_LOGIC;--2.5MHZ信號輸入NEWCLK:OUTSTD_LOGIC);--100HZ計時時鐘信號輸出ENDENTITYCLKGEN;ARCHITECTUREARTOFCLKGENISSIGNALCNTER:INTEGERRANGE0TO10#24999#;--十進制計數(shù)預置數(shù)BEGINPROCESS(CLK)ISBEGINIFCLK'EVENTANDCLK='1'THENIFCNTER=10#24999#THENCNTER<=0;--2.5MHZ信號變?yōu)?00MHZ，計數(shù)常熟為25000ELSECNTER<=CNTER+1;ENDIF;ENDIF;ENDPROCESS;PROCESS(CNTER)IS--計數(shù)溢出信號控制BEGINIFCNTER=10#24999#THENNEWCLK<='1';ELSENEWCLK<='0';ENDIF;ENDPROCE