數(shù)字電子技術(shù)（第五版）課件 4.4 競(jìng)爭(zhēng)與冒險(xiǎn)

課程名稱

數(shù)字電路與

邏輯設(shè)計(jì)第四章組合邏輯電路組合邏輯電路分析組合邏輯電路設(shè)計(jì)常用中規(guī)模組合部件原理與應(yīng)用組合邏輯電路中的競(jìng)爭(zhēng)和冒險(xiǎn)組合邏輯電路分析組合邏輯電路設(shè)計(jì)常用中規(guī)模組合部件原理與應(yīng)用組合邏輯電路中的競(jìng)爭(zhēng)和冒險(xiǎn)4.4組合邏輯電路中的競(jìng)爭(zhēng)與冒險(xiǎn)1.競(jìng)爭(zhēng)與冒險(xiǎn)

在組合電路中，某一輸入變量經(jīng)不同途徑傳輸后，到達(dá)電路中某一會(huì)合點(diǎn)的時(shí)間有先有后，這種現(xiàn)象稱為競(jìng)爭(zhēng)。由于競(jìng)爭(zhēng)而使電路輸出發(fā)生瞬時(shí)錯(cuò)誤的現(xiàn)象稱為冒險(xiǎn)。例如，圖4-38(a)所示電路，其輸出函數(shù)為F=AB+AC。當(dāng)B=C=1時(shí)，應(yīng)有F=A+A=1，即不管A如何變化，輸出F恒為高。而實(shí)際上由于門(mén)電路有延遲，當(dāng)A由高變低時(shí)，在輸出波形上出現(xiàn)了一個(gè)負(fù)脈沖，如圖4-38(b)所示。競(jìng)爭(zhēng)和冒險(xiǎn)圖4–38競(jìng)爭(zhēng)與冒險(xiǎn)現(xiàn)象示例1由競(jìng)爭(zhēng)所造成的錯(cuò)誤輸出，這種寬度很窄的脈沖，人們形象稱其為毛刺,這種負(fù)向毛刺也稱為0型冒險(xiǎn)（偏1冒險(xiǎn)）。反之，若出現(xiàn)正向毛刺稱1型冒險(xiǎn)（偏0冒險(xiǎn)）。(圖中波形忽略了信號(hào)的前后沿，并假定各門(mén)的延遲時(shí)間均為tpd)ABACF=AB+AC當(dāng)B=C=1時(shí)，應(yīng)有F=1實(shí)際應(yīng)該再延遲tpd競(jìng)爭(zhēng)和冒險(xiǎn)

競(jìng)爭(zhēng)是經(jīng)常發(fā)生的，但不一定都會(huì)產(chǎn)生毛刺。0變1如圖4-38(b)中A由0變1時(shí)也有競(jìng)爭(zhēng)，卻未產(chǎn)生毛刺，所以競(jìng)爭(zhēng)不一定造成危害。但一旦出現(xiàn)了毛刺，若下級(jí)負(fù)載對(duì)毛刺敏感，則毛刺將使負(fù)載電路發(fā)生誤動(dòng)作。圖4-38(b)競(jìng)爭(zhēng)和冒險(xiǎn)圖4-39競(jìng)爭(zhēng)與冒險(xiǎn)現(xiàn)象示例2如圖所示，加到同一門(mén)電路的兩輸入信號(hào)同時(shí)向相反方向變化，由于過(guò)渡過(guò)程不同也會(huì)出現(xiàn)競(jìng)爭(zhēng)，也有可能在輸出端出現(xiàn)毛刺。注：圖中未考慮門(mén)的延遲時(shí)間由于多個(gè)輸入變量同時(shí)變化引起的冒險(xiǎn)稱為功能冒險(xiǎn)。功能冒險(xiǎn)競(jìng)爭(zhēng)和冒險(xiǎn)2.競(jìng)爭(zhēng)與冒險(xiǎn)的識(shí)別

①代數(shù)法。當(dāng)函數(shù)表達(dá)式在一定條件下可以簡(jiǎn)化成F=X+X，或F=X·X的形式時(shí)，X的變化可能引起冒險(xiǎn)現(xiàn)象。②實(shí)驗(yàn)法。發(fā)現(xiàn)冒險(xiǎn)現(xiàn)象最有效的方法是實(shí)驗(yàn)。利用示波器仔細(xì)觀察在輸入信號(hào)各種變化情況下的輸出信號(hào)，發(fā)現(xiàn)毛刺則分析原因并加以消除，這是經(jīng)常采用的辦法。

競(jìng)爭(zhēng)和冒險(xiǎn)

③K圖法。用K圖識(shí)別圖4-38邏輯冒險(xiǎn)①代數(shù)法。②實(shí)驗(yàn)法。如果兩卡諾圈相切，而相切處又未被其它卡諾圈包圍，則可能發(fā)生冒險(xiǎn)現(xiàn)象。如圖4-38所示電路，其K圖示于下圖。該圖上兩卡諾圈相切，當(dāng)輸入變量ABC“111”變?yōu)椤?11”時(shí)，F(xiàn)從一個(gè)卡諾圈進(jìn)入另一個(gè)卡諾圈，若把圈外函數(shù)值視為0，則函數(shù)值可能按“1-0–1”變化，從而出現(xiàn)毛刺。F=AB+AC11競(jìng)爭(zhēng)和冒險(xiǎn)3.冒險(xiǎn)現(xiàn)象的消除圖4–41加濾波電路排除冒險(xiǎn)①加濾波電路，消除毛刺的影響。毛刺很窄，其寬度可以和邏輯門(mén)的傳輸時(shí)間相比擬，因此常在輸出端并聯(lián)濾波電容C，或在本級(jí)輸出端與下級(jí)輸入端之間，串接一個(gè)積分電路來(lái)消除其影響。但C或R、C的引入會(huì)使輸出波形邊沿變斜，故參數(shù)要選擇合適，一般由實(shí)驗(yàn)確定。波形邊沿變斜競(jìng)爭(zhēng)和冒險(xiǎn)

②加選通信號(hào)，避開(kāi)毛刺。圖4–42加選通信號(hào)在組合電路中的輸出門(mén)的一個(gè)輸入端，加入一個(gè)選通信號(hào)，即可有效地消除任何冒險(xiǎn)現(xiàn)象的影響。盡管可能有冒險(xiǎn)發(fā)生，但是輸出端卻不會(huì)反映出來(lái)，因?yàn)楫?dāng)險(xiǎn)象發(fā)生時(shí)，選通信號(hào)的低電平將輸出門(mén)封鎖了。毛刺僅發(fā)生在輸入信號(hào)變化的瞬間，因此在這段時(shí)間內(nèi)先將門(mén)封住，待電路進(jìn)入穩(wěn)態(tài)后，再加選通脈沖選取輸出結(jié)果。該方法簡(jiǎn)單易行，但選通信號(hào)的作用時(shí)間和極性等一定要合適。競(jìng)爭(zhēng)和冒險(xiǎn)

③增加冗余項(xiàng)消除邏輯冒險(xiǎn)。圖4-40用K圖識(shí)別和消除邏輯冒險(xiǎn)例如，對(duì)于圖4-40所示電路，只要在其K圖上兩卡諾圈相切處加一個(gè)卡諾圈就可消除邏輯冒險(xiǎn)。這樣，函數(shù)表達(dá)式變?yōu)榭梢?jiàn)，最簡(jiǎn)化設(shè)計(jì)不一定都是最佳的。即增加了一個(gè)冗余項(xiàng)。冗余項(xiàng)是簡(jiǎn)化函數(shù)時(shí)應(yīng)舍棄的多余項(xiàng)但為了電路工作可靠又需加上它。競(jìng)爭(zhēng)和冒險(xiǎn)冒險(xiǎn)現(xiàn)象的消除以上三種方法各有特點(diǎn)：增加冗余項(xiàng)適用范圍有限；加濾波電容是實(shí)驗(yàn)調(diào)試階段常采取的應(yīng)急措施；加選