chap3-電子設(shè)計與制作實踐

電子設(shè)計與制作100例〔第3版〕張金3電子設(shè)計與制作實踐

本章結(jié)合實例介紹電子系統(tǒng)設(shè)計的方法、步驟和流程，并結(jié)合實踐介紹印制電路板的手工制作流程以及點陣板和貼片元件的焊接焊接方法和技巧。3.1實例1：數(shù)顯式大電容測量電路3.1.1設(shè)計要求〔1〕簡要說明電容器是一種重要的電子元件，它的種類很多，鋁電解電容器是常用的品種之一。它的容量大，價格低〔與同容量的其他電容器相比〕，但實際容量與標稱值的誤差較大〔可能超過50％〕，而且穩(wěn)定性差，壽命短。例如，它的容量隨溫度變化比較顯著，在存儲或使用幾年后，容量會減少，甚至可能失效。因此，有時需要測出它的容量，看是否符合要求。此題的內(nèi)容正是從這種實際需要出發(fā)的。3電子設(shè)計與制作實踐3.1實例1：數(shù)顯式大電容測量電路〔2〕內(nèi)容和要求設(shè)計并制作一個“數(shù)顯式大電容測量電路”，要求如下：①能測量不超過1990F的電容量。②用兩只LED數(shù)碼管和一只發(fā)光二極管構(gòu)成數(shù)字顯示器，發(fā)光二極管用來顯示最高位，它的亮狀態(tài)和暗狀態(tài)分別表示“1”和“0”。數(shù)碼管用來顯示后兩位，它們可分別顯示出0至9十個整數(shù)，即數(shù)字顯示器可顯示出的最大數(shù)字和最小數(shù)字分別是199和零。③數(shù)字顯示器所顯示的數(shù)字N與被測電容量Cx的函數(shù)關(guān)系是：F〔3-1-1〕其中Ｎ是整數(shù)。3電子設(shè)計與制作實踐3.1實例1：數(shù)顯式大電容測量電路

④測量電路做好后，在正常工作條件下，接上被測電容器后數(shù)字顯示器便可自動顯示出數(shù)字〔不需要測試者進行清零、啟動之類的操作〕，響應(yīng)時間不超過兩秒鐘。即接上被測電容器兩秒鐘后，數(shù)字顯示器所顯示的數(shù)字Ｎ符合上述函數(shù)關(guān)系，其誤差的絕對值不超過3%N＋2〔設(shè)環(huán)境溫度為15~25℃〕。

⑤假設(shè)被測電容量超過1990F，那么數(shù)碼管呈暗狀態(tài)，發(fā)光二極管呈亮狀態(tài)，表示過量程。

3電子設(shè)計與制作實踐3.1實例1：數(shù)顯式大電容測量電路

⑥測量電路應(yīng)有接被測電容器的兩根夾子線或插孔，并標有符號“＋”和“－”?！埃倍穗娢坏乃矔r值不低于“－”端電位的瞬時值，而且它們的開路電壓瞬時值最大不超過5.5V。當“＋”端和“－”端被短路時，數(shù)字顯示器的狀態(tài)與Cx＞1990

F時的狀態(tài)相同，而且即使“＋”端和“－”端被短路的時間很長，測量電路也不會因此而損壞。如果“＋”端和“－”端開路，數(shù)字顯示器所顯示的數(shù)值應(yīng)當為零。

⑦允許用直流穩(wěn)壓電源供電。3電子設(shè)計與制作實踐3.1實例1：數(shù)顯式大電容測量電路〔3〕可供選用的主要元器件表3-1-1和表3-1-2分別給出了可供本例選用的半導體器件和阻容元件清單。

表3-1-1中各三極管的

值均在50至100范圍內(nèi)，表3-1-2中的100Ω金屬膜電阻器的額定功耗為1/2Ｗ，其余各電阻器的額定功耗均為1/8Ｗ。3電子設(shè)計與制作實踐3.1實例1：數(shù)顯式大電容測量電路

表3-1-1可供選用的半導體器件3電子設(shè)計與制作實踐3.1實例1：數(shù)顯式大電容測量電路

3電子設(shè)計與制作實踐3.1實例1：數(shù)顯式大電容測量電路

表3-1-2可供選用的阻容元件3電子設(shè)計與制作實踐3.1實例1：數(shù)顯式大電容測量電路

3電子設(shè)計與制作實踐3.1實例1：數(shù)顯式大電容測量電路

3.1.2選擇整體方案在一般情況下，電子設(shè)計的第一步是選擇整體方案。下面將針對此題要求，提出兩種設(shè)想，進行分析和比較后，選擇較好的設(shè)想，深入分析可行性，再加以改進和完善，然后畫出詳細框圖。3電子設(shè)計與制作實踐3.1實例1：數(shù)顯式大電容測量電路

〔1〕初步設(shè)想設(shè)計要求中第3項是最主要的，也就是說，首先應(yīng)當考慮如何把電容量Cx的大小轉(zhuǎn)換成數(shù)字量顯示出來，使之符合所要求的函數(shù)關(guān)系?？梢杂孟旅鎯煞N不同方法實現(xiàn)上述要求。

①如果把三角波輸入給微分電路〔把被測電容器作為微分電容〕，在電路參數(shù)適宜的條件下，微分電路的輸出幅度與Cx成正比的直流電壓Vx，然后再進行A/D轉(zhuǎn)換，送給數(shù)字顯示器，便可實現(xiàn)題中所要求的函數(shù)關(guān)系。3電子設(shè)計與制作實踐3.1實例1：數(shù)顯式大電容測量電路

這種設(shè)想如下圖，圖中的A/D轉(zhuǎn)換器可采用數(shù)字儀表中常用的CC7107。但價格較貴，由于教學條件所限，在可供此題選用的主要器件中，沒有這種器件，因此，可以考慮用圖所示電路代替圖中虛線右邊的局部。

圖中壓控振蕩器輸出矩形波，它的頻率fx與Vx成正比，而Vx與被測電容量Cx成正比，因此，fx與Cx成正比。在計數(shù)控制時間Tc等參數(shù)適宜的條件下，數(shù)碼顯示器所顯示的數(shù)字Ｎ與Cx的大小可符合題中所要求的函數(shù)關(guān)系。3電子設(shè)計與制作實踐3.1實例1：數(shù)顯式大電容測量電路

圖3.1.1數(shù)顯式大電容測量方案一3電子設(shè)計與制作實踐3.1實例1：數(shù)顯式大電容測量電路

表3-1-1中各三極管的

值均在50至100范圍內(nèi)，表3-1-2中的100Ω金屬膜電阻器的額定功耗為1/2Ｗ，其余各電阻器的額定功耗均為1/8Ｗ。圖3.1.2上圖中虛線右邊的詳細框圖3電子設(shè)計與制作實踐3.1實例1：數(shù)顯式大電容測量電路

②利用單穩(wěn)或電容充放電規(guī)律等，可以把被測電容量的大小轉(zhuǎn)換成脈沖的寬窄，即脈沖的寬度Tx與Cx成正比。只要把此脈沖和頻率固定不變的方波〔以下稱為時鐘脈沖〕相同，便可得到計數(shù)脈沖，將它送給計數(shù)器，再送給數(shù)字顯示器。如果時鐘脈沖的頻率等參數(shù)適宜，便可實現(xiàn)題中所要求的函數(shù)關(guān)系。這種設(shè)想如下圖。圖中計數(shù)控制電路輸出的脈沖寬度Tx與Cx成正比。3電子設(shè)計與制作實踐3.1實例1：數(shù)顯式大電容測量電路

圖3.1.3數(shù)顯式大電容測量方案二3電子設(shè)計與制作實踐3.1實例1：數(shù)顯式大電容測量電路

據(jù)以上所述，比較〔包括圖〕和圖所示方案可知，后者比前者簡單，因此初步選擇圖所示方案。但它是否確實可行，還要深入分析?！?〕分析可行性圖所示方案是否確實可行，關(guān)鍵在于控制電路能否實現(xiàn)Tx與Cx成正比，這就需要涉及具體電路和被測電容量的范圍。3電子設(shè)計與制作實踐3.1實例1：數(shù)顯式大電容測量電路

把電容量的大小轉(zhuǎn)換成脈沖的寬窄，常用的方法之一是用555定時器構(gòu)成圖所示的單穩(wěn)電路。但對于本例的具體要求存在以下兩個問題：

①查閱555定時器資料可知，用它構(gòu)成單穩(wěn)電路產(chǎn)生的時間誤差可能到達5％，再加上其他原因產(chǎn)生的誤差，測量精度難以到達題中所提要求。3電子設(shè)計與制作實踐3.1實例1：數(shù)顯式大電容測量電路

②在正常工作條件下，這個電路輸出脈沖的寬度Tx與Cx的函數(shù)關(guān)系是：〔3-1-2〕式中R一般取1kΩ以上。如果R太小〔例如100Ω〕，那么電路的時間誤差會明顯增大，甚至不能正常工作。由于Cx的最大值是1990μＦ，假設(shè)取R＝1kΩ，那么Tx＞2s，超過題中所要求的響應(yīng)時間。據(jù)以上所述，圖所示電路無法滿足要求。3電子設(shè)計與制作實踐3.1實例1：數(shù)顯式大電容測量電路

圖3.1.4555構(gòu)成的單穩(wěn)電路3電子設(shè)計與制作實踐3.1實例1：數(shù)顯式大電容測量電路

圖3.1.5施密特反相器構(gòu)成的方波發(fā)生器用施密特反相器可以構(gòu)成圖所示的方波發(fā)生器，它的振蕩周期與Cx成正比，但存在以下問題。3電子設(shè)計與制作實踐3.1實例1：數(shù)顯式大電容測量電路

①如果圖中的施密特反相器是TTL器件74LS14，那么振蕩周期的穩(wěn)定性差。②如果圖中的施密特反相器是CMOS器件〔CC40106〕，那么圖中R的阻值應(yīng)取該多大？假設(shè)R小于2kΩ，那么振蕩周期的穩(wěn)定性差，甚至不能正常工作；即R=2kΩ，由于Cx的最大值為1990F，振蕩周期超過題中所要求的響應(yīng)時間〔2s〕。3電子設(shè)計與制作實踐3.1實例1：數(shù)顯式大電容測量電路

圖3.1.6運放構(gòu)成的方波發(fā)生器3電子設(shè)計與制作實踐3.1實例1：數(shù)顯式大電容測量電路

根據(jù)RC充放電規(guī)律，利用充放電開關(guān)、電壓比較器和與門可構(gòu)成圖所示電路。圖中的充放電開關(guān)可采用圖中虛線左邊的電路。為了使反相器輸出的高電平幅度不受三極管導通的影響，圖中加了鍺開關(guān)二極管D1。為了保證三極管在Vi為高電平時可靠地截止，圖中加了硅開關(guān)二極管D2。

圖所示電路的振蕩周期也與電容量成正比，但是圖中電容兩端的電壓瞬時值Vc有時為正值，有時為負值，這與題中第⑥項要求不符。3電子設(shè)計與制作實踐3.1實例1：數(shù)顯式大電容測量電路

當圖中反相器的輸入電壓Vi由低電平變?yōu)楦唠娖綍r，三極管由導通變截止，Cx充電，Vc逐漸上升。當Vc＞VREF〔VREF為正值〕后，圖中的電壓比較器輸出低電平。當Vi由高電平變?yōu)榈碗娖綍r，三極管由截止變導通，Cx放電，Vc逐漸下降，當Vc＜VREF時，電壓比較器輸出高電平。3電子設(shè)計與制作實踐3.1實例1：數(shù)顯式大電容測量電路

圖3.1.7產(chǎn)生計數(shù)控制時間Tx的示意圖3電子設(shè)計與制作實踐3.1實例1：數(shù)顯式大電容測量電路

據(jù)以上所述，可畫出圖和圖中a、b、c、d和e點的波形，如下圖。下面求解Tx與Cx的函數(shù)關(guān)系。由圖中波形c可知，在t=０時刻，Cx兩端電壓Vc的初始值是三極管的飽和壓降，設(shè)它為Vsat，那么Vc到t1時間內(nèi)的變化規(guī)律可用下式表示：〔3-1-3〕3電子設(shè)計與制作實踐3.1實例1：數(shù)顯式大電容測量電路

圖3.1.8充放電開關(guān)電路3電子設(shè)計與制作實踐3.1實例1：數(shù)顯式大電容測量電路

圖3.1.9a、b、c、d和e點波形圖3電子設(shè)計與制作實踐3.1實例1：數(shù)顯式大電容測量電路

設(shè)t=Tx時，Vc=VREF，代入式〔3-1-3〕可得：〔3-1-4〕〔3-1-5〕那么：〔3-1-6〕3電子設(shè)計與制作實踐3.1實例1：數(shù)顯式大電容測量電路

由以上分析可知，在VCC、VREF和Vsat均為常值的條件下，Tx與Cx成正比。而且由于用三極管作為充放電開關(guān)〔如下圖〕，圖中的R可以取比較小的阻值。假設(shè)取R=100Ω，那么當Cx=1990F時，據(jù)式〔3-1-6〕可得Tx=0.128s，滿足題中對響應(yīng)時間的要求。

因此，圖所示方案是可行的。3電子設(shè)計與制作實踐3.1實例1：數(shù)顯式大電容測量電路

〔3〕改進措施

雖然圖所示電路可將Cx轉(zhuǎn)換成脈沖的寬窄，使Tx與Cx成正比。但還有以下兩點值得改進：①式〔3-1-4〕說明，Tx與三極管的飽和壓降Vsat有關(guān)，而Vsat不太穩(wěn)定，這將影響精度。3電子設(shè)計與制作實踐3.1實例1：數(shù)顯式大電容測量電路

②前面提到，假設(shè)取R=100Ω，那么當Cx=1990μＦ時，Tx=0.128s，它雖然比題中所要求的響應(yīng)時間短得多，但它比人眼的滯留時間〔約0.1s〕大，因此，要像圖那樣采用數(shù)據(jù)鎖存器，否那么數(shù)碼管所顯示的數(shù)字可能不夠清晰。如果Tx小于0.1s，那么可省去數(shù)據(jù)鎖存器。雖然減小R可以使Tx＜0.1s，但減少R將增大電源的功耗。是否可以在不減少R的條件下，減少Tx呢？3電子設(shè)計與制作實踐3.1實例1：數(shù)顯式大電容測量電路

解決上述問題的具體措施是在圖中再加一個電壓比較器，如下圖，圖中A1和A2分別接成同相輸入和反相輸入電壓比較器，其參考電壓VREF1小于VREF2，且均為正值。圖中a、b、c、d1、d2和e點的波形如下圖。該圖還畫出波形f，它是計數(shù)器的清零信號，即在每次計數(shù)前，由它給計數(shù)器清零。3電子設(shè)計與制作實踐3.1實例1：數(shù)顯式大電容測量電路

圖3.1.10改進措施示意圖〔VREF1＜VREF2〕3電子設(shè)計與制作實踐3.1實例1：數(shù)顯式大電容測量電路

此圖中Vc的波形與圖中Vc的波形相同，因此可將前面式〔3-1-4〕中的VREF和Tx分別換成VREF1和tx1，得：

〔3-1-7〕·······················3電子設(shè)計與制作實踐3.1實例1：數(shù)顯式大電容測量電路

圖3.1.11圖中各點波形及清零脈沖波形3電子設(shè)計與制作實踐3.1實例1：數(shù)顯式大電容測量電路同理，將式〔3-1-4〕中的VREF和Tx分別換成VREF2和tx2，得：表3-1-1中各三極管的

值均在50至00范圍內(nèi)，表3-1-2中的100Ω金屬膜電阻器的額定功耗為1/2Ｗ，其余各電阻器的額定功耗均為1/8Ｗ。

〔3-1-8〕····················由圖所示波形可知：〔3-1-9〕····················將式〔3-1-7〕和式〔3-1-8〕代入式(3-1-9)，并利用對數(shù)的性質(zhì)化簡后可得：

·····················〔3-1-10〕3電子設(shè)計與制作實踐3.1實例1：數(shù)顯式大電容測量電路

假設(shè)取VREF1=0.2VCC，VREF2=1/3VCC，代入式〔3-1-10〕，可得：〔3-1-11〕···················〔3-1-11〕即：

〔3-1-12〕····················3電子設(shè)計與制作實踐3.1實例1：數(shù)顯式大電容測量電路

據(jù)以上所述可知，將圖電路改為圖電路后，在正常工作情況下，Tx不僅與三極管的飽和壓降無關(guān)，而且與電源電壓VCC無關(guān)。也就是說，三極管飽和壓降變化或電源波動，幾乎不會引起測量誤差。此外，假設(shè)仍取R=100Ω，那么當Cx=1990F時，由式〔3-1-12〕可知，Tx≈36ms，比人眼的滯留時間短得多。3電子設(shè)計與制作實踐3.1實例1：數(shù)顯式大電容測量電路〔4〕畫出詳細框圖以上分析了圖所示方案的可行性，并進行了改進。根據(jù)前面的討論和題中的各項要求，可以得到系統(tǒng)的詳細框圖，如下圖，圖中a、b、c、d1、d2、e和f點的波形已畫在圖中。

如果顯示時間〔在圖為Td-Tx〕比0.1s大得多，那么不用數(shù)據(jù)鎖存器，數(shù)碼管也可以顯示出清晰的數(shù)字。而省去數(shù)據(jù)鎖存器，可以減少兩只器件，并可省去鎖存信號，不僅可以降低本錢，而且可以減少實驗時安裝調(diào)試的工作量。3電子設(shè)計與制作實踐3.1實例1：數(shù)顯式大電容測量電路

3.1.3設(shè)計單元電路畫出詳細框圖后，便可進行單元電路的設(shè)計?！?〕低頻方波發(fā)生器方波發(fā)生的振蕩周期就是整個測量電路的響應(yīng)時間，而題中要求響應(yīng)時間不超過兩秒鐘，因此，該方波發(fā)生器的振蕩周期不能超過兩秒鐘。但它也不能太短，其原因是：3電子設(shè)計與制作實踐3.1實例1：數(shù)顯式大電容測量電路

①

被測電容Cx充放電需要一定的時間。圖的波形說明，每次充電結(jié)束時Vc應(yīng)超過VREF2，每次放電結(jié)束時Vc應(yīng)低于VREF1，圖所示電路才能正常工作。

在分析這個電路的性能時已經(jīng)指出，按R=100Ω和Cx=1990

F計算，充電時間至少需要36ms，再加上放電時間，還需要留有適當裕量，因此，低頻方波發(fā)生器的振蕩周期應(yīng)當比36ms大得多。3電子設(shè)計與制作實踐3.1實例1：數(shù)顯式大電容測量電路

圖3.1.12數(shù)顯式大電容測量電路總體框圖3電子設(shè)計與制作實踐3.1實例1：數(shù)顯式大電容測量電路

②人眼存在滯留效應(yīng)，滯留時間約0.1s，如果顯示周期Td(見圖中波形e)小于0.1s，那么可能會出現(xiàn)錯誤的視覺效果。例如，當Cx=995F時，按題中所要求的函數(shù)關(guān)系，數(shù)碼管可能交替顯示99和100。但是，只有當顯示周期Td比人眼的滯留時間長到一定程度(例如Td＝0.5s時)，才能清楚地看到數(shù)碼管在交替顯示99和100兩個不同的數(shù)字。如果顯示周期Td比眼睛的滯留時間短得多，例如Td＝0.03s，那么當數(shù)碼管交替顯示99和100時，由于99和100交替變化太快，在人的眼睛看起來那么是99和100疊加的效果，即成了“188”。顯然，這種現(xiàn)象不允許出現(xiàn)。為了防止出現(xiàn)這種情況，顯示周期應(yīng)比0.1s大得多，通常在0.3~1s范圍內(nèi)選擇。3電子設(shè)計與制作實踐3.1實例1：數(shù)顯式大電容測量電路

由于此題的被測電容量較大，顯示周期可適當取長些。這里所說的顯示周期，根本上就是低頻方波發(fā)生器的振蕩周期。綜上所述，低頻方波發(fā)生器的振蕩周期可選1s左右。對它的穩(wěn)定性和精度要求不高。由于低頻方波發(fā)生器的振蕩頻率低，而且對它的穩(wěn)定度和精度要求不高，因此，可用普通CMOS反相器構(gòu)成圖所示電路。圖中的反相器應(yīng)具有施密特特性，假設(shè)選用TTL器件，那么R的阻值值不能太大。對于74LS14而言，R一般不能超過3k。3電子設(shè)計與制作實踐3.1實例1：數(shù)顯式大電容測量電路

要想使振蕩周期為1s左右，C需要幾百微法。假設(shè)用鋁電解電容器，那么穩(wěn)定性太差；假設(shè)用鉭電解電容器，那么本錢高。當然，圖中的施密特反相器也可以選用CMOS器件(例如CD40106)，但它的價格比普通CMOS反相器貴得多。圖3.1.13低頻方波發(fā)生器3電子設(shè)計與制作實踐3.1實例1：數(shù)顯式大電容測量電路

圖電路的振蕩周期與反相器的閾值有關(guān)，因此只能粗略估算。在R1等于或近似等于R的條件下，這個電路的振蕩周期可按下式粗略估算：T=1.8RC，而電路希望的振蕩周期為1s，查閱表3-1-2，可選C=0.15F，R=R1=3.6M?！?〕充放電開關(guān)電路充放電開關(guān)電路已畫在圖中，圖中R已選為100。根據(jù)題中第⑥項要求，圖中的VCC應(yīng)選5V。剩下的問題就是通過估算選擇R的阻值，并估算三極管的參數(shù)是否符合要求。3電子設(shè)計與制作實踐3.1實例1：數(shù)顯式大電容測量電路

當Vi為低電平時三極管導通，Cx放電。在Cx兩端的電壓Vc大于三極管的飽和壓降Vsat的情況下，Cx的放電電流可按下式估算：〔3-1-13〕式中iCx前面的負號表示Cx放電電流的實際方向與圖中所標參考方向相反。將VCC=5V，R=100代人式〔3-1-13〕，得：mA〔3-1-14〕3電子設(shè)計與制作實踐3.1實例1：數(shù)顯式大電容測量電路

式中是三極管的電流放大系數(shù)，IB是三極管的基極電流，它與Rb的函數(shù)關(guān)系是：〔3-1-15〕式中1.4V是硅二極管D2和硅三極管發(fā)射正向壓降之和的近似值。將VCC=5V代入式(3-1-15)，再代入式〔3-1-13〕，得：mA〔3-1-16〕3電子設(shè)計與制作實踐3.1實例1：數(shù)顯式大電容測量電路

放電時的iCx應(yīng)取多大，可以這樣考慮：充電結(jié)束時，Vc的最大值是+5V，希望放電結(jié)束時Vc的最小值接近于零，而放電時間等于低頻方波發(fā)生器振蕩周期的一半，即約為0.5s。也就是說，在0.5s放電時間內(nèi)，希望Vc下降約5V，即：V〔3-1-17〕為了計算方便，將式(3-1-16)中的“不等號”換成“等號”，然后代入式(3-1-17)，得：V〔3-1-18〕3電子設(shè)計與制作實踐3.1實例1：數(shù)顯式大電容測量電路

再將Cx的最大值(1990F)代入(3-1-18)式，求解可得：〔3-1-19〕式中Rb的單位為k。假設(shè)=50，那么Rb≈2.55k。顯然，Rb越小，Cx放電越快。因此，選擇Rb的阻值時應(yīng)按Rb≤2.55k考慮。由于三極管的值隨溫度變化，而且實際的放電時問可能不到0.5s，并考慮到Rb越小，三極管的飽和壓降越低，對電路穩(wěn)定性有利，因此可選表3-1-2中1.8k的碳膜電阻器作為Rb。3電子設(shè)計與制作實踐3.1實例1：數(shù)顯式大電容測量電路

對三極管參數(shù)的要求，可按下述估算。估算iC的最大值。前面已取Rb=1.8k，將其代入(3-1-15)，得IB≈2mA。題中已經(jīng)說明，備選各三極管的值均在50至100范圍內(nèi)，因此三極管集電極電流的最大值是：mA〔3-1-20〕估算三極管的平均功耗。充放電開關(guān)電路的輸入信號是占空比為50％的方波，圖中三極管導通和截止時問各占半個周期，而三極管截止時的功耗幾乎等于零。設(shè)它在0至0.5T時間內(nèi)導通，那么它的3電子設(shè)計與制作實踐3.1實例1：數(shù)顯式大電容測量電路

平均功耗是：〔3-1-21〕在三極管導通期間，VCE和iC的波形如圖中的實線所示。對于粗略估算，VCE和iC在0到0.5T時間內(nèi)的波形可用圖中虛線所示折線代替。由于三極管在0到0.5T時間內(nèi)的功耗等于0到t1和t2到0.5T兩段時間內(nèi)的功耗之和，因此，式(3-1-21)可以改寫為下面的形式：〔3-1-22〕3電子設(shè)計與制作實踐3.1實例1：數(shù)顯式大電容測量電路

式中(VCE)AV是VCE在0到t1時間內(nèi)的平均值。由圖可知，在到t1時間內(nèi)，VCE的變化規(guī)律用虛線段AB粗略近似的條件下，VCE的平均值可近似為：〔3-1-23〕將它代入式(3-1-22)，并設(shè)Vsat=0.5V，可得：〔3-1-24〕3電子設(shè)計與制作實踐3.1實例1：數(shù)顯式大電容測量電路

顯然0.5T-t2<t2因此，由上式可得出下面的不等式：〔3-1-25〕式中t1是被測電容Cx放電使Vc由VCEm下降到1V所需要的時間，它可由下式求出：〔3-1-26〕3電子設(shè)計與制作實踐3.1實例1：數(shù)顯式大電容測量電路

將式(3-1-14)代入式〔3-1-26〕，可得：〔3-1-27〕于是有：

〔3-1-28〕由于T≈1s，VCEm≤5V，≥50，IB≈2mA，Cx≤1990F，由式〔3-1-28〕計算得到：(PT)AV＜61mW。據(jù)以上估算結(jié)果，查閱表3-1-1中3種三極管的參數(shù)可知，應(yīng)選3DK4作圖中的三極管。3電子設(shè)計與制作實踐3.1實例1：數(shù)顯式大電容測量電路

圖3.1.14圖中三極管導通時的電壓和電流波形3電子設(shè)計與制作實踐3.1實例1：數(shù)顯式大電容測量電路

〔3〕電壓比較器及衰減整形電路除了集成電壓比較器外，集成運放也可以構(gòu)成電壓比較器。題中表3-1-1里有一種集成電壓比較器和四種集成運放，選擇哪種器件圖中的電壓比較器呢。其中低功耗四運放324的價格最低，先看它的性能是否能滿足要求。①324的開環(huán)差模電壓放大倍數(shù)Avd≥1.5×104，假設(shè)接成電壓比較器的形式，并設(shè)輸出幅度近似為15V，那么折合到輸入端的靈敏度是：兩個電壓比較器的參考電壓之差是：3電子設(shè)計與制作實踐3.1實例1：數(shù)顯式大電容測量電路

因此，由324的差模電壓放大倍數(shù)引起的相對誤差是：②運放324失調(diào)電壓的最大值為9mV，與圖中電壓比較器的兩個參考電壓值之差VREF2-VREF1相比，其相對誤差是：324的失調(diào)電壓溫漂典型值為7V/℃，即使溫度變化10℃，失調(diào)電壓也只變化70V，與兩個參考電壓之差(667mV)相比，可忽略不計。3電子設(shè)計與制作實踐3.1實例1：數(shù)顯式大電容測量電路

如果電壓比較器各輸入端外接電阻的阻值不大(例如不超過20k)，且滿足對稱平衡條件，那么324輸入偏置電流、失調(diào)電流及其溫漂所引起的誤差也可以忽略不計。③運放324的單位增益帶寬只有1MHz，它的響應(yīng)速度較慢，所引起的誤差可能比失調(diào)電壓等引起的誤差大。為了減少誤差，可以利用同一只器件中四只運放參數(shù)根本相同的特點進行補償，即把同一片324中的兩只運放都接成同相輸入電壓比較器(假設(shè)有必要，也可以都接成反相輸入形式)。這樣，通?？墒鬼憫?yīng)時間和失調(diào)電壓等引起的誤差明顯減小(一般可減小一個數(shù)量級)，滿足題中對測量誤差的要求。3電子設(shè)計與制作實踐3.1實例1：數(shù)顯式大電容測量電路

綜上所述，預(yù)設(shè)計時可用運放324構(gòu)成圖中的電壓比較器，至于是否確實能滿足題中的要求，并有一定的裕量，那么可通過實驗測試解決。此外，前面估算誤差時引用的Avd等參數(shù)的測試條件是用15V電源供電，因此運放324的管腳4應(yīng)按+15V，管腳11應(yīng)接地。3電子設(shè)計與制作實踐3.1實例1：數(shù)顯式大電容測量電路

這種供電方式稱為+15V單電源供電，它比用正、負雙電源供電簡便。至于用+5V單電源供電，是否也能滿足要求，可在做實驗時試一試。假設(shè)能如此，那么整個測試電路只需一路5V穩(wěn)壓電源供電，而且可省去圖中的衰減環(huán)節(jié)，因而更簡便。但能否實現(xiàn)，沒有把握。因此，我們在預(yù)設(shè)計時按+15V單電源供電考慮。3電子設(shè)計與制作實踐3.1實例1：數(shù)顯式大電容測量電路

由于324用+15V單電源供電，它的輸出高電平均為13V，與TTI。電平不兼容，因此要加衰減電阻。此外，324的響應(yīng)速度較慢，輸出電壓的上升時間和下降時間都較長，所以應(yīng)當用施密特反相器整形。在弄清這些問題的根底上，可畫出電壓比較器及衰減整形電路，如下圖。圖3.1.15電壓比較器及限幅整形電路3電子設(shè)計與制作實踐3.1實例1：數(shù)顯式大電容測量電路

圖中A1和A2都采用同相輸入接法，為了使d1點的波形與圖中d1的波形一致，圖中增加了反相器D。圖中的反相器G和H均應(yīng)具有施密特特性，表3-1-1中的74LS14和CC40106都具有這種特性，但后者比前者貴得多，而且輸出波形不如前者好，因此選用74LS14。一片74LS14含有六只施密特反相器，將其中兩只作為圖中的反相器G和H，實現(xiàn)整形。3電子設(shè)計與制作實踐3.1實例1：數(shù)顯式大電容測量電路

圖中的R10、R11和R12分壓(運放的輸入電流可忽略不計)，獲得參考電壓VREF2和VREF1，即：〔3-1-29〕〔3-1-30〕將，代入，并取R10=10k，解之得：R11=2k，R12=3k，顯然這3只電阻應(yīng)選金屬膜電阻。圖中的R13、R14、R15和R16接在運放的輸入端，它們的作用是在發(fā)生意外(例如輸入過電壓)時起限流保護作用。3電子設(shè)計與制作實踐3.1實例1：數(shù)顯式大電容測量電路

根據(jù)對稱平衡條件和上面選定的R10、R11和R12的阻值，可選表3-1-2中4.7k，8.2k，5.lk和7.5k碳膜電阻器分別作為R13、R14、R15和R16。圖中R17、R18和R19、R20起衰減作用。當運放324用+15V單電源供電時，它的輸出低電平根本上等于零，輸出高電平均為13V，應(yīng)衰減為(3～5V)，才能送給后面的TTL施密特反相器，因此衰減系數(shù)可取為1/3，即：，3電子設(shè)計與制作實踐3.1實例1：數(shù)顯式大電容測量電路

解之，可得R17=2R18。同理，R19=2R20。查閱324的高電平輸出電流和74LS14的低電平輸入電流等參數(shù)便知，可選表3-1-2中兩只2k碳膜電阻器作為R17和R19，選兩只1k碳膜電阻器作為R18和R20?！?〕時鐘脈沖發(fā)生器題中要求數(shù)字顯示器所顯示的數(shù)字N與Cx的函數(shù)關(guān)系如式(3-1-1)所示。為此，在計數(shù)時間(Tx)內(nèi)應(yīng)送給計數(shù)器N個計數(shù)脈沖，所以，3電子設(shè)計與制作實踐3.1實例1：數(shù)顯式大電容測量電路

時鐘脈沖發(fā)生器的振蕩周期TCP與Tx應(yīng)符合下面的函數(shù)關(guān)系：〔3-1-31〕將R=100以及式(3-1-1)和式(3-1-11)代入式〔3-1-31〕，可得：TCP=182s。因此，時鐘脈沖發(fā)生器的振蕩頻率應(yīng)當是：kHz〔3-1-32〕3電子設(shè)計與制作實踐3.1實例1：數(shù)顯式大電容測量電路

顯然，fCP應(yīng)當比較穩(wěn)定。眾所周知，由運放構(gòu)成的方波發(fā)生器的振蕩頻率比較穩(wěn)定，而前面用來構(gòu)成電壓比較器的324含有四只運放，只用了兩只，還有兩只尚未利用。雖然324的單位增益帶寬只有1MHz，但這里fCP只有5.49kHz，因此可用324中的一只運放構(gòu)成時鐘脈沖發(fā)生器，如下圖，圖中電阻R4和R5與圖中R17和R18的作用類似，阻值也相同。3電子設(shè)計與制作實踐3.1實例1：數(shù)顯式大電容測量電路

圖3.1.16時鐘脈沖發(fā)生器圖電路的振蕩周期可按下式粗略估算：〔3-1-33〕3電子設(shè)計與制作實踐3.1實例1：數(shù)顯式大電容測量電路

如果取上式中的R1等于R2，再將式(3-1-32)代入式〔3-1-33〕，那么：RC≈82.8s，假設(shè)選擇表3-1-2中0.01pF滌淪電容器作為C，那么：R=8.28k。由于以上近似估算誤差較大，而且電阻器的實際阻值和電容器的實際容量與標稱值相比，一般存在一定的誤差，因此R的阻值應(yīng)當可以調(diào)整，為此，圖中用R3和電位器(接成可調(diào)電阻形式)相串聯(lián)作為R。上面已估算出R=8.28k，所以可選表3-1-2中6.8k金屬膜電阻電阻器作為R3，而用3k的電位器作為RW。3電子設(shè)計與制作實踐3.1實例1：數(shù)顯式大電容測量電路

此外，R1、R2和R應(yīng)當滿足對稱平衡條件，即：R1//R2=R。將R1=R2和R=8.28k代入可得R1=R2≈16.5k。由于振蕩器對對稱平衡條件要求不嚴格，因此，可取表3-1-2中兩只16k的金屬膜電阻器作為R1和R2?！?〕計數(shù)器根據(jù)題中要求，計數(shù)器的最大容量為199。高位可用一個D觸發(fā)器或JK觸發(fā)器，個位和十位應(yīng)各用一個BCD碼計數(shù)器。表3-1-1中的74LS90、74LS390和CC4518都具有BCD碼計數(shù)功能，其中CC4518是CMOS雙BCD碼計數(shù)器。它的價格低、功耗小，因此，選它作為個位和十位BCD碼計數(shù)器。此外，尚需說明以下幾點：3電子設(shè)計與制作實踐3.1實例1：數(shù)顯式大電容測量電路

①由CC4518的邏輯圖可知，可以將衰減后的時鐘脈沖接到1CP端(管腳1)，而將圖中e點的計數(shù)控制信號接到1EN端，從而省去圖中時鐘脈沖發(fā)生器和個位計數(shù)器之間的與門。②假設(shè)從EN端輸入計數(shù)脈沖，那么CC4518的觸發(fā)器由計數(shù)脈沖的下降沿觸發(fā)。而當個位計數(shù)器為9狀態(tài)時，它的1Q4=1，假設(shè)再來一個計數(shù)脈沖，那么1Q4由l變?yōu)?，即出現(xiàn)下降沿，因此，1Q4可作為個位計數(shù)器的進位輸出端。也就是說，只要把1Q4與2EN相連，便可實現(xiàn)級聯(lián)。同理，可將2Q4作為十位計數(shù)器的進位輸出端。3電子設(shè)計與制作實踐3.1實例1：數(shù)顯式大電容測量電路

③高位觸發(fā)器的接法。根據(jù)題中要求，假設(shè)十位計數(shù)器的2Q4端在計數(shù)時間內(nèi)出現(xiàn)下降沿，高位觸發(fā)器的3Q1端就應(yīng)當由0狀態(tài)翻成1狀態(tài)。在3Q1-1以后，假設(shè)2Q4再出現(xiàn)下降沿，3Q1應(yīng)保持1狀態(tài)不變，直至清零信號到來為止。假設(shè)選用JK觸發(fā)器作為高位觸發(fā)器，那么可接成圖3.1.17(a)所示形式。也可選用D觸發(fā)器，它是由上升沿觸發(fā)的，因此2Q4要經(jīng)過反相器后，才能接到D觸發(fā)器的時鐘輸入端，即如圖3.1.17(b)所示。這兩個觸發(fā)器的J端和D端均應(yīng)接計數(shù)控制信號，即圖中的e點。3電子設(shè)計與制作實踐3.1實例1：數(shù)顯式大電容測量電路

〔6〕譯碼器譯碼器的作用是將BCD碼計數(shù)器的輸出譯成與LED數(shù)碼管相適應(yīng)的形式。表3-1-1中的74LS47和74LS48都是這類器件，前者可用來驅(qū)動共陽極LED數(shù)碼管，后者可用來驅(qū)動共陰極LED數(shù)碼管。圖3.1.17高位觸發(fā)器的接法值得指出的是，74LS47的管腳4既可以作為串行消隱輸出端，也可以作為消隱輸入端。假設(shè)作為消隱輸入端，當它懸空或接高電平時，數(shù)碼管按正常情況顯示。當它接低電平時，數(shù)碼管呈暗狀態(tài)。3電子設(shè)計與制作實踐3.1實例1：數(shù)顯式大電容測量電路

〔7〕超量程判斷及顯示電路所謂超量程是指Cx超過1990F被短路。在此條件下可能出現(xiàn)下面兩種不同情況：①高位計數(shù)器的輸出端3Q1已經(jīng)是高電平，十位計數(shù)器的2Q4仍有下降沿出現(xiàn)。這種情況可用圖中虛線左下方的電路判斷。當為低電平時，與門B輸出低電平，表示超量程。②當Cx很大或Cx被短路時，在充放電過程中，Cx兩端的電壓Vc(瞬時值)可能始終低于VREF1或Vc>VREF1的時間很短。在這種情況下，2Q4不會出現(xiàn)下降沿，不會由高變低，因此需另想方法判斷。3電子設(shè)計與制作實踐3.1實例1：數(shù)顯式大電容測量電路

圖3.1.18超量程判斷電路觀察圖的波形可知，在t1時刻a點的波形出現(xiàn)下降沿，Cx充電結(jié)束。此時Vc的值最大，在正常情況下它超過VREF2，d2的波形處于低電平。如果在t1時刻，d2的波形處于高電平，那么說明Cx很大或Cx被短路，因此，可用圖中虛線上方的電路判斷是否會出現(xiàn)這種情況。3電子設(shè)計與制作實踐3.1實例1：數(shù)顯式大電容測量電路

這個電路的工作原理很簡單，即：如果a點出現(xiàn)下降沿時，d2點為低電平，那么為高電平。否那么，QE2為低電平，發(fā)光二極管發(fā)光，而且與門B輸出低電平，表示超量程。此外，圖中與門C的另一個輸入端接高位觸發(fā)器的3。前面已經(jīng)說明過，只要十位計數(shù)器的2Q4在計數(shù)時間內(nèi)出現(xiàn)過下降沿，3便是低電平，因而與門C輸出低電平，使發(fā)光二極管發(fā)光。綜上所述，發(fā)光二極管發(fā)光的條件是：Cx≥2000F，與門B輸出低電平的條件是：Cx≥2000F或Cx被短路。因此，只要將與門B的輸出端和作為顯示譯碼器的74LS47的管腳4相連，便可實現(xiàn)題中對超量顯示的要求。3電子設(shè)計與制作實踐3.1實例1：數(shù)顯式大電容測量電路

〔8〕清零單穩(wěn)計數(shù)器CC4518所需要的清零信號如圖中的波形f所示，D觸發(fā)器和JK觸發(fā)器所需要的清零信號是它的反相。對圖中波形f的脈沖寬度two的要求是：①two應(yīng)比CC4518清零端的延遲時間大得多，以保證能有效地清零。②two應(yīng)比時鐘脈沖周期TCP小得多，以免引起不應(yīng)該有的誤差。前面在設(shè)計時鐘脈沖單元電路時，已求出TCP=182s，它比CC4518清零端的延遲時間大很多倍，因此選擇參數(shù)時有很大的靈活性。例如，可按下式估算清零信號單穩(wěn)電路的參數(shù)：two≈30s。3電子設(shè)計與制作實踐3.1實例1：數(shù)顯式大電容測量電路

由于對two的穩(wěn)定性要求不高，因此，以CMOS反相器為主構(gòu)成清零信號單穩(wěn)電路，如圖3.1.19(a)所示。圖中Vi的波形是圖中的波形e或波形d1。顯然，這個電路的時間常數(shù)RC應(yīng)比Vi周期時間小得多。在此條件下，圖3.1.19(a)中Vi、VR、Vo1和Vo2的波形如圖3.1.19(b)所示。由此圖可知，VR有時為負值，超過CMOS反相器的電源電壓范圍，因此圖3.1.19(a)中加了限流保護電阻R

，它的阻值可在10k

至100k

范圍內(nèi)選擇。這個單穩(wěn)電路輸出脈沖的寬度，可按下式粗略估算：two≈0.7RC，可得：RC≈42.8

s，因此，可取表3-1-2中的1000pF電容器和43k

碳膜電阻器分別作為圖3.1.19(a)電路中的C和R。3電子設(shè)計與制作實踐3.1實例1：數(shù)顯式大電容測量電路

圖3.1.19清零單穩(wěn)電路及波形圖3.1.4整體電原理圖根據(jù)以上單元電路的設(shè)計和圖所示詳細框圖，可畫出此題的整體電原理圖，如下圖。3電子設(shè)計與制作實踐3.1實例1：數(shù)顯式大電容測量電路

圖3.1.20數(shù)顯式大電容測量電路原理圖3電子設(shè)計與制作實踐3.1實例1：數(shù)顯式大電容測量電路

〔1〕圖中的反相器A、B、C、D、E和F合用一片CMOS器件，即C4049。施密特反相器G、H、I、J、K和I合用同一片TTL器件，即74LS14。與門A、B和C合用一片74LS11。〔2〕圖中的高位觸發(fā)器和超量程判斷電路選用雙D觸發(fā)器，即共用兩片74LS74。與用JK觸發(fā)器相比，本錢較低?！?〕圖中的運放A1、A2和A3合用一片324，它用+15V單電源供電，其余器件均用+5V單電源供電。3電子設(shè)計與制作實踐3.1實例1：數(shù)顯式大電容測量電路

〔4〕圖中的R23和C3起延遲作用，其目的是為了使清零時，高位觸發(fā)器的D端(圖中D3)為低電平。這樣，即使在清零時十位計數(shù)器的2Q4端出現(xiàn)下降沿，高位觸發(fā)器也不會翻成1狀態(tài)(假設(shè)翻成1狀態(tài)，那么會發(fā)出錯誤的進位信號)，從而保證發(fā)光二極管的顯示狀態(tài)與題中要求相符。此外，圖中個別參數(shù)值(例如R32的阻值)可能需要在實驗時作適當調(diào)整。3電子設(shè)計與制作實踐3.2電子設(shè)計自動化技術(shù)

3.2電子設(shè)計自動化技術(shù)稍微復雜一點的電子系統(tǒng)的設(shè)計，涉及面廣，設(shè)計工作量大，完全依靠手工設(shè)計，不僅設(shè)計周期長，而且易出錯、性能難以優(yōu)化提高。因此，現(xiàn)代電子系統(tǒng)設(shè)計過程中，非常注重電子設(shè)計自動化EDA〔ElectronicDesignAutomation〕技術(shù)及其工具軟件的應(yīng)用。3.2.1EDA技術(shù)根本概念EDA技術(shù)是在電子CAD技術(shù)根底上開展起來的計算機軟件系統(tǒng)，是指以計算機為工作平臺，融合了應(yīng)用電子技術(shù)、計算機技術(shù)、信息處理及智能化技術(shù)的最新成果，進行電子產(chǎn)品的自動設(shè)計。3電子設(shè)計與制作實踐3.2電子設(shè)計自動化技術(shù)

簡而言之，EDA技術(shù)就是依賴功能強大的計算機，在EDA工具軟件平臺上，對以硬件描述語言HDL〔HardwareDescriptionLanguage〕為系統(tǒng)邏輯描述手段完成的設(shè)計文件，自動地完成邏輯編譯、邏輯化簡、邏輯分割、邏輯綜合、結(jié)構(gòu)綜合〔布局布線〕，以及邏輯優(yōu)化和仿真測試，直至實現(xiàn)既定的電子線路系統(tǒng)功能。EDA技術(shù)使得設(shè)計者的工作僅限于利用軟件的方式，即利用硬件描述語言和EDA軟件來完成對系統(tǒng)硬件功能的實現(xiàn)，這是電子設(shè)計技術(shù)的一個巨大進步。利用EDA工具，電子設(shè)計師可以從概念、算法、協(xié)議等開始設(shè)計電子系統(tǒng)，大量工作可以通過計算機完成，并可以將電子產(chǎn)品從電路設(shè)計、性能分析到設(shè)計出IC幅員或PCB幅員的整個過程的計算機上自動處理完成。3電子設(shè)計與制作實踐3.2電子設(shè)計自動化技術(shù)

3.2.2EDA技術(shù)的新開展及特點進入21世紀后，EDA得到了更大的開展，突出表現(xiàn)在以下幾個方面：〔1〕在FPGA上實現(xiàn)DSP數(shù)字信號處理，應(yīng)用成為可能，用純數(shù)字邏輯進行DSP模塊的設(shè)計，使得高速DSP實現(xiàn)成為現(xiàn)實，并有力地推動了軟件無線電技術(shù)的實用化和開展?；贔PGA的DSP技術(shù)為高速數(shù)字信號處理算法提供了實現(xiàn)途徑。

〔2〕嵌入式處理器軟核的成熟，使得SOPCSystemOnaProgrammableChip步入大規(guī)模應(yīng)用階段，在一片F(xiàn)PGA中實現(xiàn)一個完備的數(shù)字處理系統(tǒng)成為可能。3電子設(shè)計與制作實踐3.2電子設(shè)計自動化技術(shù)

〔3〕使電子設(shè)計成果以自主知識產(chǎn)權(quán)的方式得以明確表達和確認成為可能。在仿真和設(shè)計兩方面支持標準硬件描述語言且功能強大的EDA軟件不斷推出?！?〕除了日益成熟的數(shù)字技術(shù)外，傳統(tǒng)的電路系統(tǒng)設(shè)計建模理念發(fā)生了重大的變化，變現(xiàn)在軟件無線電技術(shù)的崛起，模擬電路系統(tǒng)硬件描述語言的表達和設(shè)計的標準化，可編程模擬器件的出現(xiàn)，數(shù)字信號處理和圖像處理的全硬件實現(xiàn)方案的普遍接受，軟硬件協(xié)同設(shè)計等。3電子設(shè)計與制作實踐3.2電子設(shè)計自動化技術(shù)

〔5〕EDA使得電子領(lǐng)域各學科的界限更加模糊，更加互為包容、模擬與數(shù)字、軟件與硬件、系統(tǒng)與器件、ASIC與FPGA、行為與結(jié)構(gòu)等?！?〕更大規(guī)模的FPGA和CPLD器件的不斷推出?！?〕基于EDA的用于ASIC設(shè)計的標準單元已涵蓋大規(guī)模電子系統(tǒng)及復雜IP核模塊。〔8〕軟硬IPIntellectualProperty核在電子行業(yè)的產(chǎn)業(yè)領(lǐng)域廣泛應(yīng)用。3電子設(shè)計與制作實踐3.2電子設(shè)計自動化技術(shù)

〔9〕SOC高效低本錢設(shè)計技術(shù)的成熟?！?0〕系統(tǒng)級、行為驗證級硬件描述語言出現(xiàn)，如SystemC使復雜電子系統(tǒng)的設(shè)計和驗證趨于簡單?？v觀電子設(shè)計的開展史，我可以大膽預(yù)測，未來電子設(shè)計自動化必將會全方位地滲入我們的生活，改變我們的生活方式和生活節(jié)奏，為我們提供更多的快捷。3電子設(shè)計與制作實踐3.2電子設(shè)計自動化技術(shù)

中國EDA市場已漸趨成熟，不過大局部設(shè)計工程師面向的是PCB制板和小型ASIC領(lǐng)域，僅有小局部〔約11%〕的設(shè)計人員開發(fā)復雜的片上系統(tǒng)器件。為了與臺灣和美國的設(shè)計工程師形成更有力的競爭，中國的設(shè)計隊伍有必要引進和學習一些最新的EDA技術(shù)。據(jù)最新統(tǒng)計顯示，中國和印度正在成為電子設(shè)計自動化領(lǐng)域開展最快的兩個市場，年夏合增長率分別到達了50%和30%。3電子設(shè)計與制作實踐3.2電子設(shè)計自動化技術(shù)

3.2.3常用EDA工具軟件

EDA工具軟件層出不窮，目前進入我國并具有廣泛影響的EDA軟件有：multiSIM、PSPICE、OrCAD、PCAD、Protel、Viewlogic、Mentor、Graphics、Synopsys、LSIIogic、Cadence、MicroSim、EasyEDA、AltiumDesigner等等。這些工具都有較強的功能，一般可用于幾個方面，例如很多軟件都可以進行電路設(shè)計與仿真，同進還可以進行PCB自動布局布線，可輸出多種網(wǎng)表文件與第三方軟件接口。3電子設(shè)計與制作實踐3.2電子設(shè)計自動化技術(shù)

〔1〕設(shè)計與仿真工具國內(nèi)定型一個中型飛機的設(shè)計，從草案到詳細設(shè)計到風洞試驗再到最后出圖到實際投產(chǎn)，整個周期大概要10年，而美國是1年。為什么會有這樣大的差距呢？因為美國在設(shè)計時大局部采用的是虛擬仿真技術(shù)，把多年積累的各項風洞實驗參數(shù)都輸入電腦，然后通過電腦編程編寫出一個虛擬環(huán)境的軟件，并且使它能夠自動套用相關(guān)公式和調(diào)用長期積累后輸入電腦的相關(guān)經(jīng)驗參數(shù)。3電子設(shè)計與制作實踐3.2電子設(shè)計自動化技術(shù)

這樣一來，只要把飛機的外形計數(shù)據(jù)放入這個虛擬的風洞軟件中進行試驗，哪里不合理有問題就改動那里，直至最正確效果，效率自然高了，從波音747到F16都是采用的這種方法。電子電路設(shè)計與仿真工具包括SPICE/PSPICE；multiSIM；Matlab；SystemView；MMICADLiveWire、Edison、TinaProBrightSpark等。3電子設(shè)計與制作實踐3.2電子設(shè)計自動化技術(shù)

①SPICE/PSPICE〔SimulationProgramwithIntegratedCircuitEmphasis〕：是20世紀80年代世界上應(yīng)用最廣的電路設(shè)計軟件，由美國加州大學推出的電路分析仿真軟件，1998年被定為美國國家標準。同類產(chǎn)品中，PSPICE是功能最為強大的模擬和數(shù)字電路混合仿真EDA軟件，在國內(nèi)普遍使用?？梢赃M行各種各樣的電路仿真、鼓勵建立、溫度與噪聲分析、模擬控制、波形輸出、數(shù)據(jù)輸出、并在同一窗口內(nèi)同時顯示模擬與數(shù)字的仿真結(jié)果。無論對哪種器件哪些電路進行仿真，都可以得到精確的仿真結(jié)果，并可以自行建立元器件及元器件庫。3電子設(shè)計與制作實踐3.2電子設(shè)計自動化技術(shù)

②multiSIM〔EWB的最新版本〕：是InteractiveImageTechnologiesLtd在20世紀末推出的電路仿真軟件。其最新版本為multiSIM12.0，相對于其它EDA軟件，它具有更加形象直觀的人機交互界面，特別是其儀器儀表庫中的各儀器儀表與操作真實實驗中的實際儀器儀表完全沒有兩樣，對模數(shù)電路的混合仿真功能幾乎能夠100%地仿真出真實電路的結(jié)果。multiSIM在儀器儀表庫中提供了萬用表、信號發(fā)生器、瓦特表、雙蹤/四蹤示波器、波特儀〔掃頻儀〕、字信號發(fā)生器、邏輯分析儀、邏輯轉(zhuǎn)換儀、失真度分析儀、頻譜分析儀、網(wǎng)絡(luò)分析儀和電壓表及電流表、I-V分析儀〔晶體管特性圖示儀〕、Agilent信號發(fā)生器、Agilent萬用表、Agilent示波器和動態(tài)邏輯平筆等儀器儀表。3電子設(shè)計與制作實踐3.2電子設(shè)計自動化技術(shù)

還提供了各種常見的建模精確的元器件，比方電阻、電容、電感、三極管、二極管、繼電器、可控硅、數(shù)碼管等等。模擬集成電路方面有各種運算放大器、其他常用集成電路。數(shù)字電路方面有74系列集成電路、4000系列集成電路等等、并且支持自制元器件。MultiSIM7還具有同時它還能進行VHDL仿真和VerilogHDL仿真。3電子設(shè)計與制作實踐3.2電子設(shè)計自動化技術(shù)

③MATLAB產(chǎn)品族：MATLAB一大特性是有眾多的面向具體應(yīng)用的工具箱和仿真塊，包含了完整的函數(shù)集用來對圖像信號處理、控制系統(tǒng)設(shè)計、神經(jīng)網(wǎng)絡(luò)等特殊應(yīng)用進行分析和設(shè)計。MATLAB產(chǎn)品族具有：數(shù)據(jù)分析；數(shù)值和符號計算、工程與科學繪圖；控制系統(tǒng)設(shè)計；數(shù)字圖像信號處理；建模、仿真、原型開發(fā)；應(yīng)用開發(fā)；圖形用戶界面設(shè)計等功能。MATLAB產(chǎn)品族被廣泛應(yīng)用于信號與圖像處理、控制系統(tǒng)設(shè)計、通訊系統(tǒng)仿真等諸多領(lǐng)域。開放式的結(jié)構(gòu)使MATLAB產(chǎn)品族很容易針對特定的需求進行擴充，從而在不斷深化對問題的認識同時，提高自身的競爭力。3電子設(shè)計與制作實踐3.2電子設(shè)計自動化技術(shù)

〔2〕PCB設(shè)計軟件PCB〔Printed-CircuitBoard〕設(shè)計軟件種類很多，如Protel、OrCAD、Viewlogic、PowerPCB、CadencePSD、MentorGraphices的ExpeditionPCB、ZukenCadStart、Winboard/Windraft/Ivex-SPICE、PCBStudio、TANGO、PCBWizard〔與LiveWire配套的PCB制作軟件包〕、ultiBOARD〔與multiSIM配套的PCB制作軟件包〕等等。

Protel是PROTEL〔現(xiàn)為Altium〕公司在20世紀80年代末推出的CAD工具，是PCB設(shè)計者的首選軟件。它較早在國內(nèi)使用，普及率最高，在很多的大、中專院校的電路專業(yè)還專門開設(shè)Protel課程，幾乎所在的電路公司都要用到它。3電子設(shè)計與制作實踐3.2電子設(shè)計自動化技術(shù)

早期的Protel主要作為印刷板自動布線工具使用，其最新版本為AltiumDesigner，它是個完整的全方位電路設(shè)計系統(tǒng)，包含了電原理圖繪制、模擬電路與數(shù)字電路混合信號仿真、多層印刷電路板設(shè)計〔包含印刷電路板自動布局布線〕，可編程邏輯器件設(shè)計、圖表生成、電路表格生成、支持宏操作等功能，并具有Client/Server〔客戶/效勞體系結(jié)構(gòu)〕，同時還兼容一些其它設(shè)計軟件的文件格式，如ORCAD、PSPICE、EXCEL等。使用多層印制線路板的自動布線，可實現(xiàn)高密度PCB的100%布通率。Protel軟件功能強大〔同時具有電路仿真功能和PLD開發(fā)功能〕、界面友好、使用方便，但它最具代表性的是電路設(shè)計和PCB設(shè)計。3電子設(shè)計與制作實踐3.2電子設(shè)計自動化技術(shù)

〔3〕IC設(shè)計軟件IC設(shè)計工具很多，其中按市場所占份額排行為Cadence、MentorGraphics和Synopsys，其它公司的軟件相對來說使用者較少。中國華大公司也提供ASIC設(shè)計軟件〔熊貓2000〕；另外新成立的Avanti公司，其設(shè)計工具可以全面和Cadence公司的工具相抗衡，非常適用于深亞微米的IC設(shè)計。下面按用途對IC設(shè)計軟件作一些介紹。3電子設(shè)計與制作實踐3.2電子設(shè)計自動化技術(shù)

①設(shè)計輸入工具設(shè)計輸入是任何一種EDA軟件必須具備的根本功能。像Cadence的composer，viewlogic的viewdraw，硬件描述語言VHDL、VerilogHDL是主要設(shè)計語言，許多設(shè)計輸入工具都支持HDL〔比方說multiSIM等〕。另外像Active-HDL和其它的設(shè)計輸入方法，包括原理和狀態(tài)機輸入方法，設(shè)計FPGA/CPLD的工具大都可作為IC設(shè)計的輸入手段，如Xilinx、Altera等公司提供的開發(fā)工具ModelsimFPGA等。3電子設(shè)計與制作實踐3.2電子設(shè)計自動化技術(shù)

②設(shè)計仿真工作使用EDA工具的最大好處是可以驗證設(shè)計是否正確，幾乎每個公司的EDA產(chǎn)品都有仿真工具。Verilog-XL、NC-verilog用于Verilog仿真，Leapfrog用于VHDL仿真，AnalogArtist用于模擬電路仿真。Viewlogic的仿真器有：viewsim門級電路仿真器，speedwaveVHDL仿真器，VCS-verilog仿真器。MentorGraphics有其子公司ModelTech出品的VHDL和Verilog雙仿真器：ModelSim。Cadence、Synopsys用的是VSS〔VHDL仿真器〕?，F(xiàn)在的趨勢是各大EDA公司都逐漸用HDL仿真器作為電路驗證的工具。3電子設(shè)計與制作實踐3.2電子設(shè)計自動化技術(shù)

③綜合工具綜合工具可以把HDL變成門級網(wǎng)表。這方面Synopsys工具占有較大的優(yōu)勢，它的DesignCompile是作為一個綜合的工業(yè)標準，它還有另外一個產(chǎn)品叫BehaviorCompiler，可以提供更高級的綜合。另外最近美國又出了一個軟件叫Ambit，據(jù)說比Synopsys的軟件更有效，可以綜合50萬門的電路，速度更快。Ambit被Cadence公司收購后，Cadence放棄了原來的綜合軟件Synergy。隨著FPGA設(shè)計的規(guī)模越來越大，各EDA公司又開發(fā)了用于FPGA設(shè)計的綜合軟件，如Synopsys的FPGAExpress，Cadence的Synplity，Mentor的Leonardo。3電子設(shè)計與制作實踐3.2電子設(shè)計自動化技術(shù)

④布局和布線在IC設(shè)計的布局布線工具中，Cadence軟件是比較強的，它有很多產(chǎn)品，用于標準單元、門陣列已可實現(xiàn)交互布線。如Cadencespectra，原本是用于PCB布線的，后來Cadence把它用來作IC的布線。其主要工具有：Cell3，SiliconEnsemble-標準單元布線器；GateEnsemble-門陣列布線器；DesignPlanner-布局工具。其它各EDA軟件開發(fā)公司也提供各自的布局布線工具。3電子設(shè)計與制作實踐3.2電子設(shè)計自動化技術(shù)

⑤物理驗證工具物理驗證工具包括幅員設(shè)計工具、幅員驗證工具、幅員提取工具等等。如Cadence的物理工具Dracula、Virtuso、Vampire等。⑥模擬電路仿真器前面講的仿真器主要是針對數(shù)字電路的，對于模擬電路的仿真工具，普遍使用SPICE，這是唯一的選擇。只不過是選擇不同公司的SPICE，像MiceoSim的PSPICE、MetaSoft的HSPICE等等。HSPICE現(xiàn)已被Avanti公司收購了。在眾多的SPICE中，HSPICE作為IC設(shè)計，模型多，仿真的精度也高。3電子設(shè)計與制作實踐3.2電子設(shè)計自動化技術(shù)

〔4〕PLD設(shè)計工具PLD〔ProgrammableLogicDevice〕是一種由用戶根據(jù)需要而自行構(gòu)造邏輯功能的數(shù)字集成電路。目前主要有兩大類型：CPLD〔ComplexPLD〕和FPGA(FieldProgrammableGateArray)。它們的根本設(shè)計方法是借助于EDA軟件，用原理圖、狀態(tài)機、布爾表達式、硬件描述語言等方法，生成相應(yīng)的目標文件，最后用編程器或下載電纜，由目標器件實現(xiàn)。生產(chǎn)PLD的廠家很多，但最有代表性的PLD廠家為Altera、Xilinx和Lattice公司。3電子設(shè)計與制作實踐3.2電子設(shè)計自動化技術(shù)

PLD的開發(fā)工具一般由器件生產(chǎn)廠家提供，但隨著器件規(guī)模的不斷增加，軟件的復雜性也隨之提高，目前由專門的軟件公司與器件生產(chǎn)廠家共同推出功能強大的設(shè)計軟件。①ALTERA：20世紀90年代以后開展很快。主要產(chǎn)品有：MAX3000/7000、FELX6K/10K、APEX20K、ACEX1K、Stratix等。其開發(fā)工具-MAX+PLUSII是較成功的PLD開發(fā)平臺，最新又推出了QuartusII開發(fā)軟件。Altera公司提供較多形式的設(shè)計輸入手段，能綁定第三方VHDL綜合工具，如：綜合軟件FPGAExpress、LeonardSpectrum，仿真軟件ModelSim。3電子設(shè)計與制作實踐3.2電子設(shè)計自動化技術(shù)

②XILINX：FPGA的創(chuàng)造者。產(chǎn)品種類較全，主要有：XC9500/4000、Coolrunner(XPLA3)、Spartan、Vertex等系列，其最大的Vertex-IIPro器件已到達800萬門。開發(fā)軟件為Foundation和ISE。通常來說，在歐洲用Xilinx的人多，在日本和亞太地區(qū)用ALTERA的人多，在美國那么是平分秋色。全球PLD/FPGA產(chǎn)品60%以上是由Altera和Xilinx提供的。3電子設(shè)計與制作實踐3.2電子設(shè)計自動化技術(shù)

③Lattice-Vantis：Lattice是ISP〔In-SystemProgrammability〕技術(shù)的創(chuàng)造者。ISP技術(shù)極大地促進了PLD產(chǎn)品的開展，與ALTERA和XILINX相比，其開發(fā)工具比Altera和Xilinx略遜一籌。中小規(guī)模PLD比較有特色，1999年推出可編程模擬器件，并收購Vantis〔原AMD子公司〕，成為第三大可編程邏輯器件供給商。2001年12月收購Agere公司〔原Lucent微電子部〕的FPGA部門。主要產(chǎn)品有ispLSI2000/5000/8000，MACH4/5。3電子設(shè)計與制作實踐3.2電子設(shè)計自動化技術(shù)

④ACTEL：反熔絲〔一次性燒寫〕PLD的領(lǐng)導者。由于反熔絲PLD抗輻射、耐上下溫、功耗低、速度快，所以在軍品和宇航級上有較大優(yōu)勢。ALTERA和XILINX那么一般不涉足軍品和宇航級市場。⑤ATMEL：中小規(guī)模PLD做得不錯。ATMEL也做了一些與Altera和Xilinx兼容的片子，但在品質(zhì)上與原廠家還是有一些差距，在高可靠性產(chǎn)品中使用較少，多用在低端產(chǎn)品上。3電子設(shè)計與制作實踐3.2電子設(shè)計自動化技術(shù)

PLD〔可編程邏輯器件〕是一種可以完全替代74系列及GAL、PLA的新型電路，只要有數(shù)字電路根底，會使用計算機，就可以進行PLD的開發(fā)。PLD的在線編程能力和強大的開發(fā)軟件，使工程師可以幾天，甚至幾分鐘內(nèi)就可完成以往幾周才能完成的工作，并可將數(shù)百萬門的復雜設(shè)計集成在一顆芯片內(nèi)。PLD技術(shù)在興旺國家已成為電子工程師必備的技術(shù)。3電子設(shè)計與制作實踐3.2電子設(shè)計自動化技術(shù)

〔5〕其它EDA軟件①VHDL語言：超高速集成電路硬件描述語言〔VHSICHardwareDeseriptionLanguagt，簡稱VHDL〕，是IEEE的一項標準設(shè)計語言。它源于美國國防部提出的超高速集成電路〔VeryHighSpeedIntegratedCircuit，簡稱VHSIC〕方案，是ASIC設(shè)計和PLD設(shè)計的一種主要輸入工具。②VeriolgHDL：是Verilog公司推出的硬件描述語言，在ASIC設(shè)計方面與VHDL語言平分秋色。3電子設(shè)計與制作實踐3.3電路原理圖及印制電路板圖繪制

3.3電路原理圖及印制電路板圖繪制電路原理圖是電路設(shè)計、電路分析和故障檢查常常用到的主圖。電路原理圖可以手工繪制也可用專門工具軟件繪制，繪制電路原理圖的常用工具軟件有：Multisim、Protel〔AltiumDesigner〕、EWB、Visio、Protus、OrCAD、EasyEDA等。繪制印制電路板圖的常用工具軟件有：Protel〔AltiumDesigner〕、Protus、OrCAD、EasyEDA等。3電子設(shè)計與制作實踐3.3電路原理圖及印制電路板圖繪制

3.3.1電路原理圖繪制電路原理圖繪制原那么〔1〕圖面要整潔、字符清晰、按照國家標準繪制，具有很高的易讀性。〔2〕預(yù)先方案好各種圖形符號的位置，概括圖形符號的尺寸大小，使整幅圖中布置均勻，協(xié)調(diào)一致。3電子設(shè)計與制作實踐3.3電路原理圖及印制電路板圖繪制

〔3〕在圖樣上，每一個符號左方或上方都要標注該元器件的位置符號。各元器件的位置符號由文字符號〔字母〕和腳注序號〔數(shù)字〕組成?！?〕為了讀圖方便，各元器件的代號和根本數(shù)據(jù)可直接寫在圖上，或另附一張元器件明細表，詳細列出各元器件的位號、代號、名稱、型號及數(shù)量等。3電子設(shè)計與制作實踐3.3電路原理圖及印制電路板圖繪制

電路原理圖繪制本卷須知〔l〕電路輸入端放置在圖的左邊，輸出端放置在圖的右邊，使用電信號從左到右，從上而下地流動?！?〕將同一功能的元器件盡可能布局在一起?！?〕半導體管盡可能布局在引線的中央，使圖形保持對稱、均勻。3電子設(shè)計與制作實踐3.3電路原理圖及印制電路板圖繪制

〔4〕當假設(shè)干元器件〔電阻、電容、線圈等〕接到同一根公共線上時，同類元器件圖形符號應(yīng)保持高、平、齊相一致?！?〕元器件間連線應(yīng)水平或垂直畫出，互相平行的導線應(yīng)保持一定的間距，不要太密?！?〕導線交叉時，假設(shè)交叉而又連接時，應(yīng)在交叉處畫一實心圓點，以示焊接，交叉而不連接，無需畫出圓點?！?〕盡量減少兩線交叉，以免產(chǎn)生干擾。AltiumDesigner繪制電路原理圖流程AltiumDesigner原理圖設(shè)計繪制流程如下圖。3電子設(shè)計與制作實踐3.3電路原理圖及印制電路板圖繪制

3.3.2印制電路板圖繪制印制電路板〔PrintedCircuitBoard,PCB，簡稱印制板或線路板〕，是由絕緣基板、連接導線和裝配焊接電子元器件的焊盤組成的，具有導線和絕緣底板的雙重作用。它可以實現(xiàn)電路中各個元器件的電氣連接，代替復雜的布線，減少傳統(tǒng)方式下的工作量，簡化電子產(chǎn)品的裝配、焊接、調(diào)試工作；縮小整機體積，降低產(chǎn)品本錢，提高電子設(shè)備的質(zhì)量和可靠性；印制電路板具有良好的產(chǎn)品一致性，它可以采用標準化設(shè)計，有利于在生產(chǎn)過程中實現(xiàn)機械化和自動化；使整塊經(jīng)過裝配調(diào)試的印制電路板作為一個備件，便于整機產(chǎn)品的互換與維修。3電子設(shè)計與制作實踐3.3電路原理圖及印制電路板圖繪制

印制電路板圖的排版布局印制電路板圖設(shè)計的主要內(nèi)容是排版設(shè)計，即把電子元器件合理地布局在一定制板面積。排版設(shè)計，不單純是按照電路原理圖把元器件通過印制線條簡單地連接起來。為使整機能夠穩(wěn)定可靠地工作，要對元器件及其連接在印制板上進行合理的排版布局。如果排版布局不合理，就有可能出現(xiàn)各種干擾，以致合理的原理方案不能實現(xiàn)，或使整機技術(shù)指標下降。這里介紹印制板整體布局的幾個一般原那么。3電子設(shè)計與制作實踐3.3電路原理圖及印制電路板圖繪制

圖3.3.1原理圖設(shè)計繪制流程3電子設(shè)計與制作實踐3.3電路原理圖及印制電路板圖繪制

〔1〕抗干擾設(shè)計原那么干擾現(xiàn)象在整機調(diào)試和工作中經(jīng)常出現(xiàn)，產(chǎn)生的原因是多方面的，除外界因素造成干擾外，印制板布局布線不合理，元器件安裝位置不當，屏蔽設(shè)計不完備等都可能造成干擾。

3電子設(shè)計與制作實踐3.3電路原理圖及印制電路板圖繪制

地線布置與干擾、原理圖中的地線表示零電位。在整個印制板電路中的各接地點相對電位差也應(yīng)是零。印制板電路上各接地點，并不能保證電位差絕對是零。在較大的印制板上，地線處理不好，不同的地點有百分之幾伏的電位差是完全可能的，這極小的電位差信號，經(jīng)放大電路放大，可