第5章數(shù)電教材

上次內(nèi)容回顧組合邏輯電路的分析步驟：由邏輯圖寫出各輸出端的邏輯函數(shù)表達(dá)式化簡(jiǎn)邏輯函數(shù)表達(dá)式，列真值表根據(jù)真值表和邏輯函數(shù)表達(dá)式對(duì)邏輯電路進(jìn)行分析，從而確定其功能組合邏輯電路的設(shè)計(jì)步驟：根據(jù)對(duì)電路邏輯功能的要求，確定輸入、輸出變量，列出真值表由真值表寫出各輸出端的邏輯函數(shù)表達(dá)式化簡(jiǎn)（電路簡(jiǎn)單）、變換（使器件的數(shù)量和種類最少）邏輯函數(shù)表達(dá)式，畫出邏輯圖P1P2P3P4&ABCF&&&≥1例1:

試分析下圖所示組合邏輯電路的邏輯功能。解：1、逐級(jí)寫出各輸出端的邏輯函數(shù)表達(dá)式2、化簡(jiǎn)邏輯函數(shù)表達(dá)式，列真值表3、確定電路功能三個(gè)輸入變量A、B、C全為0或全為1，即三個(gè)輸入變量一致時(shí)，其輸出F為1；當(dāng)輸入變量不一致時(shí)，輸出F為0。因此稱為“一致電路”。例2：有A、B、AB、O4種基本血型，輸血者與受血者的血型必須符合如圖所示原則。試用與非門設(shè)計(jì)一血型關(guān)系檢測(cè)電路，用以檢測(cè)輸血者與受血者之間的血型關(guān)系是否符合圖示關(guān)系，如果符合，輸出為1，否則為0.解：1、確定輸入、輸出變量，并賦值輸血者與受血者的血型都是輸入變量，以CD和EF分別代表輸血者和受血者的血型，進(jìn)行如下編碼：2、列真值表3、寫表達(dá)式4、畫邏輯圖血型輸血者CD受血者EFO0000A0101B0

0AB1111例3：設(shè)有兩個(gè)組合邏輯電路，電路的輸入信號(hào)波形如下圖A、B、C所示，電路的輸出信號(hào)波形如圖中Z、L所示，寫出符合該圖中所描述邏輯功能的Z、L的簡(jiǎn)化邏輯表達(dá)式，并畫出這兩個(gè)組合邏輯電路。ABCZL例4：判斷下列邏輯函數(shù)是否有可能產(chǎn)生競(jìng)爭(zhēng)冒險(xiǎn)，如果可能應(yīng)如何消除。電路中存在由反相器產(chǎn)生的互補(bǔ)信號(hào)，且互補(bǔ)信號(hào)的狀態(tài)發(fā)生變化時(shí)可能產(chǎn)生冒險(xiǎn)現(xiàn)象。第5章中規(guī)模組合邏輯集成電路與應(yīng)用編碼器(Encoder)譯碼器/數(shù)據(jù)分配器(Decoder/Demultiplexer)

數(shù)據(jù)選擇器(Multiplexer)數(shù)值比較器算術(shù)運(yùn)算電路總結(jié)生活中常用十進(jìn)制數(shù)及文字、符號(hào)等表示事物。數(shù)字電路只能以二進(jìn)制信號(hào)工作。用二進(jìn)制代碼表示文字、符號(hào)或者數(shù)碼等特定對(duì)象的過(guò)程，稱為編碼。實(shí)現(xiàn)編碼的邏輯電路，稱為編碼器。編碼器譯碼器編碼器編碼器(Encoder)特點(diǎn)：有不多于2n個(gè)輸入信號(hào)，對(duì)應(yīng)n個(gè)輸出線產(chǎn)生的n位二進(jìn)制代碼普通編碼器：任何時(shí)候只允許輸入一個(gè)有效編碼信號(hào)，否則輸出就會(huì)發(fā)生混亂。優(yōu)先編碼器：允許同時(shí)輸入兩個(gè)以上的有效編碼信號(hào)。當(dāng)同時(shí)輸入幾個(gè)有效編碼信號(hào)時(shí)，優(yōu)先編碼器能按預(yù)先設(shè)定的優(yōu)先級(jí)別，只對(duì)其中優(yōu)先權(quán)最高的一個(gè)進(jìn)行編碼。編碼器分類常用集成編碼器CD4532及其應(yīng)用（CMOS8-BitPriorityEncoder）普通編碼器（4－2Encoder）2、真值表1、明確邏輯功能4輸入，2輸出假定輸入信號(hào)高電平有效分配代碼3、列出邏輯函數(shù)表達(dá)式1000010000100001Y0Y1I3I2I1I0

邏輯功能表110110004-2線編碼器邏輯圖4、畫邏輯圖5、具體實(shí)現(xiàn)74×04六反相器，74×21兩個(gè)四輸入與門，74×32四個(gè)二輸入或門存在的問(wèn)題2)當(dāng)沒(méi)有有效信號(hào)輸入時(shí)，

即I3=I2=I1=I0=0時(shí)，Y1Y0=？Y1Y0=001)當(dāng)只有信號(hào)I0輸入時(shí)，即I0＝1、I1＝I2＝I3＝0，Y1Y0＝？6、存在的問(wèn)題Y1Y0=00設(shè)置標(biāo)志位2)所有信號(hào)同時(shí)有效，

即I3=I2=I1=I0=1，Y1Y0=？Y1Y0=00如果同一時(shí)刻有兩個(gè)以上的輸入信號(hào)有效，怎么辦？1)有2個(gè)輸入信號(hào)有效，即I0＝I1＝0，I2＝I3＝1，Y1Y0＝？Y1Y0=00普通編碼器假定在任意時(shí)刻只有一個(gè)輸入信號(hào)有效約束條件、優(yōu)先級(jí)舉例:鍵控8421BCD碼編碼器當(dāng)沒(méi)有按鍵時(shí)，對(duì)應(yīng)輸入信號(hào)接+Vcc，為邏輯1。當(dāng)按下某鍵時(shí),對(duì)應(yīng)輸入信號(hào)接地,為邏輯0。輸入信號(hào)低電平有效。分析該電路，可得：由于我們按鍵時(shí)通常在某一時(shí)刻，只按下一個(gè)鍵，故僅有一個(gè)輸入信號(hào)為0，其余均為1。e.g.按下S0，則S0＝0，S1＝S2＝S3＝…＝S9＝1，代入上式得：ABCD＝0000，正好是十進(jìn)制數(shù)0的8241BCD碼。如果什么鍵也沒(méi)有按，S0＝S1＝…＝S9＝1，代入上式得：ABCD=0000，仍然是十進(jìn)制數(shù)0的8421BCD碼所以該電路無(wú)法區(qū)分是否按S0鍵。設(shè)置標(biāo)志位1)若沒(méi)有鍵按下，S0～S9均為1，代入公式，則有：A＝B＝C＝D＝0，GS＝0。2)若按下0鍵，則S0＝0，S1～S9＝1，代入公式，則：A＝B＝C＝D＝0，GS＝1。只要有鍵按下，GS總是為1。所以通過(guò)GS標(biāo)志位可以判斷是否有鍵按下，解決了沒(méi)有信號(hào)輸入和按鍵S0有效兩種情況下，輸出代碼都為0000的問(wèn)題。鍵盤輸入8421BCD碼編碼器(功能表)帶約束條件的4-2線編碼器0011I2I3I0I1Y100101101000111100101I2I3I0I1Y00010110100011110約束條件：同一時(shí)刻必須有且只能有一個(gè)輸入有效。××××××××××××××××××××××××優(yōu)先編碼器(PriorityEncoder)00100010×10001××1011×××1Y0Y1I0I1I2I32、列真值表1、明確邏輯功能，設(shè)置優(yōu)先級(jí)別3、列出邏輯函數(shù)表達(dá)式輸入編碼信號(hào)高電平有效，輸出為二進(jìn)制代碼輸入編碼信號(hào)優(yōu)先級(jí)從高到低為I0I3~輸入為編碼信號(hào)I3

I0輸出為Y1Y04、畫出邏輯電路(略)CD4532工作特點(diǎn)、邏輯符號(hào)、引腳圖8-3線優(yōu)先編碼器EI、EO輸入/出使能端GS工作狀態(tài)標(biāo)志位CD4532(功能表)輸入輸出EII7I6I5I4I3I2I1I0Y2Y1Y0GSEOL××××××××LLLLLHH×××××××HHHHLHLH××××××HHLHLHLLH×××××HLHHLHLLLH××××HLLHLHLLLLH×××LHHHLHLLLLLH××LHLHLHLLLLLLH×LLHHLHLLLLLLLHLLLHLHLLLLLLLLLLLLH輸入使能端EI高有效I7優(yōu)先級(jí)別最高標(biāo)志位GS僅在EI有效&有有效信號(hào)輸入的情況下為“1”輸出使能端EO在EI有效&沒(méi)有有效信號(hào)輸入的情況下為174LS348工作特點(diǎn)、邏輯符號(hào)8-3線優(yōu)先編碼器EI：輸入使能端D0~D7：編碼信息輸入端A2~A0：3位二進(jìn)制代碼（反碼）輸出端EO：輸出使能端，用于擴(kuò)展GS：工作狀態(tài)標(biāo)志位74LS348(功能表)輸入輸出EII7I6I5I4I3I2I1I0Y2Y1Y0GSEOH××××××××ZZZHHLL×××××××LLLLHLHL××××××LLHLHLHHL×××××LHLLHLHHHL××××LHHLHLHHHHL×××HLLLHLHHHHHL××HLHLHLHHHHHHL×HHLLHLHHHHHHHLHHHLHLHHHHHHHHZZZHLEI、GS低有效I7優(yōu)先級(jí)別最高標(biāo)志位GS僅在EI有效&有有效信號(hào)輸入的情況下為“0”輸出使能端EO在EI有效&沒(méi)有有效信號(hào)輸入的情況下為0CD4532應(yīng)用舉例用兩片CD4532和必要的邏輯門擴(kuò)展出16-4線優(yōu)先編碼器。00

00000000000000。11

100000若無(wú)有效電平輸入

1011111×

×

×

×

×

×

×00000111100000001。10

1

100010000000

1

1111111100000優(yōu)先編碼器CD4532的輸入端I1=I3=I5=1，其余輸入端均為0，試確定其輸出Y2Y1Y0。HHHHHHHHH××××××××L×××××××LH××××××LHH×××××LHHH××××LHHHH×××LHHHHH××LHHHHHH×LHHHHHHHLHHHHHHHHHHHHLHHLLHHHHLLLHLLHHLHLHLHHHHLLHHLHHHHL10-4線優(yōu)先編碼器74HC147的功能表如下表所示，試用74HC147和適當(dāng)?shù)拈T構(gòu)成輸出為8421BCD碼并具有編碼輸出標(biāo)志的十位鍵盤編碼電路。16151413121110912345678CT74LS4147BCD-147.ms10譯碼器/數(shù)據(jù)分配器定義：編碼的逆過(guò)程分類代碼轉(zhuǎn)換器：例4.2.2唯一地址譯碼器功能：代碼和輸出端一一對(duì)應(yīng)工作原理顯示譯碼器常用集成譯碼器及其應(yīng)用二進(jìn)制譯碼器74×139、74×138

雙2/4線全譯碼器、3/8線全譯碼器二－十進(jìn)制譯碼器74HC42七段顯示譯碼器74HC4511綜合設(shè)計(jì)2線－4線譯碼器（2－4Decoder）A1、A0叫做譯碼輸入端。叫做使能輸入端(有時(shí)也寫作)，使能輸入端低有效叫做輸出端，輸出信號(hào)低有效。芯片符號(hào)當(dāng)E＝1即（時(shí)），譯碼器正常工作，其公式可簡(jiǎn)記為：由邏輯電路圖可得：由上式可得：當(dāng)E＝0即（時(shí)），13210====YYYY01111101011010110110011100001111××1Y3Y2Y1Y0A0A1E輸出輸入真值表當(dāng)E＝1即（時(shí)），譯碼器正常工作，當(dāng)E＝0即（時(shí)），13210====YYYY譯碼器不工作譯碼器正常工作二進(jìn)制譯碼器74×139雙2－4線譯碼器，各有一個(gè)片選端（輸入使能端）功能：應(yīng)用舉例74HC1383－8線譯碼器，3個(gè)輸入使能端方便擴(kuò)展功能邏輯圖功能應(yīng)用舉例：實(shí)現(xiàn)函數(shù)、擴(kuò)展、數(shù)據(jù)分配器課堂討論74×139應(yīng)用舉例例：將74×139結(jié)合必要的門電路，實(shí)現(xiàn)半加器的功能。ABSC00000110101011011、半加器真值表：2、邏輯函數(shù)的最小項(xiàng)表達(dá)式：3、結(jié)合芯片139：4、畫邏輯圖。Decoder139.ms10Multisim5、具體實(shí)現(xiàn)。74HC138邏輯圖邏輯圖邏輯符號(hào)74HC138邏輯功能74LS138的使能端有3個(gè)：E3必須為1；E2和E1必須為0時(shí)，138才能正常工作。其輸出表達(dá)式為：74HC138功能表HLHHHHHHHHHHLLHHLHHHHHHLHHLLHHHLHHHHHHLHLLHHHHLHHHHLLHLLHHHHHLHHHHHLLLHHHHHHLHHLHLLLHHHHHHHLHHLLLLHHHHHHHHLLLLLLHHHHHHHHH×××××LHHHHHHHH×××H××HHHHHHHH×××××Y7Y6Y5Y4Y3Y2Y1Y0A0A1A2E1E2E3輸出輸入

Y≥1

L≥1分析下圖的電路左圖中，使能端E2接了高電平，故138不工作，所有輸出端均為高電平1，則左圖中，74138應(yīng)用舉例（產(chǎn)生函數(shù)1）用一片74HC138實(shí)現(xiàn)函數(shù)分析：譯碼器的輸出端與最小項(xiàng)對(duì)應(yīng)，故將表達(dá)式變形為“最小項(xiàng)的和”的形式，再用基本邏輯門來(lái)連接。解：

1、邏輯函數(shù)的最小項(xiàng)表達(dá)式：2、結(jié)合芯片138：

L

&

3、畫邏輯圖：注意事項(xiàng)：1)使能端的接法2)輸入端高低位順序，A2最高位，A0最低位3)邏輯門只能選擇與非門、與門74138應(yīng)用舉例（產(chǎn)生函數(shù)2）用一片74HC138實(shí)現(xiàn)函數(shù)

Y&

解：

1、邏輯函數(shù)的最小項(xiàng)表達(dá)式：2、結(jié)合芯片138：3、畫邏輯圖：例(10分)：裁判判定電路：舉重比賽，設(shè)有一名主裁判和兩名副裁判，當(dāng)主裁判和至少一名副裁判判定合格，運(yùn)動(dòng)員的動(dòng)作方為成功。試用74LS138和與非門實(shí)現(xiàn)舉重裁判判定電路。解：1.邏輯抽象：設(shè)A為主裁判，B、C為副裁判，判定合格為1；運(yùn)動(dòng)員的動(dòng)作成功與否用變量F

表示，成功為1。2.寫出邏輯函數(shù)式：F

0

0

0

0

0

1

1

1

A

B

C

0

0

0

0

0

1

0

1

0

0

1

1

1

0

0

1

0

1

1

1

0

1

1

1

74138應(yīng)用舉例（產(chǎn)生函數(shù)3）列真值表如下：3、結(jié)合芯片138：138-Func3.ms10Multisim4、畫邏輯圖：74HC138應(yīng)用舉例（擴(kuò)展）利用2片74LS138構(gòu)成4－16線譯碼器。A3=1時(shí)，片Ⅰ禁止，片Ⅱ工作74HC138（1）74HC138（2）A3=0時(shí)，片Ⅰ工作，片Ⅱ禁止。3-8Decoder.ms10利用74×139實(shí)現(xiàn)全加器的功能。74HC138應(yīng)用舉例（擴(kuò)展）利用四片74HC138和一片74HC139，實(shí)現(xiàn)輸出低有效的5－32線譯碼器的功能。11001001同理，可將74×139擴(kuò)展成為4－16線譯碼器。4-16Decoder.ms10數(shù)據(jù)分配是將一個(gè)數(shù)據(jù)源輸入的數(shù)據(jù)根據(jù)需要送到不同的輸出端上去，實(shí)現(xiàn)數(shù)據(jù)分配功能的邏輯電路稱為數(shù)據(jù)分配器。分配器又叫多路復(fù)用器。P152Demultiplexer74HC138應(yīng)用舉例（數(shù)據(jù)分配器）數(shù)據(jù)分配器一般用帶使能控制端的二進(jìn)制譯碼器實(shí)現(xiàn)。74138輸出表達(dá)式：分配器輸出表達(dá)式：010CBA思考：當(dāng)D接使能端E3，輸出如何變化？輸入輸出E3E2E1A2A1A0Y0Y1Y2Y3Y4Y5Y6Y7LLXXXXHHHHHHHHHLDLLLDHHHHHHHHLDLLHHDHHHHHHHLDLHLHHDHHHHHHLDLHHHHHDHHHHHLDHLLHHHHDHHHHLDHLHHHHHHDHHHLDHHLHHHHHHDHHLDHHHHHHHHHHD74HC138譯碼器作為數(shù)據(jù)分配器時(shí)的功能表P150題5.6：利用已學(xué)的MSI設(shè)計(jì)病房呼叫電路。要求：某醫(yī)院有16個(gè)病房，病人通過(guò)按鈕開關(guān)向護(hù)士值班室緊急呼叫請(qǐng)求，護(hù)士值班室裝有相應(yīng)病房的指示燈。病房的緊急呼叫請(qǐng)求按第1號(hào)病房的優(yōu)先級(jí)別最高，第16號(hào)緊急呼叫請(qǐng)求的級(jí)別最低。即當(dāng)1號(hào)病房出現(xiàn)緊急請(qǐng)求時(shí)，其他病房的請(qǐng)求無(wú)效，依次類推，只有第1到第15號(hào)病房都無(wú)緊急請(qǐng)求時(shí)，16號(hào)病房的請(qǐng)求才有效。使用74LS348集成芯片、適當(dāng)?shù)拈T電路芯片和指示器件設(shè)計(jì)實(shí)現(xiàn)此功能的邏輯電路。提示：將74LS348擴(kuò)展為16-4輸出的編碼器可實(shí)現(xiàn)輸入請(qǐng)求要求，再利用74LS138擴(kuò)展成4-16線的譯碼器可以實(shí)現(xiàn)輸出指示。注意編碼器的輸出是低電平有效，而譯碼器的輸入是正邏輯賦值的譯碼功能。二－十進(jìn)制譯碼器74HC42將輸入的8421BCD碼譯成對(duì)應(yīng)的高、低電平輸出，又名4－10線譯碼器輸入4位，輸出十根數(shù)據(jù)線，無(wú)片選信號(hào)輸出低有效，互相排斥輸入超出8421BCD范圍（0~9），輸出全高（無(wú)效）實(shí)質(zhì)上是4－16線全譯碼器的一部分功能表、邏輯符號(hào)、引腳圖屬中規(guī)模集成電路MSI應(yīng)用舉例：產(chǎn)生順序脈沖74HC42功能表、邏輯符號(hào)、引腳圖LHHHHHHHHHHLLHHLHHHHHHHHLLLHHHLHHHHHHHHHHHHHHLHHHHHHLHHHHHHHLHHHHHHLHHHHHHHLHHHHLLHLHHHHHHLHHHHHLLHHHHHHHLHHLHLLHHHHHHHHLHHLLLHHHHHHHHHLLLLLY9Y8Y7Y6Y5Y4Y3Y2Y1Y0A0A1A2A3輸出8421BCD碼輸入輝光數(shù)碼管計(jì)數(shù)器譯碼器驅(qū)動(dòng)器脈沖信號(hào)顯示器2.數(shù)碼顯示方式：字形重疊式、分段式、點(diǎn)陣式七段顯示譯碼器1.計(jì)時(shí)器譯碼系統(tǒng)框圖七段數(shù)碼管：由七個(gè)LED組成的數(shù)碼顯示器，用于顯示十進(jìn)制數(shù)。等效電路：LED數(shù)碼管外形圖hagdbcef共陽(yáng)極，需0驅(qū)動(dòng)+Uabcdefg共陰極，需1驅(qū)動(dòng)abcdefg功能：將表示數(shù)字的BCD碼轉(zhuǎn)換成七段顯示碼。七段顯示譯碼器A3A2A1A0abcdefg輸入：BCD碼輸出：七段顯示碼3.顯示譯碼器設(shè)計(jì)顯示譯碼器設(shè)計(jì)步驟：（以輸入8421BCD碼、輸出驅(qū)動(dòng)共陰顯示器為例）①列真值表；②化簡(jiǎn)、寫最簡(jiǎn)函數(shù)表達(dá)式；③畫電路圖。顯示譯碼器（設(shè)計(jì)）Step-1數(shù)字字形輸入輸出A3A2A1A0abcdefg0123456789000000010010001101000101011001111000100111111100110000110110111110010110011101101110111111111111111000011110111）列真值表Step-2a的卡諾圖1111101101A1A0A3A2a0010110100011110××××××2）化簡(jiǎn)、寫出邏輯函數(shù)表達(dá)式b的卡諾圖c的卡諾圖1101011111A1A0A3A20010110100011110××××××1111110111A1A0A3A20010110100011110××××××d的卡諾圖e的卡諾圖1110101101A1A0A3A20010110100011110××××××0110001001A1A0A3A20010110100011110××××××f的卡諾圖g的卡諾圖1110110001A1A0A3A20010110100011110××××××1110111100A1A0A3A20010110100011110××××××Step-3邏輯表達(dá)式Step-43）畫邏輯圖4.常用的集成顯示譯碼器74HC4511集成顯示譯碼器

LTHHLHHHHHLLHHHL9HHHHHHHLLLHHHL8LLLLHHHHHHLHHL7HHHHHLLLHHLHHL6HHLHHLHHLHLHHL5HHLLHHLLLHLHHL4HLLHHHHHHLLHHL3HLHHLHHLHLLHHL2LLLLHHLHLLLHHL1LHHHHHHLLLLHHL0gfedcba字形輸出輸入十進(jìn)制或功能D3D2D1D0BLLECMOS七段顯示譯碼器74HC4511功能表**××××HHH鎖存熄滅LLLLLLL××××HL×滅燈HHHHHHH××××L××燈測(cè)試熄滅LLLLLLLHHHHHHL15熄滅LLLLLLLLHHHHHL14熄滅LLLLLLLHLHHHHL13熄滅LLLLLLLLLHHHHL12熄滅LLLLLLLHHLHHHL11熄滅LLLLLLLLHLHHHL10LTgfedcba字形輸出輸入十進(jìn)制或功能BLLED3D2D1D0CMOS七段顯示譯碼器74HC4511功能表(續(xù))集成顯示譯碼器

關(guān)于幾個(gè)特殊功能端：燈測(cè)試輸入端LT：LT=0，無(wú)論其他輸入為什么狀態(tài)，a~g=1，即數(shù)碼管七段全亮。滅燈輸入BL：在LT=1時(shí)，BL=0，無(wú)論輸入什么，a~g=0，各段字型熄滅。鎖存使能LE：在LT=BL=1時(shí)，LE上升沿到來(lái)時(shí)，輸出狀態(tài)被鎖存，和輸入代碼無(wú)關(guān)。例：由74HC4511構(gòu)成24小時(shí)及分鐘的譯碼電路如圖所示，試分析小時(shí)高位是否具有零熄滅功能。74LS48P128LT：試燈輸入端，低有效。檢查筆段是否正常發(fā)光。BI/RBO：滅燈輸入端，輸入低電平時(shí)滅燈，輸入高電平時(shí)指示。RBI:動(dòng)態(tài)消零信號(hào)輸入端。當(dāng)LT=1，RBI=0，且輸入DCBA=0000時(shí)，字形“0”熄滅，且輸出BI/RBO=0;LED-60.ms10138實(shí)現(xiàn)全加器將74HC138結(jié)合必要的門電路，實(shí)現(xiàn)全加器的功能。1、全加器功能表：輸入輸出ABCiSCo00000001100101001101100101010111001111112、邏輯函數(shù)的最小項(xiàng)表達(dá)式：3、結(jié)合芯片138：Decoder138.ms104、畫邏輯圖，具體實(shí)現(xiàn)：思考：能否利用74×139實(shí)現(xiàn)全加器的功能？數(shù)據(jù)選擇器（MUX）MUX定義與功能常用集成數(shù)據(jù)選擇器及應(yīng)用工作原理（以4－1MUX為例）雙4選一數(shù)據(jù)選擇器74LS153八選一數(shù)據(jù)選擇器74LS151定義N選1的MUX的一般表達(dá)(N≤2n):集成數(shù)據(jù)選擇器的應(yīng)用產(chǎn)生邏輯函數(shù)、擴(kuò)展、并串轉(zhuǎn)換、多路分時(shí)傳送具有三態(tài)功能的集成數(shù)據(jù)選擇器74LS251等，實(shí)現(xiàn)線與數(shù)據(jù)選擇器的定義與功能1.定義：數(shù)字系統(tǒng)中，常要求根據(jù)需要從多個(gè)數(shù)據(jù)源中選擇一個(gè)輸出到公共的數(shù)據(jù)端；能實(shí)現(xiàn)這個(gè)功能的邏輯電路稱做數(shù)據(jù)選擇器（Multiplexer，MUX）。數(shù)據(jù)輸入（Inputs）數(shù)據(jù)輸出（Output）YD0D1D2n-1n位通道選擇信號(hào)（Selector）數(shù)據(jù)輸入：N

位數(shù)據(jù)輸出：1位通道選擇信號(hào)：n位滿足N≤2n2.功能在地址輸入的控制下，從多路輸入數(shù)據(jù)中選擇一路輸出，其功能類似于一個(gè)單刀多擲開關(guān)，功能與數(shù)據(jù)分配器功能相反I311I2I110I00000000××1輸出Y輸入S0S1通道選擇信號(hào)01數(shù)據(jù)選擇器的基本原理a.真值表Y數(shù)據(jù)輸入（Inputs）S1S0通道選擇信號(hào)（Selector）數(shù)據(jù)輸出（Output）I0I1I3I24-InputsMUXS1S0EYI0I1I3I2b.邏輯符號(hào)c.邏輯函數(shù)表達(dá)式:E使能4通道數(shù)據(jù)選擇器邏輯圖P130

圖5.3.2&≥1Y111I0I1I2I3S1S0E1.雙四選一數(shù)據(jù)選擇器74LS153：內(nèi)含雙四選一數(shù)據(jù)選擇器a.引腳分布圖（集成電路封裝圖）74LS153D22D20D12D10D23D21E2D13D11E1Y2Y1S1S0b.邏輯符號(hào)74LS153當(dāng)使能端為0（有效）時(shí)，正常工作，即根據(jù)通道選擇信號(hào)從8路數(shù)據(jù)通道中選擇一路輸出。74LS1512.八選一數(shù)據(jù)選擇器74LS151b.邏輯功能：當(dāng)使能端為1（無(wú)效）時(shí)，Y總是等于0，與通道選擇信號(hào)以及數(shù)據(jù)通道的狀態(tài)無(wú)關(guān)；a.邏輯符號(hào)功能表D7YYE74HC151D6D5D4D3D2D1D0S2S1S074LS151c.邏輯函數(shù)表達(dá)式：d.邏輯電路圖&≥1Y1Y11S211S111S01D0D1D2D3D4D5D6D7E應(yīng)用2（擴(kuò)展）b.數(shù)據(jù)選擇器功能的擴(kuò)展：位的擴(kuò)展、通道數(shù)的擴(kuò)展例：試用一片雙四選一數(shù)據(jù)選擇器74LS153和一個(gè)或門組成一個(gè)八選一數(shù)據(jù)選擇器。解：電路的連接如圖所示：≥1Y（1）（2）A1A0D6D7D5D4D3D2D1D074LS153D22D20D12D10D23D21E2D13D11E1Y2Y1S1S01A2當(dāng)A2=0時(shí)，(1)部分電路工作，可在D0~

D3

中選擇某個(gè)數(shù)據(jù)；可在D4~

D7中選擇某個(gè)數(shù)據(jù)。當(dāng)A2=1時(shí)，(2)部分電路工作，使用雙4選1數(shù)據(jù)選擇器74HC153和一個(gè)反相器實(shí)現(xiàn)全減器。ZYS1S0D0D1D2D3YS1S0D0D1D2D3YS1S0D0D1D2D3YS1S0D0D1D2D3YS1S0D0D1D2D3A1A0A3A2I0I1I2I3I4I5I6I7I8I9I10I11I12I13I14I15例：試用四選一數(shù)據(jù)選擇器組成十六選一數(shù)據(jù)選擇器。分析：數(shù)選的每一個(gè)數(shù)據(jù)均與相應(yīng)的最小項(xiàng)對(duì)應(yīng)相乘，故先應(yīng)將表達(dá)式變換為“最小項(xiàng)和”的形式，再與數(shù)選的標(biāo)準(zhǔn)表達(dá)式對(duì)比，求相應(yīng)的系數(shù)。解：應(yīng)用1（產(chǎn)生函數(shù)）a.產(chǎn)生邏輯函數(shù)：例：用8選1MUX實(shí)現(xiàn)結(jié)合74151表達(dá)式，令：對(duì)比可得：D0=D1=D2=D4=0；D3=D5=D6=D7=1。作圖：D0D1D2D3D4D5D6D7ES0S1S274LS151CBA010L課堂討論當(dāng)邏輯變量數(shù)多于地址輸入端個(gè)數(shù)時(shí)，如何解決？用74151產(chǎn)生3變量函數(shù)的依據(jù)和解題步驟依據(jù)：在74151輸出變量的表達(dá)式中包含了3變量的所有(23=8)最小項(xiàng),而邏輯函數(shù)的最小項(xiàng)表達(dá)式具有唯一性.步驟：1)寫出邏輯函數(shù)的最小項(xiàng)表達(dá)式（編號(hào)形式）；2)使器件處于使能狀態(tài)；3)將74151的通道選擇信號(hào)（S2,S1,S0）和實(shí)際的邏輯變量正確對(duì)應(yīng)起來(lái)；4)處理數(shù)據(jù)輸入D0~D7信號(hào)電平。邏輯表達(dá)式中有mi,則相應(yīng)Di=1，其他的數(shù)據(jù)輸入端均為0。例：用4選1MUX實(shí)現(xiàn)例：用8選1MUX實(shí)現(xiàn)解答解答作為函數(shù)發(fā)生器，用來(lái)實(shí)現(xiàn)組合邏輯電路：寫出邏輯函數(shù)的最小項(xiàng)表達(dá)式（編號(hào)形式）；令MUX使能端有效；將MUX的地址碼（Sn-1~S0）和邏輯函數(shù)的輸入變量對(duì)應(yīng)起來(lái)，多余變量置于數(shù)據(jù)輸入端；把邏輯函數(shù)式變換成與所采用的MUX輸出邏輯表達(dá)式完全對(duì)應(yīng)的形式，確定數(shù)據(jù)輸入端；畫出邏輯圖。注意事項(xiàng)：使能端接法邏輯函數(shù)輸入變量高低位順序數(shù)據(jù)選擇器的應(yīng)用綜合例題：設(shè)計(jì)一位全減器2、列全減器真值表：ABDiSDo00000001110101101101100101010011000111113、寫出邏輯函數(shù)的最小項(xiàng)表達(dá)式：1、確定輸入、輸出變量：輸入變量：A、B分別為被減數(shù)和減數(shù)，Di為低位向本位的借位；輸出變量：S為本位差，Do為本位向高位的借位數(shù)。一位全減器的實(shí)現(xiàn)方法用分立元件或小規(guī)模集成電路實(shí)現(xiàn)利用唯一地址譯碼器實(shí)現(xiàn)（湖大2000年考研試題）利用數(shù)據(jù)選擇器實(shí)現(xiàn)邏輯函數(shù)表達(dá)式請(qǐng)問(wèn)：可以選用哪些方法設(shè)計(jì)一位全減器邏輯電路？例1：用八選一數(shù)據(jù)選擇器和最少的與非門實(shí)現(xiàn)右邊功能表的多功能邏輯運(yùn)算電路。

（上海交大考研題）輸入輸出M1M0F00011011AA⊕BABA+BMUX應(yīng)用例2：試用4選1數(shù)據(jù)選擇器和最少的反相器或與非門實(shí)現(xiàn)以下的邏輯函數(shù)。例3：試用8選1數(shù)據(jù)選擇器實(shí)現(xiàn)以下的邏輯函數(shù)。2.用八選一數(shù)據(jù)選擇器74HC151和最少的與非門實(shí)現(xiàn)下邊功能表的多功能邏輯運(yùn)算電路。（上海交大1998考研題）輸入輸出M1M0F00011011AA⊕BABA+B練習(xí)1.使用雙4選1數(shù)據(jù)選擇器74HC153和一個(gè)反相器設(shè)計(jì)一位全加器。74HC153D22D20D12D10D23D21E2D13D11E1Y2Y1A1A0D7YYE74HC151D6D5D4D3D2D1D0S2S1S0解：邏輯函數(shù)最小項(xiàng)表達(dá)式：邏輯變量數(shù)多于地址輸入端個(gè)數(shù)例1：用4選1MUX實(shí)現(xiàn)D0D1D2D3ES1S074LS153ABC001Y與4選1數(shù)選的標(biāo)準(zhǔn)表達(dá)式比較：得：D0=0，D1=D2=C，D3=1作圖：例2：用8選1MUX實(shí)現(xiàn)解：與數(shù)選的標(biāo)準(zhǔn)表達(dá)式對(duì)比：可得：D0=E，D1=D6=D7=0；D2=，D3=，D4=D，D5=1。作圖：作圖：應(yīng)用3（并串轉(zhuǎn)換）c.實(shí)現(xiàn)并行數(shù)據(jù)到串行數(shù)據(jù)的轉(zhuǎn)換MUX-3.ms10d.多通道數(shù)據(jù)分時(shí)傳送：數(shù)據(jù)分配器與數(shù)據(jù)選擇器聯(lián)用，發(fā)送端由MUX將各路數(shù)據(jù)分時(shí)送到公共傳輸線上，接收端再由分配器將公共傳輸線上的數(shù)據(jù)適時(shí)分配到相應(yīng)的輸出端，而兩者的地址輸入都是同步控制的。應(yīng)用4（多路分時(shí)傳送）MUX-DMUX.ms10輸出端(位數(shù))的擴(kuò)展用兩片74151組成二位八選一的數(shù)據(jù)選擇器字?jǐn)?shù)(數(shù)據(jù)通道數(shù))的擴(kuò)展將兩片74LS151連接成一個(gè)16選1的數(shù)據(jù)選擇器，74LS151功能表D7D7HHHLD6D6LHHLD5D5HLHLD4D4LLHLD3D3HHLLD2D2LHLLD1D1HLLLD0D0LLLLHLXXXHWYS0S1S2通道選擇信號(hào)使能端E輸出輸入ZZ數(shù)值比較器一、定義與功能二、集成數(shù)值比較器（74×85、74×682）工作原理

（以一位為例)4位集成數(shù)值比較器74HC85集成數(shù)值比較器位數(shù)的擴(kuò)展串聯(lián)方式，實(shí)現(xiàn)起來(lái)簡(jiǎn)單并聯(lián)方式，運(yùn)算速度快定義：對(duì)兩個(gè)二進(jìn)制數(shù)進(jìn)行比較，產(chǎn)生3個(gè)互相排斥的輸出，分別代表A=B、A>B、A<B三種情況數(shù)值比較器位數(shù)的擴(kuò)展

確定1位數(shù)值比較器的功能

設(shè)計(jì)1位數(shù)值比較器：對(duì)兩個(gè)1位數(shù)字進(jìn)行比較（A、B），以判斷其大小的邏輯電路。輸入：兩個(gè)一位二進(jìn)制數(shù)A，B。輸出：

FBA>=1，表示A大于BFBA<=1，表示A小于BFBA=

=1，表示A等于B1位數(shù)值比較器1位數(shù)值比較器&1A1B&≥1FA=BFA<BFA>B輸入輸出ABFA>BFA<BFA=B00001010101010011001真值表數(shù)值比較器位數(shù)的擴(kuò)展1010A0<B0A1=B1A1=B1A1=B1100A0=B0001A0>B0010001A1<B1A1>B1××A1B1FA=BFA<BFA>BA0B0輸出輸入輸入：兩個(gè)2位二進(jìn)制數(shù)

A=A1

A0，B=B1

B0比較兩個(gè)2位二進(jìn)制數(shù)的大小的電路當(dāng)高位（A1、B1）不相等時(shí)，無(wú)需比較低位（A0、B0），高位比較的結(jié)果就是兩個(gè)數(shù)的比較結(jié)果。當(dāng)高位相等時(shí)，兩數(shù)的比較結(jié)果由低位比較的結(jié)果決定。用一位數(shù)值比較器設(shè)計(jì)多位數(shù)值比較器的原則FA>B=(A1>B1)+(A1=B1)(A0>B0)FA=B=(A1=B1)(A0=B0)FA<B=(A1<B1)+(A1=B1)(A0<B0)數(shù)值比較器位數(shù)的擴(kuò)展2FA>B=(A1>B1)+(A1=B1)(A0>B0)FA=B=(A1=B1)(A0=B0)FA<B=(A1<B1)+(A1=B1)(A0<B0)1位數(shù)值比較器1位數(shù)值比較器≥1≥1A1B1A1<B1A1>B1A1=B1&G1FA>BA0B0A0>B0A0<B0A0=B0FA<BFA=B&G2&G374HC85四位數(shù)值比較器，其工作原理和兩位數(shù)值比較器相同。74LS8574LS85的引腳圖74LS85的示意框圖74HC85功能表輸入輸出A3

B3A2B2A1B1A0B0IA=BIA>BIA<BFA=BFA>BFA<BA3>B3××××××LHLA3<B3××××××LLHA3=B3A2>B2×××××LHLA3=B3A2<B2×××××LLHA3=B3A2=B2A1>B1××××LHLA3=B3A2=B2A2<B2××××LLHA3=B3A2=B2A1=B1A0>B0×××LHLA3=B3A2=B2A1=B1A0<B0×××LLHA3=B3A2=B2A1=B1A0=B0H××HLLA3=B3A2=B2A1=B1A0=B0LHLLHLA3=B3A2=B2A1=B1A0=B0LLHLLHA3=B3A2=B2A1=B1A0=B0LHHLLLA3=B3A2=B2A1=B1A0=B0LLLLHH數(shù)值比較器位數(shù)擴(kuò)展（串聯(lián)方式）用兩片74LS85組成8位數(shù)值比較器（串聯(lián)擴(kuò)展方式）。輸入:A=A7A6A5A4A3A2A1A0B=B7B6B5B4B3B2B1B0輸出:FBA>FBA<FBA=高位片輸出低位片B3A3~B0A0B7A7~B4A4數(shù)值比較器位數(shù)擴(kuò)展（并聯(lián)方式）算術(shù)運(yùn)算電路半加器和全加器半加器：在兩個(gè)1位二進(jìn)制數(shù)相加時(shí)，不考慮低位來(lái)的進(jìn)位的相加全加器：在兩個(gè)二進(jìn)制數(shù)相加時(shí)，考慮低位進(jìn)位的相加多位加法器串行進(jìn)位加法器超前進(jìn)位加法器集成加法器及應(yīng)用減法運(yùn)算反碼與補(bǔ)碼用加補(bǔ)碼來(lái)完成加法運(yùn)算綜合應(yīng)用一般框圖和邏輯符號(hào)邏輯圖

半加器（Hal