《電子技術(shù)基礎(chǔ)（第2版）》 課件 第11章 存儲(chǔ)器和可編程邏輯器件

第11章存儲(chǔ)器和可編程邏輯器件11.1存儲(chǔ)器概述11.2存儲(chǔ)器及其應(yīng)用11.3可編程邏輯器件PLD10.1概述

11.1.1存儲(chǔ)器1．存儲(chǔ)容量衡量存儲(chǔ)容量的單位有位（b）和字節(jié)（B），其關(guān)系是1B=8b。其中字節(jié)（B）更為常用，此外還有千字節(jié)（KB）、兆字節(jié)（MB）和吉字節(jié)（GB），它們之間的關(guān)系是

1KB=210B=1024B1MB=220B=l024KB=l048576B1GB=230B=1024MB=l048576KB=1073741824B

存儲(chǔ)器的最大容量可以由存儲(chǔ)器地址碼的位數(shù)確定，若地址碼位數(shù)為n，即可以產(chǎn)生2n個(gè)不同的地址碼，那么存儲(chǔ)器的最大容量為2nB。一般來(lái)說(shuō)，存儲(chǔ)器容量越大，允許存放的程序和數(shù)據(jù)就越多，就越利于提高計(jì)算機(jī)的處理能力。2．存取時(shí)間信息存入存儲(chǔ)器的操作稱(chēng)為寫(xiě)操作，信息從存儲(chǔ)器取出的操作稱(chēng)為讀操作。存取時(shí)間是描述存儲(chǔ)器讀/寫(xiě)速度的重要參數(shù)，通常用TA來(lái)表示。讀/寫(xiě)周期是指存儲(chǔ)器完成一次存取操作所需的時(shí)間，即存儲(chǔ)器進(jìn)行兩次連續(xù)獨(dú)立的操作（讀/寫(xiě)）所需的時(shí)間（讀/寫(xiě)操作時(shí)間）。通常也稱(chēng)為存儲(chǔ)周期，用TM表示。3．可靠性存儲(chǔ)器的可靠性是指在規(guī)定的時(shí)間內(nèi)存儲(chǔ)器無(wú)故障工作的情況，一般用平均無(wú)故障時(shí)間衡量。平均無(wú)故障時(shí)間（MTBF）越長(zhǎng)，表示存儲(chǔ)器的可靠性越好。4．性能/價(jià)格比性能/價(jià)格比，簡(jiǎn)稱(chēng)性?xún)r(jià)比，是衡量存儲(chǔ)器的綜合性指標(biāo)。

11.1.2可編程邏輯器件

一個(gè)邏輯系統(tǒng)可以由標(biāo)準(zhǔn)邏輯電路組成，利用各種功能的集成芯片組合出需要的邏輯電路。用這種方法組成的邏輯系統(tǒng)，需要大量的邏輯芯片，設(shè)計(jì)煩瑣且設(shè)計(jì)周期長(zhǎng)，難以最優(yōu)化設(shè)計(jì)?？删幊踢壿嬈骷某霈F(xiàn)，使設(shè)計(jì)觀念發(fā)生了改變，設(shè)計(jì)工作變得非常容易，因此得到迅速發(fā)展和應(yīng)用。專(zhuān)用的邏輯集成電路有可編程邏輯器件PLD、門(mén)陣列邏輯電路GAL、現(xiàn)場(chǎng)可編程門(mén)陣列邏輯電路FPGA、標(biāo)準(zhǔn)單元邏輯電路SCL等。11.2存儲(chǔ)器及其容量擴(kuò)展

11.2.1隨機(jī)存取存儲(chǔ)器RAM

特點(diǎn)簡(jiǎn)介：隨機(jī)存取存儲(chǔ)器RAM又稱(chēng)為讀/寫(xiě)存儲(chǔ)器，在計(jì)算機(jī)中是不可缺少的部分。RAM在電路正常工作時(shí)可以隨時(shí)讀出數(shù)據(jù)，也可以隨時(shí)改寫(xiě)數(shù)據(jù)，但停電后數(shù)據(jù)丟失。因此RAM的特點(diǎn)是使用靈活方便，但數(shù)據(jù)易丟失。它適用于需要對(duì)數(shù)據(jù)隨時(shí)更新的場(chǎng)合，如用于存放計(jì)算機(jī)中各種現(xiàn)場(chǎng)的輸入、輸出數(shù)據(jù)，中間結(jié)果以及與外存交換信息等。

分類(lèi)：根據(jù)工作原理的不同，RAM又分為靜態(tài)隨機(jī)存儲(chǔ)器SRAM（StaticRAM）和動(dòng)態(tài)隨機(jī)存儲(chǔ)器DRAM（DynamicRAM）兩大類(lèi)。它們的基本電路結(jié)構(gòu)相同，差別僅在存儲(chǔ)電路的構(gòu)成。

SRAM的存儲(chǔ)電路以雙穩(wěn)態(tài)觸發(fā)器為基礎(chǔ)，狀態(tài)穩(wěn)定，只要不掉電，信息就不會(huì)丟失，其優(yōu)點(diǎn)是不需刷新（即每隔一定時(shí)間重寫(xiě)一次原信息），缺點(diǎn)是集成度低；DRAM的存儲(chǔ)電路以電容為基礎(chǔ)，電路簡(jiǎn)單，集成度高，但也存在問(wèn)題，電容中電荷由于漏電會(huì)逐漸丟失，因此DRAM需定時(shí)刷新。下面以SRAM為例介紹RAM的基本結(jié)構(gòu)和工作原理。1．RAM的基本結(jié)構(gòu)及工作原理結(jié)構(gòu)：隨機(jī)存取存儲(chǔ)器RAM的結(jié)構(gòu)框圖如圖11-1所示，主要由存儲(chǔ)矩陣、地址譯碼器和讀/寫(xiě)控制電路三部分組成。存儲(chǔ)矩陣是整個(gè)電路的核心，它由許多存儲(chǔ)單元排列而成。地址譯碼器根據(jù)輸入地址碼選擇要訪問(wèn)的存儲(chǔ)單元，通過(guò)讀/寫(xiě)控制電路對(duì)其進(jìn)行讀/寫(xiě)操作。

圖11-1RAM的結(jié)構(gòu)框圖

工作原理：地址譯碼器一般都分成行譯碼器和列譯碼器兩部分。行地址譯碼器將輸入地址代碼的若干位譯成某一根字線的輸出高、低電平信號(hào)，從存儲(chǔ)矩陣中選中一行存儲(chǔ)單元；列地址譯碼器將輸入地址代碼的其余幾位譯成某一根輸出線上的高、低電平信號(hào)，從字線選中的一行存儲(chǔ)單元中再選一位（或幾位），使這些被選中的單元與讀/寫(xiě)控制電路、輸入/輸出端接通，以便對(duì)這些單元進(jìn)行讀、寫(xiě)操作。

圖11-1RAM的結(jié)構(gòu)框圖讀/寫(xiě)控制電路用于控制電路的工作狀態(tài)。當(dāng)讀/寫(xiě)控制信號(hào)=1時(shí)，執(zhí)行讀操作，將存儲(chǔ)單元里的數(shù)據(jù)送到輸入/輸出端上；當(dāng)讀/寫(xiě)控制信號(hào)=0時(shí)，執(zhí)行寫(xiě)操作，加到輸入/輸出端上的數(shù)據(jù)被寫(xiě)入存儲(chǔ)單元中。2．RAM存儲(chǔ)容量的擴(kuò)展從前面的分析可知，若一片RAM的地址線根數(shù)為n，數(shù)據(jù)線根數(shù)為m，則在這片RAM中可以確定的字?jǐn)?shù)（存儲(chǔ)單元的個(gè)數(shù)）為2n，該片的存儲(chǔ)容量為2n×m（位）。單片RAM的容量是有限的，對(duì)于一個(gè)大容量的存儲(chǔ)系統(tǒng)，則可將若干片RAM組合在一起擴(kuò)展而成。擴(kuò)展容量的方法分為位擴(kuò)展和字?jǐn)U展兩種。

（1）位擴(kuò)展位擴(kuò)展是指增加存儲(chǔ)字長(zhǎng)，或者說(shuō)增加數(shù)據(jù)位數(shù)。以2114靜態(tài)RAM為例，1片2114的存儲(chǔ)容量為1K×4位，則2片2114即可組成1K×8位的存儲(chǔ)器，如圖11-3所示。圖10-2中2片2114的地址線A9～A0、、都分別連在一起，其中一片的數(shù)據(jù)線作為高4位D7～D4，另一片的數(shù)據(jù)線作為低4位D3～D0。這樣便構(gòu)成了一個(gè)1K×8位的存儲(chǔ)器。圖11-3由兩片1K×4位的芯片組成1K×8位的存儲(chǔ)器

（2）字?jǐn)U展

字?jǐn)U展是指增加存儲(chǔ)器字的數(shù)量，或者增加RAM內(nèi)存儲(chǔ)單元的個(gè)數(shù)。例如用2片1K×8位的存儲(chǔ)芯片，可組成一個(gè)2K×8位的存儲(chǔ)器，即存儲(chǔ)器字?jǐn)?shù)增加了一倍，如圖11-4所示。圖10-4中，將A10用作片選信號(hào)。由于存儲(chǔ)芯片的片選輸入端要求低電平有效，因此當(dāng)A10為低電平0時(shí)，有效，選中左邊的1K×8位芯片；當(dāng)A10為高電平1時(shí)，經(jīng)反相器反相后有效，選中右邊的1K×8位芯片。圖11-4由兩片1K×8位的芯片組成2K×8位的存儲(chǔ)器

（3）字、位擴(kuò)展

字、位擴(kuò)展是指既增加存儲(chǔ)字的數(shù)量，又增加存儲(chǔ)字長(zhǎng)。如圖11-5所示為用8片1K×4位的RAM芯片組成4K×8位的存儲(chǔ)器。

圖11-5由8片1K×4位的芯片組成4K×8位的存儲(chǔ)器

11.2.2只讀存儲(chǔ)器ROM

通常把使用時(shí)只讀出不寫(xiě)入的存儲(chǔ)器稱(chēng)為只讀存儲(chǔ)器（ROM）。ROM中的信息一旦寫(xiě)入就不能進(jìn)行修改，其信息在斷電后仍然保留。1．ROM的結(jié)構(gòu)及工作原理一般的ROM是掩模ROM。這類(lèi)ROM由生產(chǎn)廠家做成，用戶(hù)不能修改。ROM是由存儲(chǔ)陣列、地址譯碼器、讀出電路三部分構(gòu)成，其結(jié)構(gòu)框圖如圖11-7所示。圖11-7ROM的結(jié)構(gòu)框圖

2．可編程ROM（PROM-ProgrammableROM）在實(shí)際使用過(guò)程中，用戶(hù)希望根據(jù)自己的需要填寫(xiě)ROM的內(nèi)容，因此產(chǎn)生了可編程ROM（以下簡(jiǎn)稱(chēng)PROM）。PROM與一般ROM的主要區(qū)別是，PROM在出廠時(shí)其內(nèi)容均為0或l，用戶(hù)在使用時(shí)，按照自己的需要，將程序和數(shù)據(jù)利用工具（用光或電的方法）寫(xiě)入PROM中，一次寫(xiě)入后不可修改。PROM相當(dāng)于由用戶(hù)完成ROM生產(chǎn)中的最后一道工序向ROM中寫(xiě)入編碼，但在工作狀態(tài)下，仍然只能對(duì)其進(jìn)行讀操作。3．可改寫(xiě)ROM

為了適應(yīng)程序調(diào)試的要求，針對(duì)一般PROM的不可修改特性，設(shè)計(jì)出可以多次擦寫(xiě)的可編程ROM（ErasableProgrammableROM，EPROM），其特點(diǎn)是可以根據(jù)用戶(hù)的要求用工具擦去ROM中存儲(chǔ)的原有內(nèi)容，重新寫(xiě)入新的編碼。擦除和寫(xiě)入可以多次進(jìn)行。同其他ROM一樣，其中保存的信息不會(huì)因斷電而丟失。

早期的EPROM是利用紫外線擦除，目前最常用的EPROM是通過(guò)電氣方法擦除其中的已有內(nèi)容，通常稱(chēng)為電可擦除可編程ROM（ElectricallyEPROM，EEPROM），擦除時(shí)間短且工作可靠是其最突出的特點(diǎn)，已逐漸替代了EPROM。

目前，最常用的EPROM是通過(guò)電氣方法擦除其中已有內(nèi)容的，通常稱(chēng)為電可擦除可編程ROM（ElectricallyEPROM，EEPROM），其最突出的特點(diǎn)是擦除時(shí)間短且工作可靠。

目前，常用的EPROM有2716（2K×8位）、2732（4K×8位）、2764（8K×8位）、27128（16K×8位）、27256（32K×8位）等。圖11-9所示為27256的引腳排列圖。圖11-9E27256的引腳排列圖

【例11-1】試用PROM實(shí)現(xiàn)4位二進(jìn)制碼到Gray碼的轉(zhuǎn)換。

解：4位二進(jìn)制碼到Gray碼的碼組轉(zhuǎn)換真值表見(jiàn)表11-1。表11-14位二進(jìn)制碼到Gray碼轉(zhuǎn)換真值表

若將4位二進(jìn)制碼轉(zhuǎn)換為Gray碼，則A3～A0為4個(gè)輸入變量，D3～D0為4個(gè)輸出函數(shù)。很顯然PROM的容量至少應(yīng)為16×4位，由真值表可得PROM的陣列圖如圖11-10所示。圖11-104位二進(jìn)制碼轉(zhuǎn)換為Gray碼的PROM陣列圖10.3可編程邏輯器件PLD

隨著集成電路和計(jì)算機(jī)技術(shù)的發(fā)展，數(shù)字系統(tǒng)經(jīng)歷了分立元件、小規(guī)模集成SSI（SmallScaleIntegration）、中規(guī)模集成MSI（MediumScaleIntegration）、大規(guī)模集成LSI（LargeScaleIntegration）到VLSI（VeryLargeScaleIntegration）的過(guò)程。繼中小規(guī)模集成的通用器件之后發(fā)展起來(lái)的新器件，專(zhuān)用集成電路ASIC（ApplicationSpecificIntegratedCircuit）是采用LSI和VLSI工藝制造的數(shù)字邏輯器件，它是專(zhuān)門(mén)為某一領(lǐng)域或?yàn)閷?zhuān)門(mén)用戶(hù)而設(shè)計(jì)、制造的集成電路。作為ASIC的一個(gè)分支，可編程邏輯器件PLD（ProgrammableLogicDevice）20世紀(jì)70年代出現(xiàn)，80年代后得到了迅速發(fā)展，它是一種用戶(hù)可以配置的器件。設(shè)計(jì)人員可以根據(jù)自己的設(shè)計(jì)需要，利用EDA軟件進(jìn)行設(shè)計(jì)，最后把設(shè)計(jì)結(jié)果下載到PLD芯片上，完成一個(gè)數(shù)字電路或數(shù)字系統(tǒng)集成的設(shè)計(jì)，而不需要芯片制造廠商設(shè)計(jì)、制作專(zhuān)用集成電路芯片。

11.3.1PLD的基本結(jié)構(gòu)

如圖11-11所示是PLD的基本結(jié)構(gòu)示意圖。其主體是由與門(mén)和或門(mén)構(gòu)成的與陣列和或陣列。為了適應(yīng)各種輸入情況，與陣列的輸入端（包括內(nèi)部反饋信號(hào)的輸入端）都設(shè)置有輸入緩沖電路，從而使輸入信號(hào)有足夠的驅(qū)動(dòng)能力，并產(chǎn)生互補(bǔ)的原變量和反變量。PLD可以由或門(mén)陣列直接輸出（組合方式），也可以通過(guò)寄存器輸出（時(shí)序方式）。輸出可以是高電平有效，也可以是低電平有效。輸出端一般都采用三態(tài)電路，而且設(shè)置有內(nèi)部通路，可以把輸出信號(hào)反饋到與陣列的輸入端。圖11-11PLD的基本結(jié)構(gòu)示意圖

在繪制中、大規(guī)模集成電路時(shí)，為方便起見(jiàn)，常用如圖11-12中所示的簡(jiǎn)化畫(huà)法。如圖11-12（a）所示是輸入緩沖器的畫(huà)法。如圖11-12（b）所示是一個(gè)多輸入端與門(mén)，豎線為一組輸入信號(hào)，用與橫線相交叉點(diǎn)的狀態(tài)表示相應(yīng)輸入信號(hào)是否接到了該門(mén)的輸入端上。交叉點(diǎn)上畫(huà)小圓點(diǎn)“·?”者表示連上了并且為硬連接，不能通過(guò)編程改變；交叉點(diǎn)上畫(huà)叉“×”者表示編程連接，可以通過(guò)編程將其斷開(kāi)；既無(wú)小圓點(diǎn)也無(wú)叉者表示斷開(kāi)。圖11-12（c）是多輸入端或門(mén)，交叉點(diǎn)狀態(tài)的約定與多輸入端與門(mén)相同。

圖11-12門(mén)電路的簡(jiǎn)化畫(huà)法

11.3.2PLD的分類(lèi)PLD內(nèi)部通常只有一部分或某些部分是可編程的。根據(jù)可編程情況可分為四類(lèi)：可編程只讀存儲(chǔ)器PROM、可編程邏輯陣列（ProgrammableLogicArray，PLA）、可編程陣列邏輯（ProgrammableArrayLogic，PAL）和通用陣列邏輯（GenericArrayLogic，GAL），見(jiàn)表11-2。

表11-2PLD分類(lèi)表PROM的或陣列是可編程的，而與陣列是固定的，其陣列結(jié)構(gòu)如圖11-13所示。用PROM只能實(shí)現(xiàn)函數(shù)的標(biāo)準(zhǔn)與或式，故利用率很低。PLA的與陣列和或陣列都是可編程的，其陣列結(jié)構(gòu)如圖11-14所示。PLA可以實(shí)現(xiàn)函數(shù)的最簡(jiǎn)與或式，利用率比PROM高得多。PAL的或陣列固定，與陣列可編程。PAL速度高、價(jià)格低，其輸出電路結(jié)構(gòu)有好幾種形式，可以借助編程器進(jìn)行現(xiàn)場(chǎng)編程，很受用戶(hù)歡迎。GAL的陣列結(jié)構(gòu)與PAL相同，但其輸出電路采用了邏輯宏單元結(jié)構(gòu)，用戶(hù)可根據(jù)需要對(duì)輸出方式自行組態(tài)，因此功能更強(qiáng)，使用更靈活，應(yīng)用更廣泛。

在四類(lèi)PLD中，PROM和PLA屬于組合邏輯電路，PAL既有組合電路又有時(shí)序電路，GAL則為時(shí)序電路，當(dāng)然也可用GAL實(shí)現(xiàn)組合函數(shù)。

圖11-13PROM的陣列結(jié)構(gòu)

圖11-14PLA的陣列結(jié)構(gòu)

10.3.3PLD的應(yīng)用1．PLA的應(yīng)用用PLA實(shí)現(xiàn)邏輯函數(shù)時(shí)，首先需將邏輯函數(shù)化為最簡(jiǎn)與或式，然后畫(huà)出PLA的陣列圖。如用PLA實(shí)現(xiàn)下列函數(shù)：

因?yàn)楦鱾€(gè)函數(shù)都是最簡(jiǎn)與或式，由此可畫(huà)出PLA的陣列圖，如圖11-15所示。

圖11-15用PLA實(shí)現(xiàn)組合邏輯函數(shù)的例子

【例11-2】用PLA實(shí)現(xiàn)例11-1要求的4位二進(jìn)制碼到Gray碼的轉(zhuǎn)換。解：根據(jù)表11-1所給出的碼組轉(zhuǎn)換真值表，將多輸出函數(shù)化簡(jiǎn)后得到最簡(jiǎn)式：

化簡(jiǎn)后的多輸出函數(shù)共有7個(gè)不同的乘積項(xiàng)和4個(gè)輸出，因此編程后的PLA陣列圖如圖11-16所示。圖11-164位二進(jìn)制碼轉(zhuǎn)換為Gray碼的PLA陣列圖

【例11-3】試用PLA和JK觸