線路板PCB級的電磁兼容設計

線路板PCB級的電磁兼容設計1．引言印制線路板〔PCB〕是電子產(chǎn)品中電路元件和器件的支撐件，它提供電路元件和器件之間的電氣銜接，它是各種電子設備最基本的組成局部，它的功用直接關系到電子設備質量的好壞。隨著信息化社會的開展，各種電子產(chǎn)品經(jīng)常在一同任務，它們之間的攪擾越來越嚴重，所以，電磁兼容效果也就成為一個電子系統(tǒng)能否正常任務的關鍵。異樣，隨著電于技術的開展，PCB的密度越來越高，PCB設計的好壞對電路的攪擾及抗攪擾才干影響很大。要使電子電路取得最正確功用，除了元器件的選擇和電路設計之外，良好的PCB布線在電磁兼容性中也是一個十分重要的要素。既然PCB是系統(tǒng)的固有成分，在PCB布線中增強電磁兼容性不會給產(chǎn)品的最終完成帶來附加費用。但是，在印制線路板設計中，產(chǎn)品設計師往往只注重提高密度，減小占用空間，制造復雜，或追求美觀，規(guī)劃平均，無視了線路規(guī)劃對電磁兼容性的影響，使少量的信號輻射到空間構成騷擾。一個拙劣的PCB布線能招致更多的電磁兼容效果，而不是消弭這些效果。在很多例子中，就算加上濾波器和元器件也不能處置這些效果。到最后，不得不對整個板子重新布線。因此，在末尾時養(yǎng)成良好的PCB布線習氣是最省錢的方法。有一點需求留意，PCB布線沒有嚴厲的規(guī)則，也沒有能掩蓋一切PCB布線的專門的規(guī)那么。大少數(shù)PCB布線受限于線路板的大小和覆銅板的層數(shù)。一些布線技術可以運用于一種電路，卻不能用于另外一種，這便主要依賴于布線工程師的閱歷。但是還是有一些普遍的規(guī)那么存在，下面將對其停止討論。為了設計質量好、造價低的PCB，應遵照以下普通原那么：圖1：印制板元器件布置圖2．PCB上元器件規(guī)劃圖1：印制板元器件布置圖首先，要思索PCB尺寸大小。PCB尺寸過大時，印制線條長，阻抗添加，抗噪聲才干下降，本錢也添加；過小，那么散熱不好，且臨近線條易受攪擾。在確定PCB尺寸后．再確定特殊元件的位置。最后，依據(jù)電路的功用單元，對電路的全部元器件停止規(guī)劃。電子設備中數(shù)字電路、模擬電路以及電源電路的元件規(guī)劃和布線其特點各不相反，它們發(fā)生的攪擾以及抑制攪擾的方法不相反。此外高頻、低頻電路由于頻率不同，其攪擾以及抑制攪擾的方法也不相反。所以在元件規(guī)劃時，應該將數(shù)字電路、模擬電路以及電源電路區(qū)分放置，將高頻電路與低頻電路分開。有條件的應使之各自隔離或獨自做成一塊電路板。此外，規(guī)劃中還應特別留意強、弱信號的器件散布及信號傳輸方向途徑等效果。在印制板布置高速、中速和低速邏輯電路時，應依照圖1－①的方式陳列元器件。在元器件布置方面與其它邏輯電路一樣，應把相互有關的器件盡量放得接近些，這樣可以取得較好的抗噪聲效果。元件在印刷線路板上陳列的位置要充沛思索抗電磁攪擾效果。原那么之一是各部件之間的引線要盡量短。在規(guī)劃上，要把模擬信號局部，高速數(shù)字電路局部，噪聲源局部〔如繼電器，大電流開關等〕這三局部合理地分開，使相互間的信號耦合為最小。如圖1－②所示。時鐘發(fā)作器、晶振和CPU的時鐘輸入端都易發(fā)生噪聲，要相互接近些。易發(fā)生噪聲的器件、小電流電路、大電流電路等應盡量遠離邏輯電路。如有能夠，應另做電路板，這一點十分重要。2.1在確定特殊元件的位置時要遵守以下原那么：(1)盡能夠延長高頻元器件之間的連線，設法增加它們的散布參數(shù)和相互間的電磁攪擾。易受攪擾的元器件不能相互挨得太近，輸入和輸入元件應盡量遠離。(2)某些元器件或導線之間能夠有較高的電位差，應加大它們之間的距離，以免放電引出不測短路。帶高電壓的元器件應盡量布置在調(diào)試時手不易觸及的中央。(3)重量超越15g的元器件、應當用支架加以固定，然后焊接。那些又大又重、發(fā)熱量多的元器件，不宜裝在印制板上，而應裝在零件的機箱底板上，且應思索散熱效果。熱敏元件應遠離發(fā)熱元件。(4)關于電位器、可調(diào)電感線圈、可變電容器、微動開關等可調(diào)元件的規(guī)劃應思索零件的結構要求。假定是機內(nèi)調(diào)理，應放在印制板上方便于調(diào)理的中央；假定是機外調(diào)理，其位置要與調(diào)理旋鈕在機箱面板上的位置相順應。(5)應留出印制板定位孔及固定支架所占用的位置。2.2依據(jù)電路的功用單元對電路的全部元器件停止規(guī)劃時，要契合以下原那么：(1)依照電路的流程布置各個功用電路單元的位置，使規(guī)劃便于信號流通，并使信號盡能夠堅持分歧的方向。(2)以每個功用電路的中心元件為中心，圍繞它來停止規(guī)劃。元器件應平均、劃一、緊湊地陳列在PCB上，盡量增加和延長各元器件之間的引線和銜接。(3)在高頻下任務的電路，要思索元器件之間的散布參數(shù)。普通電路應盡能夠使元器件平行陳列。這樣，不但美觀，而且裝焊容易，易于批量消費。(4)位于電路板邊緣的元器件，離電路板邊緣普通不小于2mm。電路板的最正確外形為矩形。長寬比為3:2或4:3。電路板面尺寸大于200x150mm時．應思索電路板所受的機械強度。2.3PCB元器件通用規(guī)劃要求：電路元件和信號通路的規(guī)劃必需最大限制地增加無用信號的相互耦合：(1)低電子信號通道不能接近高電平信號通道和無濾波的電源線，包括能發(fā)生瞬態(tài)進程的電路。(3)高、中、低速邏輯電路在PCB上要用不同區(qū)域。(4)布置電路時要使得信號線長度最小。(5)保證相鄰板之間、同一板相鄰層面之間、同一層面相鄰布線之間不能有過長的平行信號線。(6)電磁攪擾〔EMI〕濾波器要盡能夠接近EMI源，并放在同一塊線路板上。(7)DC/DC變換器、開關元件和整流器應盡能夠接近變壓器放置，以使其導線長度最小。(8)盡能夠接近整流二極管放置調(diào)壓元件和濾波電容器。(9)印制板按頻率和電流開關特性分區(qū)，噪聲元件與非噪聲元件要距離再遠一些。(10)對噪聲敏感的布線不要與大電流，高速開關線平行。3．PCB布線3.1印刷線路板與元器件的高頻特性：一個PCB的構成是在垂直疊層上運用了一系列的層壓、走線和預浸處置的多層結構。在多層PCB中，設計者為了方便調(diào)試，會把信號線布在最外層。PCB上的布線是有阻抗、電容和電感特性的。阻抗：布線的阻抗是由銅和橫切面面積的重量決議的。例如，1盎司銅那么有0.49mΩ電容：布線的電容是由絕緣體〔EoEr〕電流抵達的范圍〔A〕以及走線間距〔h〕決議的。用等式表達為C＝EoErA/h，Eo是自在空間的介電常數(shù)〔8.854pF/m〕，Er是PCB基體的相關介電常數(shù)〔在FR4碾壓板中該值為4.7〕電感：布線的電感平均散布在布線中，大約為1nH/mm。關于1盎司銅線來說，在0.25mm〔10mil〕厚的FR4碾壓板上，位于地線層上方的0.5mm〔20mil〕寬、20mm〔800mil〕長的線能發(fā)生9.8m在高頻狀況下，印刷線路板上的走線、過孔、電阻、電容、接插件的散布電感與電容等不可疏忽。電容的散布電感不可疏忽，電感的散布電容不可疏忽。電阻會發(fā)生對高頻信號的反射和吸收。走線的散布電容也會起作用。當走線長度大于噪聲頻率相應波長的1/20時，就發(fā)生天線效應，噪聲經(jīng)過走線向外發(fā)射。印刷線路板的過孔大約惹起0.5pF的電容。一個集成電路自身的封裝資料引入2~6pF電容。一個線路板上的接插件，有520nH的散布電感。一個雙列直插的24引腳集成電路插座，引入4~18nH的散布電感。這些小的散布參數(shù)關于運轉在較低頻率下的微控制器系統(tǒng)是可以疏忽不計的；而關于高速系統(tǒng)必需予以特別留意。下面便是防止PCB布線散布參數(shù)影響而應該遵照的普通要求：(1)增大走線的間距以增加電容耦合的串擾；(2)平行地布電源線和地線以使PCB電容到達最正確；(3)將敏感的高頻線布在遠離高噪聲電源線的中央以增加相互之間的耦合；(4)加寬電源線和地線以增加電源線和地線的阻抗。3.2聯(lián)系：聯(lián)系是指用物理上的聯(lián)系來增加不同類型線之間的耦合，尤其是經(jīng)過電源線和地線的耦合。圖2給出了用聯(lián)系技術將4個不同類型的電路聯(lián)系開的例子。在地線面，非金屬的溝用來隔離四個地線面。L和C作為板子上的每一局部的過濾器，增加不同電路電源面間的耦合。高速數(shù)字電路由于其更高的瞬時功率需求而要求放在接近電源入口處。接口電路能夠會需求抗靜電放電〔ESD〕和暫態(tài)抑制的器件或電路來提高其電磁抗擾性，應獨立聯(lián)系區(qū)域。關于L和C來說，最好不同聯(lián)系區(qū)域運用各自的L和C，而不是用一個大的L和C，由于這樣它便可以為不同的電路提供不同的濾波特性。圖2：PCB地線聯(lián)系圖2：PCB地線聯(lián)系不論是對多層PCB的基準接地層還是單層PCB的地線，電流的途徑總是從負載回到電源。前往通路的阻抗越低，PCB的電磁兼容功用越好。由于活動在負載和電源之間的射頻電流的影響，長的前往通路將在彼此之間發(fā)生射頻耦合，因此前往通路應當盡能夠的短，環(huán)路區(qū)域應當盡能夠的小。3.4布線分別：布線分別的作用是將PCB同一層內(nèi)相鄰線路之間的串擾和噪聲耦合最小化。一切的信號〔時鐘，視頻，音頻，復位等等〕在線與線、邊沿到邊沿間應在空間上遠離。為了進一步的減小電磁耦合，將基準地布放在關鍵信號左近或之間以隔離其他信號線上發(fā)生的或信號線相互之間發(fā)生的耦合噪聲。3.5電源線設計：依據(jù)印制線路板電流的大小，盡量加粗電源線寬度，增加環(huán)路電阻。同時、使電源線、地線的走向和數(shù)據(jù)傳遞的方向分歧，這樣有助于增強抗噪聲才干。3.6抑制反射攪擾與終端婚配:圖4：時鐘信號的婚配圖3：常用終端婚配方法為了抑制出如今印制線終端的反射攪擾，除了特殊需求之外，應盡能夠延長印制線的長度和采用慢速電路。必要時可加終端婚配。終端婚配方法比擬多，罕見終端婚配方法見圖3所示。依據(jù)閱歷，對普通速度較快的TTL電路，其印制線條善于10cm以上時就應采用終端婚配措施?；榕潆娮璧淖柚祽罁?jù)集成電路的輸入驅動電流及吸收電流的最大值來決議。圖4：時鐘信號的婚配圖3：常用終端婚配方法3.7維護與分流線路：在時鐘電路中，局部去耦電容關于增加沿著電源支線的噪聲傳達有著十分重要的作用。但是時鐘線異樣需求維護以免受其他電磁攪擾源的攪擾，否那么，受擾時鐘信號將在電路的其他中央惹起效果。設置分流和維護線路是對關鍵信號〔比如：對在一個充溢噪聲的環(huán)境中的系統(tǒng)時鐘信號〕停止隔離和維護的十分有效的方法。PCB內(nèi)的分流或許維護線路是沿著關鍵信號的線路兩邊布放隔離維護線。維護線路不只隔離了由其他信號線上發(fā)生的耦合磁通，而且也將關鍵信號從與其他信號線的耦合中隔分開來。分流線路和維護線路之間的不同之處在于分流線路不用兩端端接〔與地銜接〕，但是維護線路的兩端都必需銜接到地。為了進一步的增加耦合，多層PCB中的維護線路可以每隔一段就加上到地的通路。3.8局部電源和IC間的去耦：在直流電源回路中，負載的變化會惹起電源噪聲。例如在數(shù)字電路中，當電路從一個形狀轉換為另一種形狀時，就會在電源線上發(fā)生一個很大的尖峰電流，構成瞬變的噪聲電壓。局部去耦可以增加沿著電源支線的噪聲傳達。銜接著電源輸入口與PCB之間的大容量旁路電容起著一個低頻騷擾濾波器的作用，同時作為一個電能貯存器以滿足突發(fā)的功率需求。此外，在每個IC的電源和地之間都應當有去耦電容，這些去耦電容應該盡能夠的接近IC引腳，這將有助于濾除IC的開關噪聲。配置去耦電容可以抑制因負載變化而發(fā)生的噪聲，是印制線路板的牢靠性設計的一種慣例做法，配置原那么如下：(1)電源輸入端跨接10~100μF的電解電容器。如有能夠，接100μF以上的更好。(2)原那么上每個集成電路芯片都應布置一個0.01μF的瓷片電容，如遇印制板空隙不夠，可每4~8個芯片布置一個1~10μF的鉭電容。這種器件的高頻阻抗特別小，在500kHz～20MHz范圍內(nèi)阻抗小于1Ω，而且漏電流很小〔0.5μA以下〕。最好不用電解電容，電解電容是兩層溥膜卷起來的，這種結構在高頻時表現(xiàn)為電感。(3)關于抗噪才干弱、關斷時電源變化大的器件，如RAM、ROM存儲器件，應在芯片的電源線和地線之間直接接入高頻退耦電容。(4)電容引線不能太長，尤其是高頻旁路電容不能有引線。去耦電容值的選取并不嚴厲，可按C=1/f計算：即10MHz取0.1μF。對微控制器構成的系統(tǒng)，取0.1~0.01μF之間都可以。好的高頻去耦電容可以去除高到1GHz的高頻成份。陶瓷片電容或多層陶瓷電容的高頻特性較好。此外，還應留意以下兩點：(1)在印制板中有接觸器、繼電器、按鈕等元件時．操作它們時均會發(fā)生較大火花放電，必需采用RC吸收電路來吸收放電電流。普通R取1~2kΩ，C取2.2~4.7μF。(2)CMOS的輸入阻抗很高，且易受感應，因此在運用時對不用端要經(jīng)過電阻接地或接正電源。圖5：拐角設計3.9布線技術：圖5：拐角設計3.9.1過孔過孔普通被運用在多層印制線路板中。當是高速信號時，過孔發(fā)生1到4nH的電感和0.3到0.5pF的電容。因此，當鋪設高速信號通道時，過孔應該被堅持相對的最少。關于高速的并行線〔如地址和數(shù)據(jù)線〕，假設層的改動是不可防止，應該確保每根信號線的過孔數(shù)一樣。3.9.245度角的途徑圖6：短截線與過孔相似，直角的轉彎途徑應該被防止，由于它在外部的邊緣能發(fā)生集中的電場。該場能耦合較強噪聲到相鄰途徑，因此，當轉動途徑時全部的直角途徑應該采用45度。圖5是45度途徑的普通規(guī)那么。圖6：短截線3.9.3短截線如圖6所示短截線會發(fā)生反射，同時也潛在添加輻射天線的能夠。雖然短截線長度能夠不是任何系統(tǒng)信號波長的四分之一整數(shù)，但是附帶的輻射能夠在短截線上發(fā)生振蕩。因此，防止在傳送高頻率和敏感的信號途徑上運用短截線。3.9.4樹型信號線陳列雖然樹型陳列適用于多個PCB印制線路板的地線銜接，但它帶有能發(fā)生多個短截線的信號途徑。因此，應該防止用樹型陳列高速和敏感的信號線。3.9.5輻射型信號線陳列輻射型信號陳列通常有最短的途徑，以及發(fā)生從源點到接納器的最小延遲，但是這也能發(fā)生多個反射和輻射攪擾，所以應該防止用輻射型陳列高速和敏感信號線。3.9.6不變的途徑寬度信號途徑的寬度從驅動到負載應該是常數(shù)。改動途徑寬度時途徑阻抗〔電阻，電感，和電容〕會發(fā)生改動，從而發(fā)生反射和形成線路阻抗不平衡。所以最好堅持途徑寬度不變。3.9.7洞和過孔密集經(jīng)過電源和地層的過孔的密集會在接近過孔的中央發(fā)生局部化的阻抗差異。這個區(qū)域不只成為信號活動的〝熱點〞，而且供電面在這點是高阻，影響射頻電傳達遞。3.9.8切分孔隙與洞和過孔密集相反，電源層或地線層切分孔隙〔即長洞或寬通道〕會在電源層和地層范圍內(nèi)發(fā)生不分歧的區(qū)域，就象絕緣層一樣增加他們的效能，也局部性地添加了電源層和地層的阻抗。3.9.9接地金屬化填充區(qū)一切的金屬化填充區(qū)應該被銜接到地，否那么，這些大的金屬區(qū)域能充任輻射天線。3.9.10最小化環(huán)面積堅持信號途徑和它的地前往線緊靠在一同將有助于最小化地環(huán)，因此，也防止了潛在的天線環(huán)。關于高速單端信號，有時假設信號途徑?jīng)]有沿著低阻的地層走，地線回路能夠也必需沿著信號途徑活動來布置。3.10其它布線戰(zhàn)略：采用平行走線可以增加導線電感，但導線之間的互感和散布電容會添加，假設規(guī)劃允許，電源線和地線最好采用井字形網(wǎng)狀布線結構，詳細做法是印制板的一面橫向布線，另一面縱向布線，然后在交叉孔處用金屬化孔相連。為了抑制印制板導線之間的串擾，在設計布線時應盡量防止長距離的平行走線，盡能夠拉開線與線之間的距離，信號線與地線及電源線盡能夠不交叉。在一些對攪擾十分敏感的信號線之間設置一根接地的印制線，可以有效地抑制串擾。3.10.1為了防止高頻信號經(jīng)過印制導線時發(fā)生的電磁輻射，在印制線路板布線時，需留意以下幾點：(1)布線盡能夠把同一輸入電流而方向相反的信號應用平行規(guī)劃方式來消弭磁場攪擾。(2)盡量增加印制導線的不延續(xù)性，例如導線寬度不要突變，導線的拐角應大于90度，制止環(huán)狀走線等。(3)時鐘信號引線最容易發(fā)生電磁輻射攪擾，走線時應與地線回路相接近。(4)總線驅動器應緊挨其欲驅動的總線。關于那些分開印制線路板的引線，驅動器應緊緊挨著銜接器。(5)由于瞬變電流在印制線條上所發(fā)生的沖擊攪擾主要是由印制導線的電感成分形成的，因此應盡量減小印制導線的電感量。印制導線的電感量與其長度成正比，與其寬度成正比，因此短而精的導線對抑制攪擾是有利的。時鐘引線、行驅動器或總線驅動器的信號線經(jīng)常載有大的瞬變電流，印制導線要盡能夠短。關于分立元件電路，印制導線寬度在1.5mm左右時，即可完全滿足要求；關于集成電路，印制導線寬度可在0.2～1.0mm之間選擇。(6)發(fā)熱元件周圍或大電流經(jīng)過的引線盡量防止運用大面積銅箔，否那么，長時間受熱時，易發(fā)作銅箔收縮和零落現(xiàn)象。必需用大面積銅箔時，最好用柵格狀，這樣有利于掃除銅箔與基板間粘合劑受熱發(fā)生的揮發(fā)性氣體。(7)焊盤中心孔要比器件引線直徑稍大一些。焊盤太大易構成虛焊。焊盤外徑D普通不小于(d+1.2)mm，其中d為引線孔徑。對高密度的數(shù)字電路，焊盤最小直徑可取(d+1.0)mm。3.10.2印刷線路板的布線還要留意以下效果：(1)公用零伏線，電源線的走線寬度≥1mm；(2)電源線和地線盡能夠接近，以便使散布線電流到達平衡；(3)要為模擬電路專門提供一根零伏線；(4)為增加線間串擾，必要時可添加印刷線條間距離；(5)有意安插一些零伏線作為線距離離；(6)印刷電路的插頭也要多布置一些零伏線作為線距離離；(7)特別留意電流流通中的導線環(huán)路尺寸；(8)如有能夠，在控制線〔于印刷板上〕的入口處加接R-C濾波器去耦，以便消弭傳輸中能夠出現(xiàn)的攪擾要素。3.11PCB布線通用規(guī)那么：在設計印制線路板時，應留意以下幾點：(1)從減小輻射騷擾的角度動身，應盡量選用多層板，內(nèi)層區(qū)分作電源層、地線層，用以降低供電線路阻抗，抑制公共阻抗噪聲，對信號線構成平均的接空中，加大信號線和接空中間的散布電容，抑制其向空間輻射的才干。(2)電源線、地線、印制板走線對高頻信號應堅持低阻抗。在頻率很高的狀況下，電源線、地線、或印制板走線都會成為接納與發(fā)射騷擾的小天線。降低這種騷擾的方法除了加濾波電容外，更值得注重的是減小電源線、地線及其他印制板走線自身的高頻阻抗。因此，各種印制板走線要短而粗，線條要平均。(3)電源線、地線及印制導線在印制板上的陳列要恰當，盡量做到短而直，以減小信號線與回線之間所構成的環(huán)路面積。(4)時鐘發(fā)作器盡量接近到用該時鐘的器件。(5)石英晶體振蕩器外殼要接地。(6)用地線將時鐘區(qū)圈起來，時鐘線盡量短。(7)印制板盡量運用45°折線而不用90°折線布線以減小高頻信號對外的發(fā)射與耦合。(8)單面板和雙面板用單點接電源和單點接地；電源線、地線盡量粗。(9)I/O驅動電路盡量接近印刷板邊的接插件，讓其盡快分開印刷板。(10)關鍵的線要盡量粗，并在兩邊加上維護地。高速線要短而直。(11)元件引腳盡量短，去耦電容引腳盡量短，去耦電容最好運用無引線的貼片電容。(12)對A/D類器件，數(shù)字局部與模擬局部地線寧可一致也不要交叉。(13)時鐘、總線、片選信號要遠離I/O線和接插件。(14)模擬電壓輸入線、參考電壓端要盡量遠離數(shù)字電路信號線，特別是時鐘。(15)時鐘線垂直于I/O線比平行I/O線攪擾小，時鐘元件引腳需遠離I/O電纜。(16)石英晶體下面以及對噪聲敏感的器件下面不要走線。(17)弱信號電路，低頻電路周圍不要構成電流環(huán)路。(18)任何信號都不要構成環(huán)路，如不可防止，讓環(huán)路區(qū)盡量小。4．PCB板的地線設計在電子設備中，接地是控制攪擾的重要方法。如能將接地和屏蔽正確結合起來運用，可處置大局部攪擾效果。電子設備中地線結構大致有系統(tǒng)地、機殼地〔屏蔽地〕、數(shù)字地〔邏輯地〕和模擬地等。在PCB板的地線設計中，接地技術既運用于多層PCB，也運用于單層PCB。接地技術的目的是最小化接地阻抗，從此增加從電路前往到電源之間的接地回路的電勢。(1)正確選擇單點接地與多點接地在低頻電路中，信號的任務頻率小于1MHz，它的布線和器件間的電感影響較小，而接地電路構成的環(huán)流對攪擾影響較大，因此應采用一點接地。當信號任務頻率大于10MHz時，地線阻抗變得很大，此時應盡量降低地線阻抗，應采用就近多點接地。當任務頻率在1~10MHz時，假設采用一點接地，其地線長度不應超越波長的1/20，否那么應采用多點接地法。高頻電路宜采用多點串聯(lián)接地，地線應短而粗，高頻元件周圍盡量布置柵格狀大面積接地銅箔。(2)將數(shù)字電路與模擬電路分開電路板上既有高速邏輯電路，又有線性電路，應使它們盡量分開，而兩者的地線不要相混，區(qū)分與電源端地線相連。要盡量加大線性電路的接空中積。(3)盡量加粗接地線假定接地線很細，接地電位那么隨電流的變化而變化，致使電子設備的定時信號電平不穩(wěn)，抗噪聲功用變壞。因此應將接地線盡量加粗，使它能經(jīng)過三倍于印制線路板的允許電流。如有能夠，接地線的寬度應大于3mm。(4)將接地線構成閉環(huán)路設計只由數(shù)字電路組成的印制線路板的地線系統(tǒng)時，將接地線做成閉環(huán)路可以清楚的提高抗噪聲才干。其緣由在于：印制線路板上有很多集成電路元件，尤其遇有耗電多的元件時，因受接地線粗細的限制，會在地結上發(fā)生較大的電位差，惹起抗噪聲才干下降，假定將接地結構成環(huán)路，那么會增加電位差值，提高電子設備的抗噪聲才干。(5)當采用多層線路板設計時，可將其中一層作為〝全地平面〞，這樣可增加接地阻抗，同時又起到屏蔽作用。我們經(jīng)常在印制板周邊布一圈寬的地線，也是起著異樣的作用。(6)單層PCB的接地線在單層〔單面〕PCB中，接地線的寬度應盡能夠的寬，且至少應為1.5mm(60mil)。由于在單層PCB上無法完成星形布線，因此跳線和地線寬度的改動應當堅持為最低，否那么將惹起線路阻抗與電感的變化。(7)雙層PCB的接地線在雙層〔雙面〕PCB中，關于數(shù)字電路優(yōu)先運用地線柵格/點陣布線，這種布線方式可以增加接地阻抗、接地回路和信號環(huán)路。像在單層PCB中那樣，地線和電源線的寬度最少應為1.5mm。另外的一種規(guī)劃是將接地層放在一邊，信號和電源線放于另一邊。在這種布置方式中將進一步增加接地回路和阻抗。此時，去耦電容可以放置在距離IC供電線和接地層之間盡能夠近的中央。(8)PCB電容在多層板上，由分別電源面和空中的絕緣薄層發(fā)生了PCB電容。在單層板上，電源線和地線的平行布放也將存在這種電容效應。PCB電容的一個優(yōu)點是它具有十分高的頻率照應戰(zhàn)爭均的散布在整個面或整條線上的低串連電感，它等效于一個平均散布在整個板上的去耦電容。沒有任何一個獨自的分立元件具有這個特性。(9)高速電路與低速電路布放高速電路和元件時應使其更接近接空中，而低速電路和元件應使其接近電源面。(10)地的銅填充在某些模擬電路中，沒有用到的電路板區(qū)域是由一個大的接空中來掩蓋，以此提供屏蔽和添加去耦才干。但是假設這片銅區(qū)是懸空的〔比如它沒有和地銜接〕，那么它能夠表現(xiàn)為一個天線，并將招致電磁兼容效果。(11)多層PCB中的接空中和電源面在多層PCB中，引薦把電源面和接空中盡能夠近的放置在相鄰的層中，以便在整個板上發(fā)生一個大的PCB電容。速度最快的關鍵信號應當臨近接空中的一邊，非關鍵信號那么布置接近電源面。(12)電源要求當電路需求不止一個電源供應時，采用接地將每個電源分分開。但是在單層PCB中多點接地是不能夠的。一種處置方法是把從一個電源中引出的電源線和地線同其他的電源線和地線分隔開，這異樣有助于防止電源之間的噪聲耦合。5．模擬數(shù)字混合線路板的設計如何降低數(shù)字信號和模擬信號間的相互關擾呢？有兩個基本原那么：第一個原那么是盡能夠減小電流環(huán)路的面積；第二個原那么是系統(tǒng)只采用一個參考面。相反，假設系統(tǒng)存在兩個參考面，就能夠構成一個偶極天線(注：小型偶極天線的輻射大小與線的長度、流過的電流大小以及頻率成正比)；而假設信號不能經(jīng)過盡能夠小的環(huán)路前往，就能夠構成一個大的環(huán)狀天線(注：小型環(huán)狀天線的輻射大小與環(huán)路面積、流過環(huán)路的電流大小以及頻率的平方成正比)。在設計中要盡能夠防止這兩種狀況。有人建議將混合信號電路板上的數(shù)字地和模擬地聯(lián)系開，這樣能完成數(shù)字地和模擬地之間的隔離。雖然這種方法可行，但是存在很多潛在的效果，在復雜的大型系統(tǒng)中效果尤其突出。最關鍵的效果是不能跨越聯(lián)系間隙布線，一旦跨越了聯(lián)系間隙布線，電磁輻射和信號串擾都會急劇添加。在PCB設計中最罕見的效果就是信號線跨越聯(lián)系地或電源而發(fā)生EMI效果。了解電流回流到地的途徑和方式是優(yōu)化混合信號電路板設計的關鍵。許多設計工程師僅僅思索信號電流從哪兒流過，而疏忽了電流的詳細途徑。假設必需對地線層停止聯(lián)系，而且必需經(jīng)過火割之間的間隙布線，可以先在被聯(lián)系的地之間停止單點銜接，構成兩個地之間的銜接橋，然后經(jīng)過該銜接橋布線。這樣，在每一個信號線的下方都可以提供一個直接的電流回流途徑，從而使構成的環(huán)路面積很小。采用光隔離器件或變壓器也能完成信號跨越聯(lián)系間隙。關于前者，跨越聯(lián)系間隙的是光信號；在采用變壓器的狀況下，跨越聯(lián)系間隙的是磁場。還有一種可行的方法是采用差分信號：信號從一條線流入從另外一條信號線前往，這種狀況下，不需求地作為回流途徑。在實踐任務中普通傾向于運用一致地，將PCB分區(qū)為模擬局部和數(shù)字局部。模擬信號在電路板一切層的模擬區(qū)內(nèi)布線，而數(shù)字信號在數(shù)字電路區(qū)內(nèi)布線。在這種狀況下，數(shù)字信號前往電流不會流入到模擬信號的地。只要將數(shù)字信號布線在電路板的模擬局部之上或許將模擬信號布線在電路板的數(shù)字局部之上時，才會出現(xiàn)數(shù)字信號對模擬信號的攪擾。出現(xiàn)這種效果并不是由于沒有聯(lián)系地，真正緣由是數(shù)字信號布線不適當。在將A/D轉換器的模擬地和數(shù)字地管腳銜接在一同時，大少數(shù)的A/D轉換器廠商會建議：將AGND和DGND管腳經(jīng)過最短的引線銜接到同一個低阻抗的地上。假設系統(tǒng)僅有一個A/D轉換器，下面的效果就很容易處置。將地聯(lián)系開，在A/D轉換器下面把模擬地和數(shù)字地局部銜接在一同。采取該方法時，必需保證兩個地之間的銜接橋寬度與IC等寬，并且任何信號線都不能跨越聯(lián)系間隙。假設系統(tǒng)中A/D轉換器較多，例如10個A/D轉換器怎樣銜接呢？假設在每一個A/D轉換器的下面都將模擬地和數(shù)字地銜接在一同，那么發(fā)生多點相連，模擬地和數(shù)字地之間的隔離就毫有意義。而假設不這樣銜接，就違犯了廠商的要求。最好的方法是末尾時就用一致地。將一致的地分為模擬局部和數(shù)字局部。這樣的規(guī)劃布線既滿足了IC器件廠商對模擬地和數(shù)字地管腳低阻抗銜接的要求，同時又不會構成環(huán)路天線或偶極天線而發(fā)生EMC效果?；旌闲盘朠CB設計是一個復雜的進程，設計進程要留意以下幾點：(1)PCB分區(qū)為獨立的模擬局部和數(shù)字局部。(2)適宜的元器件規(guī)劃。(3)A/D轉換器