第四章-組合邏輯功能器件

4.1編碼器4.2譯碼器/數(shù)據(jù)分配器4.3數(shù)據(jù)選擇器4.4數(shù)值比較器4.5加法器4.6ALU第4章組合邏輯電路

—功能器件4.1編碼器所謂編碼就是賦予選定的一系列二進(jìn)制代碼以固定的含義。具有編碼功能的邏輯電路——編碼器。對N個信號進(jìn)行編碼時，可以用公式2n≥N來確定需要使用的二進(jìn)制數(shù)的位數(shù)n設(shè)計過程就是一般組合電路的設(shè)計過程。一、二進(jìn)制編碼器n個二進(jìn)制代碼（n位二進(jìn)制數(shù)）有2n種不同的組合，可以表示2n個信號。例：將0、1、2、…、7這八個十進(jìn)制數(shù)碼，編成二進(jìn)制代碼。八線—三線編碼器設(shè)八個輸入端為I0I7八種狀態(tài)，與之對應(yīng)的輸出設(shè)為F1、F2、F3，共三位二進(jìn)制數(shù)。設(shè)計編碼器的過程與設(shè)計一般的組合邏輯電路相同，首先要列出狀態(tài)表（即真值表），然后寫出邏輯表達(dá)式并進(jìn)行化簡，最后畫出邏輯圖。F1F2F3I1I4I0I6I7I2I3I5真值表01234567I1I2I3I4I5I6I7I0F3F2F18-3

編碼器邏輯圖&&&1111111二、二—十進(jìn)制編碼器二—十進(jìn)制編碼器的作用：將十個狀態(tài)（對應(yīng)于十進(jìn)制的十個代碼）編制成BCD碼。十個輸入需要幾位輸出？四位輸入輸出I0I1I2I3I4I5I6I7I8I9F3F2F1F0狀態(tài)表I0I1I2I3I4I5I6I7I8I9F3F2F1F001111111111011111111110111111111101111111111011111111110111111111101111111111011111111110111111111100000000100100011010001010110011110001001I0I1I2I3I4I5I6I7I8I9F3F2F1F001111111111011111111110111111111101111111111011111111110111111111101111111111011111111110111111111100000000100100011010001010110011110001001邏輯圖&&&&1214530687+5v9F3F2F1F0三、優(yōu)先編碼器優(yōu)先編碼器：在優(yōu)先編碼器中，允許幾個信號同時輸入，但是，電路中只對其中優(yōu)先級別最高的編碼，不理睬級別低的信號。I0I1I2I3I4I5I6I7A2A1A0EIEI：輸入使能端當(dāng)EI=1時，電路不工作。當(dāng)EI=0時，電路工作輸出使能端EO優(yōu)先標(biāo)志SSEOEII0I1I2I3I4I5I6I7A2A1A0SEO1000000000dddddddd11111111ddddddd0dddddd01ddddd011dddd0111ddd01111dd011111d01111110111111111111100000101001110010111011111100101010101010101當(dāng)EI=1時，電路不工作。當(dāng)EI=0時，電路工作：至少有一個輸入端有編碼請求信號（邏輯0）時，優(yōu)先標(biāo)志S=0，否則為1。當(dāng)八個輸入端均無低電平請求信號和只有I0有低電平輸入時，A2A1A0均為111，這可以由S的狀態(tài)加以區(qū)別。EO只有在EI=0，且所有輸入端都為1時，輸出為0，它可以與另一片同樣器件的EI連接，構(gòu)成更多輸入端的優(yōu)先編碼器。I0I1I2I3I4I5I6I7A2A1A0EISEOEII0I1I2I3I4I5I6I7A2A1A0SEO1000000000dddddddd11111111ddddddd0dddddd01ddddd011dddd0111ddd01111dd011111d01111110111111111111100000101001110010111011111100101010101010101I0I1I2I3I4I5I6I7A2A1A0EISEOEOI0I1I2I3I4I5I6I7A2A1A0EIS根據(jù)上述公式，得到各個控制信號的輸出函數(shù)，畫出邏輯電路圖（略）。將其封裝成獨立的器件。如圖所示。EII0I1I2I3I4I5I6I7A2A1A0SEO1000000000dddddddd11111111ddddddd0dddddd01ddddd011dddd0111ddd01111dd011111d01111110111111111111100000101001110010111011111100101010101010101EOI0I1I2I3I4I5I6I7A0A1A2EISEOI0I1I2I3I4I5I6I7A2A1A0EIS8位優(yōu)先編碼器功能表如何得到一個16位的優(yōu)先編碼器？EII0I1I2I3I4I5I6I7A2A1A0SEO1000000000dddddddd11111111ddddddd0dddddd01ddddd011dddd0111ddd01111dd011111d01111110111111111111100000101001110010111011111100101010101010101&D&C&BAEOI0I1I2I3I4I5I6I7A0A1A2EISI0I1I2I3I4I5I6I7EOI0I1I2I3I4I5I6I7A0A1A2EISI8I9I10I11I12I13I14I15III1高位片I0I1I2I3I4I5I6I7I8I9I10I11I12I13I14I15ABCDdddddddd01111111ddddddddd0111111dddddddddd011111ddddddddddd01111dddddddddddd0111ddddddddddddd011dddddddddddddd01ddddddddddddddd010001001101010111100110111101111EII0I1I2I3I4I5I6I7A2A1A0SEO1000000000dddddddd11111111ddddddd0dddddd01ddddd011dddd0111ddd01111dd011111d01111110111111111111100000101001110010111011111100101010101010101I0I1I2I3I4I5I6I7I8I9I10I11I12I13I14I15ABCD0111111111111111d011111111111111dd01111111111111ddd0111111111111dddd011111111111ddddd01111111111dddddd0111111111ddddddd01111111100000001001000110100010101100111&D&C&BAEOI0I1I2I3I4I5I6I7A0A1A2EISI0I1I2I3I4I5I6I7EOI0I1I2I3I4I5I6I7A0A1A2EISI8I9I10I11I12I13I14I15III1高位片4.2譯碼器譯碼是編碼的逆過程，即將某二進(jìn)制編碼翻譯成電路的某種狀態(tài)。一、二進(jìn)制譯碼器二進(jìn)制譯碼器的作用：將n個輸入的不同組合譯成2n種電路狀態(tài)。也叫n—2n線譯碼器。如：計算機(jī)中的地址譯碼電路。譯碼器的輸入—一組二進(jìn)制代碼譯碼器的輸出—一組高低電平信號常用類型:2線—4線譯碼器型號:74LS1393線—8線譯碼器型號:74LS1384線—16線譯碼器型號:74LS1541、2線—4線譯碼器

A1A0Y1Y3Y0Y2真值表Y2A1A0Y1Y3001110011101101011110111Y0Y0畫關(guān)于的卡諾圖A1A001111100Y0=A1+A0=A1A0Y2=A1+A0=A1A0Y1=A1+A0=A1A0Y3=A1+A0=A1A0一、二進(jìn)制譯碼器

Y0=A1+A0=A1A0Y2=A1+A0=A1A0Y1=A1+A0=A1A0Y3=A1+A0=A1A011&&&&Y0Y1Y2Y3A1A074LS139S174LS139的功能表11&&&&Y0Y1Y2Y3A1A074LS139S“–”表示低電平有效。174LS139管腳圖一片139中含兩個2-4譯碼器例：利用2-4線譯碼器分時將采樣數(shù)據(jù)送入計算機(jī)。2–4線譯碼器ABCD三態(tài)門三態(tài)門三態(tài)門三態(tài)門總線2-4線譯碼器ABCD三態(tài)門三態(tài)門三態(tài)門三態(tài)門總線000全為1工作原理：（以A0A1=00為例）數(shù)據(jù)脫離總線2、3線—8線譯碼器ABCY0Y1Y2Y3Y4Y5Y6Y7ABCY0Y1Y2Y3Y4Y5Y6Y70000010100111001011101111000000001000000001000000001000000001000000001000000001000000001（74LS138）Y0Y1Y2Y3Y4Y5Y6Y7ABC&&&&&&&&1113、4線—16線譯碼器（74LS154）(邏輯電路設(shè)計略，設(shè)計方法同2—4譯碼器)0001只

=0A2A1A00000只

=0Y0Y11111只

=0Y15A3A0A1A2Y0Y1Y15A34、矩陣式譯碼器

A2A1A2A1A4A3A2A1A2A1A4A3A4A3A4A3x0x1x2x3x4x5x6x7x8x9x10x11x12x13x14x155、樹型譯碼器

ABCABABAB&&&&&&&&&&&&CCCC6、用中規(guī)模譯碼器進(jìn)行設(shè)計由于譯碼器輸出的是2n個最小項，而任一邏輯函數(shù)總能表示成最小項之和的形式，因此，輔以適當(dāng)?shù)腟SI門（小規(guī)模IC），即可以實現(xiàn)任何組合邏輯函數(shù)。中規(guī)模組件，都是為了實現(xiàn)專門的邏輯功能而設(shè)計。但是通過適當(dāng)?shù)倪B接，可以實現(xiàn)一般的邏輯功能。用中規(guī)模組件設(shè)計邏輯電路，可以減少連線、提高可靠性。6、用中規(guī)模譯碼器進(jìn)行設(shè)計F(A,B,C)=∑m（1，3，5，6，7）

=m1+m3+m5+m6+m7&ABCF例1：用3/8譯碼器實現(xiàn)邏輯函數(shù)ABCY0Y1Y2Y3Y4Y5Y6Y7≥1F=M0·M2·M4例2：用2-4線譯碼器產(chǎn)生一組多輸出函數(shù)?？芍狝1A0Y1Y3Y0Y2Z2Z1≥1≥1&&&&6、用中規(guī)模譯碼器進(jìn)行設(shè)計n-2n

線譯碼器，包含了n變量所有的最小項。加上或門、與非門，可以組成任何形式的輸入變量小于n的組合邏輯函數(shù)。小結(jié)若要產(chǎn)生多輸出邏輯函數(shù)時,使用譯碼器+門電路較有利。設(shè)計方法（步驟）總結(jié)：1.由功能確定輸入、輸出量，寫出邏輯式。2.把要用的邏輯組件的邏輯函數(shù)式變換成與所求邏輯式相類似的形式：?若兩者形式上完全相同，則該種組件效果最好。?若組件函數(shù)式更豐富，則可將多出的輸入變量和乘積項適當(dāng)處理，也可以較方便地得到所需要的邏輯式。?若組件的函數(shù)式僅是所要產(chǎn)生的邏輯式的一部分，可以通過擴(kuò)展方法得到所需邏輯式。6、用中規(guī)模譯碼器進(jìn)行設(shè)計擴(kuò)展方法用使能端或其它輸入端擴(kuò)展，適當(dāng)加其他門；采用多片組件進(jìn)行適當(dāng)連接。3.接線，畫出邏輯圖。7、譯碼器的應(yīng)用舉例:(1)模擬信號多路轉(zhuǎn)換的數(shù)字控制輸入模擬電壓模擬電子開關(guān)u0u1u2u3譯碼器A1A0Y0Y1Y2Y3u輸出模擬電壓數(shù)字控制信號(2)計算機(jī)中存儲器單元及輸入輸出接口的尋址0單元1單元2單元3單元控制門控制門控制門控制門譯碼器A1A0Y0Y1Y2Y3或接口單元存儲器單元

計算機(jī)中央控制單元

(CPU)數(shù)據(jù)線地址線單元選擇線二、顯示譯碼器二---十進(jìn)制編碼顯示譯碼器顯示器件在數(shù)字系統(tǒng)中，常常需要將運算結(jié)果用人們習(xí)慣的十進(jìn)制顯示出來，這就要用到顯示譯碼器。顯示器件：常用的是七段顯示器件。bcdefgaabcdefgYa-Yg:控制信號高電平時,對應(yīng)的LED亮低電平時,對應(yīng)的LED滅發(fā)光二極管510

YaYbYgabg510

510

七段顯示器件的工作原理：譯碼器A3A2A1A0A3-A0:輸入數(shù)據(jù)要設(shè)計的七段數(shù)碼管顯示譯碼器七段數(shù)碼管顯示譯碼器abcdefgYaYbYcYdYeYfYgabcdfgabcdefg111111001100001101101e七段顯示器件的工作原理：111100111100000110011

1011011101111111111111111011字型A3A2A1A001234567890000000100100011010001010110011110001001A3A2A1A000110100100111101111111001約束項當(dāng)1處理先設(shè)計輸出a的邏輯表示式及電路圖a=A3+A2A0+A1+A2A0A3A2A1A0a000001100010200101

300111

401000

501011

601101701111810001

910011dddddd以同樣的方法可設(shè)計出b-g的邏輯表示式及其電路圖；將所有電路圖畫在一起，就得到總電路圖。將此電路圖集成化，得到七段顯示譯碼器的集成電路74LS48（國產(chǎn)型號：T339）74LS48(T339)GNDVcc電源＋5V地A3A2A1A0YaYbYdYfYeYgYcLTIBIBR依次設(shè)計輸出b—g的邏輯表示式及電路圖IB為0時，使Ya--Yg=0，全滅。IBR

為0且A3～A0＝0時，使Ya-Yg=0，全滅。控制端控制端輸入數(shù)據(jù)輸出為0時，使Ya--Yg=1,亮“8”，說明工作正常。LT：測試端LTIB：滅燈端(輸入)IBR：滅零輸入端：滅零輸出端YBR控制端功能74LS48(T339)GNDVcc電源＋5V地A3A2A1A0YaYbYdYfYeYgYcLTIBRIB/YBRYBR，當(dāng)IBR＝0且A3～A0＝0時，YBR＝0；否則YBR＝1IBR和YBR配合使用，可使多位數(shù)字顯示時的最高位及小數(shù)點后最低位的0不顯示00567.9900七段數(shù)碼管顯示譯碼器七段顯示譯碼器74LS48與數(shù)碼管的連接＋5Vabcdefg74LS48(T339)GNDVcc電源＋5VA3A2A1A0YaYbYdYfYeYgYcLTIBIBR輸入信號此三控制端不用時，通過電阻接高電平。BCD碼BAY1Y0XY3Y2三、數(shù)據(jù)分配器數(shù)據(jù)分配器，是將一個數(shù)據(jù)源來的數(shù)據(jù)根據(jù)需要，送到多個不同的通道上去的邏輯電路。它將一個輸入x分時地送到多路輸出上去。具體選擇哪一路輸出由一組選擇變量確定。它有一根輸入線，n根選擇線，2n根輸出線。四路分配器Y1Y0Y3Y2XBA三、數(shù)據(jù)分配器BY1AY0Y2Y3X&&&&11ABY0Y1Y2Y300X000010X001000X011000XS0S1D3D2D1D0Y4.3數(shù)據(jù)選擇器（MUX）一、功能：從多路數(shù)據(jù)中選擇一路信號進(jìn)行傳輸?shù)碾娐?，稱為數(shù)據(jù)選擇器，也稱作多路開關(guān)?？刂菩盘栞斎胄盘栞敵鲂盘枖?shù)據(jù)選擇器類似一個多投開關(guān)。選擇哪一路信號由相應(yīng)的一組控制信號控制。1、2選1數(shù)據(jù)選擇器1&&D0D1A1YAY0D01D1Y=AD0+AD1輸入數(shù)據(jù)輸出數(shù)據(jù)控制信號集成化D0D1YA型號:74LS157二、結(jié)構(gòu)及符號：EN≥1YD3D2D1D0S0S1Y&D0、D1、D2、D3—數(shù)據(jù)輸入端，數(shù)據(jù)選擇器通常按數(shù)據(jù)輸入端數(shù)命名，常用的有：四路選擇器、八路選擇器、十六路選擇器。

S0、S1—地址輸入端。（選擇控制端）2、4選1數(shù)據(jù)選擇器(集成電路型號:74LS153)EN—使能端（控制端，允許端）EN=1時，禁止數(shù)據(jù)選通（不工作）EN=0時，選擇器工作≥1YD3D2D1D0S0S1Y&其中：mi為選擇變量S1、S0的四個最小項；

Di為四路選擇器的四個輸入數(shù)據(jù)對于2n路選擇器，它應(yīng)有n個地址輸入端（設(shè)為S0，S1，…，Sn-1），2n個數(shù)據(jù)輸入端（設(shè)為D0，D2，…，D2n-1），則其輸出函數(shù)為：選擇變量S1S0數(shù)據(jù)輸入D輸出Y00011011D0D1D2D3D0D1D2D32、4選1數(shù)據(jù)選擇器&&123456&&78910111213141516地1Y1D01D11D21D3A12E2D22Y2D02D12D3A0電源1E3、TTL集成電路：雙4選1數(shù)據(jù)選擇器型號:74LS153（國產(chǎn)T1153--T4153)輸出輸入A0A1EY10000010100110D0D1D2D3W3X3Y3W2X2Y2W1X1Y1W0X0Y0A控制信號4、四二選一選擇器例：用一片74LS153組成8選1選擇器:

A2=0:(1)工作；A2=1:(2)工作。D1D7D0D2D3D4D5D6

Y1D01D11D21D32D02D12D22D374LS153(1)(2)BAA2(低位)(高位)A0A1選擇信號（三位）1集成化:74LS151E例：用兩片74LS151構(gòu)成十六選一數(shù)據(jù)選擇器???D0D7???A0A1A2???D0D7???A0A1A2&A0A1A2A3D8D15

D0D7

=0D0D7=1D0D7???D0D7???A0A1A2???D0D7???A0A1A2&A0A2A2A3D8D15

D0D7

=1D8D15=1D8D150例：用兩片74LS151構(gòu)成十六選一數(shù)據(jù)選擇器三、用數(shù)據(jù)選擇器設(shè)計邏輯電路1、實現(xiàn)邏輯函數(shù)的依據(jù)

按邏輯代數(shù)展開定理：一個n變量的任意函數(shù)，可以對它的某一個變量展開成“與或”表達(dá)式：按照需要，還可繼續(xù)展開。F=F(A1,A2,…,An)=A1F(1,A2,…,An)+F(0,A2,…,An)例：F(A,B,C)=AF(1,B,C)+F(0,B,C)=A[BF(1,1,C)+F(1,0,C)]+[BF(0,1,C)+F(0,0,C)]=F(0,0,C)+BF(0,1,C)+AF(1,0,C)+ABF(1,1,C)四選一選擇器功能表類似三變量函數(shù)的表達(dá)式！而四路選擇器的輸出函數(shù)表達(dá)式為：F(A,B,C)=F(0,0,C)+BF(0,1,C)+AF(1,0,C)+ABF(1,1,C)兩式比較，只要令：A1=A，A0=BD0=F(0,0,C)，D1=F(0,1,C)，D2=F(1,0,C)，D3=F(1,1,C)便可以用四路選擇器實現(xiàn)任意三變量的邏輯函數(shù)。2、用MUX實現(xiàn)邏輯函數(shù)的基本步驟①化簡邏輯函數(shù)為最簡“與或”表達(dá)式；②根據(jù)邏輯函數(shù)變量的數(shù)目，確定選用的MUX的路數(shù)；若為n變量的函數(shù)，應(yīng)選用2n-1路的MUX；若指定的MUX的路數(shù)小于上面的關(guān)系，可采用樹型結(jié)構(gòu)分級實現(xiàn)，也可用輸出級是MUX，前級用門電路實現(xiàn)。③在給定函數(shù)中，確定用作地址輸入的變量；④用代數(shù)法確定MUX的數(shù)據(jù)輸入表達(dá)式；⑤比較地址輸入的不同選擇方案下的數(shù)據(jù)輸入表達(dá)式，選取其中的最簡式，并畫出外部信號連接圖。例1：用MUX實現(xiàn)F(A,B,C)=Σm(1,2,3,4,5,6)化簡函數(shù)得：選B，C作為地址變量，并選四路MUX，則得D3END2D1D0YA0A1B11CA例2：用MUX實現(xiàn)該函數(shù)已經(jīng)是最簡式，選A，B，C作地址變量，并選八路MUX，則有DENABFCMUXD0D1D2D3D4D5D6D70D110例3：用四路MUX實現(xiàn)

F(A,B,C,D,E)=∑m(0,5,8,9,10,11,18,19,20,22,23,28,30,31)該函數(shù)為一個五變量函數(shù)，應(yīng)選十六路MUX，但本例限定用四路MUX，為此，可采用樹型結(jié)構(gòu)分級實現(xiàn)。選定A、B作為第一級四路MUX的地址輸入，則有：則：選定C、D作為第二級四路MUX的地址輸入，則有：其實現(xiàn)的電路為：A0E0E111100BDCD00D01D02D03D10D11D12D13D20D21D22D23D0D1D2D3001D30D31D32D33F4.4數(shù)字比較器比較器的分類：（1）僅比較兩個數(shù)是否相等。（2）除比較兩個數(shù)是否相等外，還要比較兩個數(shù)的大小。一、相同比較器1、一位相同比較器AiBiGi000110111相同0相異0相異1相同AiBiGi=11一、相同比較器2、四位相同比較器AiBiGi=11只有對應(yīng)的四位二進(jìn)制數(shù)都相同，即G0=G1=G2=G3=1時，則兩數(shù)相同，否則兩數(shù)不同。即G=G3G2G1G0。即≥1=1=1=1=1A1B2B1A0B0A3B3A2GA=A3A2A1A0

B=B3B2B1B0二、一位大小比較器功能表&&1ABA<BA>BA=BABA>BA<BA=B邏輯圖邏輯符號三、多位數(shù)值比較器比較原則：1.先從高位比起，高位大的數(shù)值一定大。2.若高位相等，則再比較低位數(shù)，最終結(jié)果由低位的比較結(jié)果決定。請根據(jù)這個原則分析一下：每位的比較應(yīng)包括幾個輸入、輸出？例如：比較925和697例如：比較925和997A、B兩個多位數(shù)的比較：AiBi兩個本位數(shù)（A>B）i-1（A=B）i-1（A<B）i-1低位比較的級連輸入（A>B）i（A=B）i（A<B）i比較結(jié)果輸出當(dāng)兩個本位相等時，本位輸出的結(jié)果，由低位的比較結(jié)果決定。本位不等時？AiBi（A>B）i-1（A=B）i-1（A<B）i-1（A>B）i（A=B）i（A<B）i功能表：四位數(shù)碼比較器的真值表a3>b3

100a3=b3a2=b2a1=

b1a0=b0

010a3=b3a2=b2a1=

b1a0<b0

001a3=b3a2=b2a1=

b1a0>b0

100a3=b3a2=b2a1<b1

001

a3=b3a2=b2a1>

b1

100a3=b3a2<b2

001a3=b3a2>b2

100a3<b3

001

比較輸入

輸出

a3b3a2b2a1b1a0b0

LES(A>B)(A=B)(A<B)如何設(shè)計實現(xiàn)一個四位數(shù)碼比較器？根據(jù)比較規(guī)則，可得到四位數(shù)碼比較器邏輯式：A=B:A<B:A

B:A>BA3B3A2B2A1B1A0B0A>BA<BA=BA<BA=B共有11個輸入端，3個輸出端當(dāng)有一個輸出為1時，另兩個輸出為0；四位集成電路比較器：74LS85A3B2A2A1B1A0B0B3B3(A<B)L(A=B)L(A>B)LA<BA=BA<BGNDA0B0B1A1A2B2A3UCC級連輸入輸出(A<B)L(A=B)L(A>B)LA<BA=BA<B用一片四位數(shù)值比較器實現(xiàn)兩個五位二進(jìn)制數(shù)的比較。設(shè)兩個待比較的數(shù)是：A=A4A3A2A1A0、B=B4B3B2B1B0。

將級連輸入端作為最低位的數(shù)據(jù)輸入端。當(dāng)A4A3A2A1=B4B3B2B1時，兩數(shù)的比較結(jié)果取決于A0、B0。若A0>B0，只能是A0=1，B0=0A0<B0，只能是A0=0，B0=1A0=B0，有兩種可能A0=B0=1，A0=B0=0B0A0A>BA3A2A1A0B3B2B1B0A>BA<BA=BA<BA=BA4B4A3B3A2B2A1B1⊙如何實現(xiàn)2個五位數(shù)值的比較？比較器的位數(shù)擴(kuò)展

1、串聯(lián)方式擴(kuò)展比較器的位數(shù)A>BA<BA=B><=A3B3A2B2A1B1A0B0001A3B3A2B2A1B1A0B0><=A3B3A2B2A1B1A0B0><=A7B7A6B6A5B5A4B4比較器的位數(shù)擴(kuò)展

2、并聯(lián)方式擴(kuò)展比較器的位數(shù)（24位的比較）><=A3B3A2B2A1B1A0B0><=><=A3B3A2B2A1B1A0B0><=><=A3B3A2B2A1B1A0B0><=><=A3B3A2B2A1B1A0B0><=A24B24A23B23A22B22A21B21A20B20A19B19A15B15A4B4……

A1B1010……

……

例1：七位二進(jìn)制數(shù)比較器。（采用兩片85）“1”必接好（A>B）L（A<B）LA>BA=BA<BA1B1A0B0A3B3A2B2（A=B）L74LS85（A>B）L（A<B）LA>BA=BA<BA1B1A0B0A3B3A2B2（A=B）L74LS85(1)(2)a3a2a1a0a6a5a4Ab3b2b1b0b6b5b4B高位片低位片例2：設(shè)計一個比較器，完成三個四位數(shù)的比較；可以對A、B、C進(jìn)行比較，能判斷：

(1)三個數(shù)是否相等。

(2)若不相等，A數(shù)是最大還是最小。比較原則：先將A與B比較，然后A與C比較，若A=BA=C，則A=B=C；若A>BA>C，則A最大；若A<BA<C，則A最小。可以用兩片74LS85實現(xiàn)。A=B=C&&A最大A最小&（A>B）L（A<B）LA>BA=BA<BC1C0C3C2（A=B）L（A>B）L（A<B）LA>BA=BA<BB1B0B3B2（A=B）L11A1A0A3A2B1B0B3B2A1A0A3A2B1B0B3B2A1A0A3A24.5加法器11011001+舉例：A=1101,B=1001，計算A+B。011010011加法運算的基本規(guī)則：(1)逢二進(jìn)一。(2)最低位是兩個數(shù)的最低位的疊加，沒有低位進(jìn)位。(3)其余各位都是三個數(shù)相加，包括被加數(shù)、加數(shù)和低位來的進(jìn)位。(4)任何位相加都可能產(chǎn)生兩個結(jié)果：本位和、向高位的進(jìn)位。用半加器實現(xiàn)用全加器實現(xiàn)一、半加器半加運算不考慮從低位來的進(jìn)位。設(shè)：

A---被加數(shù)；B---加數(shù)；S---本位和；C---進(jìn)位。真值表邏輯圖=1&ABSC半加器ABCS邏輯符號二、全加器：an---被加數(shù)；bn---加數(shù)；cn-1---低位的進(jìn)位；sn---本位和；cn---進(jìn)位。真值表二、全加器：真值表邏輯圖邏輯符號cn-1≥1bnancnsn=1=1FABnAnCnSnCn-1

全加器SN74LS183的管腳圖114SN74LS1831an1bn1cn-11cn1sn2cn-12cn2sn2an2bnUccGND四位串行加法器的結(jié)構(gòu)及符號B4A4C4S4FAB3A3C3S3FAB2A2C2S2FAB1A1C1S1C0FAB4S1C4C0S2S3S4A1B3B2B1A4A3A2進(jìn)位按逐級串行傳輸方式進(jìn)行，由于各個進(jìn)位的產(chǎn)生依賴于低位的進(jìn)位，因此，運算速度慢！串行進(jìn)位如何提高運算速度？超前進(jìn)位加法器：各位的進(jìn)位直接由被加數(shù)和加數(shù)決定。

∵Ci=(Ai⊕Bi)Ci-1+AiBi令Pi=Ai⊕BiGi=AiBi

則Ci=PiCi-1+Gi

當(dāng)i=1，2，3，4時進(jìn)位輸出為

C1=P1C0+G1，C2=P2C1+G2，C3=P3C2+G3，C4=P4C3+G4，上述表達(dá)式經(jīng)代入整理后得：

C1=P1C0+G1C2=P2P1C0+P2G1+G2C3=P3P2P1C0+P3P2G1+P3G2+G3C4=P4P3P2P1C0+P4P3P2G1+P4P3G2+P4G3+G4可見，各位進(jìn)位輸出，都不依賴低位的進(jìn)位，僅取決于Ai、Bi和C0，一般情況下C0在運算前已預(yù)置，使得各位的進(jìn)位能同時產(chǎn)生，從而提高了運算速度。超前進(jìn)位加法器：

各位的進(jìn)位直接由被加數(shù)和加數(shù)決定。

C1=P1C0+G1C2=P2P1C0+P2G1+G2C3=P3P2P1C0+P3P2G1+P3G2+G3C4=P4P3P2P1C0+P4P3P2G1+P4P3G2+P4G3+G4G4P3G3G2P1C0P2C4P4C3C2C1G1≥1≥1≥1≥1&&&&&&&&&&四位二進(jìn)制串行加法器的先行進(jìn)位邏輯圖：

超前進(jìn)位加法器：各位的進(jìn)位直接由被加數(shù)和加數(shù)決定。

P2CPGG3G2P1G1P4G4P3C1C2C3C4C0G4P3G3G2P1C0P2C4P4C3C2C1G1≥1≥1≥1≥1&&&&&&&&&&超前進(jìn)位加法器：各位的進(jìn)位直接由被加數(shù)和加數(shù)決定。

P2S1C4C0CPGS2S3S4G3G2P1G1P4G4P3B4A1B3B2B1A4A3A2C1P3C2P1P4C3P2=1=1=1=1=1=1=1=1&&&&三、加法器的應(yīng)用舉例(1)將8421BCD碼，轉(zhuǎn)換為余3BCD碼的代碼轉(zhuǎn)換電路。

A1A2S1C4ΣCOC0CIA3A4S2B1B2B3B4S3S474183ABCD1100Y1Y2Y3Y40問題：如何將余3BCD碼轉(zhuǎn)換為8421BCD碼？三、加法器的應(yīng)用舉例(2)四位二進(jìn)制加/減器兩個運算數(shù)分別為:P=P4P3P2P1Q=Q4Q3Q2Q1控制信號為:SS功能0(P)2+(Q)21(P)2－(Q)21111A4A3A2A1B4B3B2B1S4S3S2S14A3A2A1A4B3B2B1B4Y3Y2Y1YP4P3P2P1Q4Q3Q2Q1ENSC0C4SMUX(74157)ADDER(74183)S4S3S2S1S功能0(P)2+(Q)21(P)2－(Q)2注：求二進(jìn)制補碼為對原碼取反加1。關(guān)于減法電路探討二進(jìn)制減法運算N補=2n－N原(N原為n位)

N原=2n－N補N補=N反

+1A－B=A－B原

=

A－(2n－B補)=A+B反+1－2n實現(xiàn)方法:(4位數(shù))A1A2S1ΣCOCIA3A4S2B1B2B3B4S3S474183D1D2D3D41V(借位信號)1

借位信號實現(xiàn)減2n的功能:當(dāng)A+B反+1的高位有進(jìn)位時，該進(jìn)位信號和2n相減使最高位為0，反之為1。2.分兩種情況討論：(1)A－B≥0

設(shè)：A=0101,B=0001

求補碼相加演算過程如下：0101(A)(B反)1(加1）01000100(進(jìn)位反相)+10借位運算結(jié)果為4，和實際相同。(2)A－B<0

設(shè)：A=0001,B=0101求補碼相加演算過程如下：0001(A)1010(B反)1(加1）11001100(進(jìn)位反相)+01借位運算結(jié)果為－4的補碼，最高位的1為符號位。3.由符號決定求補的邏輯圖B3B2B1B0A3A2A1A0S3S2S1S0CI4位加法器=1=1=1=1D3D2D1D0D’3D’2D’1D’00V借位信號(3)利用74183(四位二進(jìn)制加法器)構(gòu)成8421BCD碼加法器.二進(jìn)制數(shù)和8421BCD碼對照表十進(jìn)制數(shù)二進(jìn)制數(shù)(和)8421BCD碼(和)C4S4S3S2S1K4B8B4B2B1

00000000000100001000012000100001030001100011400100001005001010010160011000110700111001118010000100090100101001100101010000110101110001120110010010130110110011140111010100150111110101S=S4S3S2S1B=B4B3B2B1K4=C4=0B=SK4=C4=1B=S+0110有溢出十進(jìn)制數(shù)二進(jìn)制數(shù)(和)8421BCD碼(和)C4S4S3S2S1K4B8B4B2B1

161000010110171000110111181001011000191001111001K4=C4=1B=S+0110無溢出總結(jié)上表,可得:①K4=1時,需進(jìn)行加6(0110)校正;K4=1有三種情況:a.C4=1(對應(yīng)十進(jìn)制數(shù)16,17,18,19)；

b.S4=S3=1(對應(yīng)十進(jìn)制數(shù)12,13,14,15)；

c.S4=S2=1(對應(yīng)十進(jìn)制數(shù)10,11,14,15)。

所以