數(shù)字系統(tǒng)設(shè)計(jì)與PLD應(yīng)用第二章1

數(shù)字系統(tǒng)設(shè)計(jì)與PLD應(yīng)用第二章2024/3/25數(shù)字系統(tǒng)設(shè)計(jì)與PLD應(yīng)用第二章[1]2.1算法設(shè)計(jì)概述考慮的主要因素邏輯功能非邏輯指標(biāo)(速度、功耗、成本等〕例2-1：用逐次累加法實(shí)現(xiàn)二進(jìn)制乘法器。A×B=∑A

Bi=1特點(diǎn)：電路簡(jiǎn)單、成本低，但速度慢。數(shù)字系統(tǒng)設(shè)計(jì)與PLD應(yīng)用第二章[1]2.硬件實(shí)現(xiàn)對(duì)算法設(shè)計(jì)的影響中小規(guī)模通用器件:要求電路盡可能簡(jiǎn)單;PLD:硬件資源豐富,不一定按最小化設(shè)計(jì),可以提高設(shè)計(jì)效率和電路性能為目標(biāo).ASIC:需兼顧最簡(jiǎn)與設(shè)計(jì)效率(重用)兩個(gè)方面.二.常用設(shè)計(jì)方法跟蹤法按功能對(duì)控制要求逐步細(xì)化(分解),從而導(dǎo)出算法。例2-2:五位串行密碼鎖的設(shè)計(jì)啟動(dòng)鎖

開(kāi)始讀數(shù)開(kāi)啟

數(shù)字系統(tǒng)設(shè)計(jì)與PLD應(yīng)用第二章[1]數(shù)字系統(tǒng)設(shè)計(jì)與PLD應(yīng)用第二章[1]數(shù)字系統(tǒng)設(shè)計(jì)與PLD應(yīng)用第二章[1]數(shù)字系統(tǒng)設(shè)計(jì)與PLD應(yīng)用第二章[1]數(shù)字系統(tǒng)設(shè)計(jì)與PLD應(yīng)用第二章[1]數(shù)字系統(tǒng)設(shè)計(jì)與PLD應(yīng)用第二章[1]2.歸納法將抽象要求具體化(從具體數(shù)據(jù)入手),得出一般規(guī)律,再進(jìn)行算法設(shè)計(jì)例2-3:正數(shù)順序(由小至大)排隊(duì)電路的設(shè)計(jì)設(shè)欲寫(xiě)入的數(shù)是4，6，5，8，9，10方法：首先將RAM中各單元清0；然后逐個(gè)讀入數(shù)據(jù)，同時(shí)按沉底法進(jìn)行排序。第i個(gè)數(shù)Di(i=1～n)與RAM(j)(j=2～n)逐個(gè)進(jìn)行比較:若Di>RAM(j),則RAM(j-1)<-RAM(j)若Di≤RAM(j),則RAM(j-1)<-Di數(shù)字系統(tǒng)設(shè)計(jì)與PLD應(yīng)用第二章[1]數(shù)字系統(tǒng)設(shè)計(jì)與PLD應(yīng)用第二章[1]i=n數(shù)字系統(tǒng)設(shè)計(jì)與PLD應(yīng)用第二章[1]3.劃分法將復(fù)合運(yùn)算劃分成簡(jiǎn)單運(yùn)算,從而得到算法。例2-4:設(shè)計(jì)運(yùn)算電路z=(a-b)(c+d)數(shù)字系統(tǒng)設(shè)計(jì)與PLD應(yīng)用第二章[1]4.解析法利用“數(shù)值分析”方法,將復(fù)雜的數(shù)學(xué)運(yùn)算分解成一系列簡(jiǎn)單運(yùn)算的迭代,從而得到算法。例2-5:設(shè)計(jì)運(yùn)算電路y=x

由此，通過(guò)解析，將平方根的計(jì)算轉(zhuǎn)換為w=x/y、v=y+w和u=v/2三個(gè)基本運(yùn)算，由此導(dǎo)出算法流程圖。采用牛頓迭代法:首先給出一個(gè)估算值y。然后通過(guò)迭代運(yùn)算yi+1=(yi+x/yi)/2求y的近似解,直到|yi+1-yi|≤

e

時(shí)為止。數(shù)字系統(tǒng)設(shè)計(jì)與PLD應(yīng)用第二章[1]5.綜合法

綜合法就是把上述幾種推導(dǎo)算法的方法組合起來(lái)應(yīng)用。

例2-6:試設(shè)計(jì)一個(gè)倒數(shù)變換器，求數(shù)A的倒數(shù)1/A的近似值Z。A的數(shù)值為1/2≤A<1,要求變換結(jié)果滿(mǎn)足|Z-1/A|≤10-4考慮數(shù)的范圍和精度，需16位二進(jìn)制定點(diǎn)數(shù)來(lái)表示A、Z和誤差E，其中最高位為1位整數(shù)，其余為小數(shù)部分。數(shù)字系統(tǒng)設(shè)計(jì)與PLD應(yīng)用第二章[1]根據(jù)解析式，進(jìn)而采用劃分法，把較復(fù)雜的算法分解為相乘、相減、比較等簡(jiǎn)單的子運(yùn)算，從而得出相應(yīng)的算法。采用牛頓－拉夫遜迭代公式：

Zi＋1=Zi(2-AZi)

因?yàn)閆的最小值是1，最大值是2，為此可令起始值Z0=1，只要滿(mǎn)足

|AZi-1|≤0.5E

必有

|Zi-1/A|≤0.5E/A≤E數(shù)字系統(tǒng)設(shè)計(jì)與PLD應(yīng)用第二章[1]例2-7:四位二進(jìn)制乘法器的算法設(shè)計(jì)。根據(jù)第1章的討論知,乘法器的運(yùn)算可以分解成多次移位與相加運(yùn)算，也就是說(shuō)，通過(guò)若干次移位運(yùn)算和加法運(yùn)算的循環(huán)，就可以實(shí)現(xiàn)乘法器的功能.數(shù)字系統(tǒng)設(shè)計(jì)與PLD應(yīng)用第二章[1]例2-7:四位二進(jìn)制乘法器的算法設(shè)計(jì)。根據(jù)第1章的討論知,乘法器的運(yùn)算可以分解成多次移位與相加運(yùn)算，也就是說(shuō)，通過(guò)若干次移位運(yùn)算和加法運(yùn)算的循環(huán)，就可以實(shí)現(xiàn)乘法器的功能.數(shù)字系統(tǒng)設(shè)計(jì)與PLD應(yīng)用第二章[1]2.2算法結(jié)構(gòu)一.順序算法結(jié)構(gòu)順序算法是最基本的算法結(jié)構(gòu)。其特點(diǎn)是：在執(zhí)行算法的整個(gè)過(guò)程中，同一時(shí)間只進(jìn)行一種或一組相關(guān)的子運(yùn)算。

在順序算法結(jié)構(gòu)中，如果待處理數(shù)據(jù)是連續(xù)輸入的數(shù)據(jù)流，含有n個(gè)元素，若每個(gè)數(shù)據(jù)元素完成算法流程需經(jīng)歷L段，而每段平均時(shí)間為Δ，則所需的運(yùn)算時(shí)間為T(mén)S=n*L*Δ

順序算法結(jié)構(gòu)的工作速度不高。但實(shí)現(xiàn)系統(tǒng)的硬件配置簡(jiǎn)單，成本較低。數(shù)字系統(tǒng)設(shè)計(jì)與PLD應(yīng)用第二章[1]二.并行算法結(jié)構(gòu)

其特點(diǎn)是：執(zhí)行算法的同一時(shí)間有多于一條路徑在進(jìn)行運(yùn)算，而這些同時(shí)執(zhí)行的運(yùn)算與操作之間幾乎沒(méi)有依賴(lài)關(guān)系。在并行算法結(jié)構(gòu)中，如果待處理數(shù)據(jù)是連續(xù)輸入的數(shù)據(jù)流，含有n個(gè)元素，若每個(gè)數(shù)據(jù)元素完成算法流程需經(jīng)歷L′段，而每段平均時(shí)間為Δ，則所需的運(yùn)算時(shí)間為T(mén)P=n*L′*Δ其中L′是并行算法流程經(jīng)歷的運(yùn)算段數(shù).因L′遠(yuǎn)小于L，故大大提高了速度。數(shù)字系統(tǒng)設(shè)計(jì)與PLD應(yīng)用第二章[1]三.流水線算法結(jié)構(gòu)

流水線算法結(jié)構(gòu)僅適用于連續(xù)輸入的數(shù)據(jù)流。其特點(diǎn)是：把整個(gè)運(yùn)算過(guò)程分解成若干段，系統(tǒng)在同一時(shí)間可對(duì)先后輸入的數(shù)據(jù)流元素進(jìn)行不同段的運(yùn)算。例如：求Z=AB+C數(shù)字系統(tǒng)設(shè)計(jì)與PLD應(yīng)用第二章[1]在流水線算法結(jié)構(gòu)中，如果待處理數(shù)據(jù)的連續(xù)輸入的數(shù)據(jù)流含有n個(gè)元素，每個(gè)數(shù)據(jù)元素完成算法流程需經(jīng)歷L段，而每段平均時(shí)間為Δ，則所需的運(yùn)算時(shí)間為T(mén)=L*Δ+(n-1)*Δ

流水線算法結(jié)構(gòu)的數(shù)據(jù)處理效率最高。但它要求:(1)數(shù)據(jù)流必須連續(xù)輸入;(2)各處理段的硬件完全獨(dú)立(不合用);(3)各段的處理時(shí)間基本相等。Pentium處理器和最新的DSP等控制器均采用了流水線結(jié)構(gòu),以最大限度地提高處理速度.數(shù)字系統(tǒng)設(shè)計(jì)與PLD應(yīng)用第二章[1]2.3硬件實(shí)現(xiàn)概述（1）用市售標(biāo)準(zhǔn)的SSI、MSI和LSI構(gòu)成,這是最經(jīng)典的方法。

（2）將整個(gè)系統(tǒng)配置在一片或數(shù)片PLD芯片內(nèi),特點(diǎn)是價(jià)廉、運(yùn)行速度高、體積小、易于修改設(shè)計(jì)等。

（3）研制相應(yīng)的ASIC，構(gòu)成單片系統(tǒng),在大批量產(chǎn)品中,應(yīng)用愈來(lái)愈多。（4）以微控制器(嵌入式CPU、DSP、單片機(jī)等〕為核心、輔以必要的輔助器件，在軟件控制下實(shí)現(xiàn)系統(tǒng)功能。特點(diǎn)是價(jià)格便宜，實(shí)現(xiàn)方便，適用于處理速度要求不高的場(chǎng)合，也得到廣泛應(yīng)用。數(shù)字系統(tǒng)設(shè)計(jì)與PLD應(yīng)用第二章[1]2.4數(shù)據(jù)處理單元設(shè)計(jì)器件選擇1、易于控制

各受控電路的控制方式和控制信號(hào)要盡可能簡(jiǎn)單，從而使產(chǎn)生這些控制信號(hào)的邏輯也趨簡(jiǎn)單，以便于實(shí)現(xiàn)。2、滿(mǎn)足非邏輯約束的要求（1）性能因素系統(tǒng)性能除了前述的邏輯功能外，還有許多非邏輯因素影響著系統(tǒng)的性能。

a.運(yùn)行速度;

b.可靠性(延遲、功耗、電平匹配等);

c.可測(cè)試性。數(shù)字系統(tǒng)設(shè)計(jì)與PLD應(yīng)用第二章[1]（2）物理因素a.器件的溫度范圍b.工作電源的電壓范圍（3）經(jīng)濟(jì)因素(成本)包括設(shè)計(jì)成本、制造成本、維護(hù)成本和運(yùn)行成本等。數(shù)字系統(tǒng)設(shè)計(jì)與PLD應(yīng)用第二章[1]二.設(shè)計(jì)步驟1、組成數(shù)據(jù)處理單元邏輯框圖

根據(jù)系統(tǒng)算法和結(jié)構(gòu)選擇方案，用抽象的邏輯模塊組成數(shù)據(jù)處理單元邏輯框圖。

2、構(gòu)成數(shù)據(jù)處理單元詳細(xì)邏輯電路圖

選擇具體型號(hào)的集成器件實(shí)現(xiàn)第1步中的抽象模塊，且應(yīng)力求器件數(shù)少，由此得出數(shù)據(jù)處理單元詳細(xì)邏輯電路圖。明確它們和控制器之間交換信息的全部特征，包括信號(hào)名稱(chēng)、有效作用電平或有效作用沿等。

3、確定控制信號(hào)時(shí)序

在明確各控制信號(hào)的基礎(chǔ)上，對(duì)它們進(jìn)行排序，列出控制信號(hào)排序表，從而歸納并確定控制信號(hào)時(shí)序，作為對(duì)控制單元設(shè)計(jì)的技術(shù)要求，使系統(tǒng)正確執(zhí)行算法流程。數(shù)字系統(tǒng)設(shè)計(jì)與PLD應(yīng)用第二章[1]三.設(shè)計(jì)舉例例2-8:按照本章例2-6所設(shè)計(jì)的倒數(shù)變換器算法流程圖，設(shè)計(jì)其數(shù)據(jù)處理單元。數(shù)字系統(tǒng)設(shè)計(jì)與PLD應(yīng)用第二章[1]為實(shí)現(xiàn)倒數(shù)變換器各子運(yùn)算，需要5個(gè)存儲(chǔ)器，且應(yīng)分別由相應(yīng)的控制信號(hào)管理，它們是：

a.A（16bit），存儲(chǔ)待變換數(shù)據(jù)ARG,實(shí)現(xiàn)A←ARG。

b.E（16bit），存儲(chǔ)規(guī)定誤差數(shù)據(jù)ERR，實(shí)現(xiàn)E←ERR/2。

c.Z（16bit），存儲(chǔ)變換結(jié)果Z。實(shí)現(xiàn)Z←1或Z←（Y×Z）。

d.W（16bit），存放運(yùn)算的中間結(jié)果（A×Z），實(shí)現(xiàn)W←（A×Z）。

e.Y（16bit），存放中間結(jié)果（2-A×Z）數(shù)據(jù)，實(shí)現(xiàn)Y←（2-A×Z）。第一步導(dǎo)出數(shù)據(jù)處理單元的邏輯框圖

（1）存儲(chǔ)器的選擇。存儲(chǔ)器是用以存儲(chǔ)待處理的數(shù)據(jù)、中間結(jié)果、輸出數(shù)據(jù)以及條件反饋信息等。數(shù)字系統(tǒng)設(shè)計(jì)與PLD應(yīng)用第二章[1](2)運(yùn)算器的選擇

倒數(shù)變換器算法流程圖中，包括三種子運(yùn)算：乘法運(yùn)算、減法運(yùn)算和比較運(yùn)算。為此，運(yùn)算器和相應(yīng)的控制信號(hào)作如下選擇和規(guī)定：

a.乘法器MUL。

b.減法器SUB1。

c.減法器SUB2。

d.比較器COMP。

由此，可得數(shù)據(jù)處理單元的邏輯框圖.數(shù)字系統(tǒng)設(shè)計(jì)與PLD應(yīng)用第二章[1]數(shù)字系統(tǒng)設(shè)計(jì)與PLD應(yīng)用第二章[1]第二步導(dǎo)出數(shù)據(jù)處理單元的邏輯電路圖。

根據(jù)上述邏輯框圖，選擇實(shí)現(xiàn)數(shù)據(jù)處理單元各模塊的具體器件,即得數(shù)據(jù)處理單元的邏輯電路圖.數(shù)字系統(tǒng)設(shè)計(jì)與PLD應(yīng)用第二章[1]數(shù)字系統(tǒng)設(shè)計(jì)與PLD應(yīng)用第二章[1]數(shù)字系統(tǒng)設(shè)計(jì)與PLD應(yīng)用第二章[1]第三步確定控制信號(hào)的時(shí)序

在畫(huà)出數(shù)據(jù)處理單元邏輯電路圖的基礎(chǔ)上，列出數(shù)據(jù)處理單元所需的控制信號(hào)的時(shí)序表.數(shù)字系統(tǒng)設(shè)計(jì)與PLD應(yīng)用第二章[1]例2-9:試設(shè)計(jì)四位乘法器的數(shù)據(jù)處理單元.需3個(gè)寄存器RA,RB和RP分別存放被乘數(shù)A、乘數(shù)B和乘積（部分積〕P。需要1個(gè)計(jì)數(shù)器記錄循環(huán)次數(shù)。需要1個(gè)四位并行加法器。部分積P的移位可通過(guò)移位寄存器實(shí)現(xiàn)。B1～B4的檢測(cè)也可以采用移位寄存器將4位并行數(shù)據(jù)逐位串行移出檢查。數(shù)字系統(tǒng)設(shè)計(jì)與PLD應(yīng)用第二章[1]乘法器數(shù)據(jù)處理單元的邏輯框圖數(shù)字系統(tǒng)設(shè)計(jì)與PLD應(yīng)用第二章[1]乘法器數(shù)據(jù)處理單元的邏輯電路圖數(shù)字系統(tǒng)設(shè)計(jì)與PLD應(yīng)用第二章[1]數(shù)據(jù)處理單元所需的控制信號(hào)及其時(shí)序步驟操作控制信號(hào)1WaitEND=12i←0，P←0輸入A,BCR=0CA=CB1=CB0=13i←i+1P←P+ACC=1CM1=CM0=14右移PCM0=CB0=1數(shù)字系統(tǒng)設(shè)計(jì)與PLD應(yīng)用第二章[1]數(shù)據(jù)處理單元所需的控制信號(hào)及其時(shí)序步驟操作控制信號(hào)1WaitEND=12i←0，P←0輸入A,BCR=0CA=CB1=CB0=13i←i+1P←P+ACC=1CM1=CM0=14右移PCM0=CB0=1數(shù)字系統(tǒng)設(shè)計(jì)與PLD應(yīng)用第二章[1]2.5控制單元的設(shè)計(jì)一.系統(tǒng)控制方式

系統(tǒng)控制的實(shí)質(zhì)是控制系統(tǒng)中的數(shù)據(jù)處理單元以預(yù)定的時(shí)序進(jìn)行工作?？刂品绞接腥N類(lèi)型：集中控制、分散控制和半集中控制.集中控制方式經(jīng)常有一個(gè)同步時(shí)鐘信號(hào)CP。子運(yùn)算的執(zhí)行時(shí)間可能只需一個(gè)時(shí)鐘信號(hào)的周期，也可能需要若干個(gè)時(shí)鐘周期；在某些情況下，子運(yùn)算執(zhí)行時(shí)間并不固定，而由數(shù)據(jù)狀態(tài)來(lái)決定。1、集中控制

數(shù)字系統(tǒng)中，如果僅有一個(gè)控制器，由它控制整個(gè)算法的執(zhí)行，則稱(chēng)為集中控制型.數(shù)字系統(tǒng)設(shè)計(jì)與PLD應(yīng)用第二章[1]2、分散控制

系統(tǒng)中沒(méi)有統(tǒng)一的控制器，全部控制功能分散在各個(gè)子運(yùn)算器中完成，稱(chēng)作分散控制型。

分散控制的時(shí)序可以是同步的，也可以是異步的。前者與集中控制類(lèi)似，但各子運(yùn)算器間需交換有關(guān)運(yùn)算進(jìn)程的信息。

分散控制為異步時(shí)序時(shí)，沒(méi)有統(tǒng)一的時(shí)鐘信號(hào)，執(zhí)行順序由子運(yùn)算器產(chǎn)生的進(jìn)程信號(hào)控制。數(shù)字系統(tǒng)設(shè)計(jì)與PLD應(yīng)用第二章[1]3、半集中控制

系統(tǒng)中配有系統(tǒng)控制器，但對(duì)各子運(yùn)算器又在各自的控制器控制下進(jìn)行工作。系統(tǒng)控制器集中控制各子運(yùn)算之間總的執(zhí)行順序。稱(chēng)為半集中控制型或集散型控制器.數(shù)字系統(tǒng)設(shè)計(jì)與PLD應(yīng)用第二章[1]二.控制器的基本結(jié)構(gòu)和信號(hào)同步

1、控制器的基本結(jié)構(gòu)

控制器的輸入信號(hào)有：外界對(duì)系統(tǒng)的輸入（即外輸入信號(hào)）和數(shù)據(jù)處理單元所產(chǎn)生的條件反饋信息?？刂破鞯妮敵鲂盘?hào)有對(duì)數(shù)據(jù)處理單元的控制信號(hào)和對(duì)外界的輸出?？刂破鲗?shí)際上就是一個(gè)同步時(shí)序電路(有限狀態(tài)機(jī)).數(shù)字系統(tǒng)設(shè)計(jì)與PLD應(yīng)用第二章[1]

2、異步輸入信號(hào)的同步

信號(hào)同步是指控制器與外部輸入信號(hào)和來(lái)自數(shù)據(jù)處理單元的反饋信號(hào)之間的同步問(wèn)題，即異步輸入信號(hào)的同步化.數(shù)字系統(tǒng)設(shè)計(jì)與PLD應(yīng)用第二章[1]數(shù)字系統(tǒng)設(shè)計(jì)與PLD應(yīng)用第二章[1]數(shù)字系統(tǒng)設(shè)計(jì)與PLD應(yīng)用第二章[1]數(shù)字系統(tǒng)設(shè)計(jì)與PLD應(yīng)用第二章[1]數(shù)字系統(tǒng)設(shè)計(jì)與PLD應(yīng)用第二章[1]數(shù)字系統(tǒng)設(shè)計(jì)與PLD應(yīng)用第二章[1]數(shù)字系統(tǒng)設(shè)計(jì)與PLD應(yīng)用第二章[1]數(shù)字系統(tǒng)設(shè)計(jì)與PLD應(yīng)用第二章[1]三.算法狀態(tài)機(jī)圖(ASM圖)算法流程圖，并未嚴(yán)格規(guī)定各操作的時(shí)間及操作之間的時(shí)序關(guān)系。采用同步時(shí)序結(jié)構(gòu)的控制器，在時(shí)鐘脈沖的驅(qū)動(dòng)下完成各種操作，為此應(yīng)該對(duì)各操作之間的時(shí)間關(guān)系作出嚴(yán)格的描述。算法狀態(tài)機(jī)圖(AlgorithmicStateMachineChart，ASM圖)便是一種描述時(shí)鐘驅(qū)動(dòng)的控制器工作流程的方法。ASM圖的基本符號(hào)狀態(tài)塊對(duì)應(yīng)控制器的一個(gè)工作狀態(tài),與算法流程圖中工作塊的區(qū)別在于,必須標(biāo)明需要產(chǎn)生的輸出控制信號(hào)數(shù)字系統(tǒng)設(shè)計(jì)與PLD應(yīng)用第二章[1](2)判別塊對(duì)應(yīng)某個(gè)輸入條件的判斷,與算法流程圖中判別塊的區(qū)別在于,必須標(biāo)明需要判別的輸入信號(hào).(3)條件輸出塊條件輸出塊不是一個(gè)獨(dú)立的狀態(tài),其中的輸出信號(hào)除了與它之前判別塊中的輸入條件有關(guān)外,還與判別塊之前的狀態(tài)塊有關(guān)。因此它相當(dāng)于米里型輸出，而狀態(tài)塊中的輸出相當(dāng)于莫爾型輸出。數(shù)字系統(tǒng)設(shè)計(jì)與PLD應(yīng)用第二章[1]2。由算法流程圖導(dǎo)出ASM圖算法流程圖與ASM圖之間存在明確的對(duì)應(yīng)關(guān)系。數(shù)字系統(tǒng)設(shè)計(jì)與PLD應(yīng)用第二章[1]例2-10：根據(jù)前述四位乘法器的算法流程圖和數(shù)據(jù)處理單元導(dǎo)出其控制器的ASM圖.步驟操作控制信號(hào)1WaitEND=12i←0，P←0輸入A,BCR=0CA=CB1=CB0=13i←i+1P←P+ACC=1CM1=CM0=14右移PCM0=CB0=1數(shù)字系統(tǒng)設(shè)計(jì)與PLD應(yīng)用第二章[1]算法流程圖ASM圖數(shù)字系統(tǒng)設(shè)計(jì)與PLD應(yīng)用第二章[1]算法流程圖ASM圖數(shù)字系統(tǒng)設(shè)計(jì)與PLD應(yīng)用第二章[1]ASM圖算法流程圖數(shù)字系統(tǒng)設(shè)計(jì)與PLD應(yīng)用第二章[1]ASM圖算法流程圖數(shù)字系統(tǒng)設(shè)計(jì)與PLD應(yīng)用第二章[1]四.基于ASM圖的控制器設(shè)計(jì)一般無(wú)需狀態(tài)化簡(jiǎn),直接選擇核心時(shí)序器件,狀態(tài)分配(編碼),推導(dǎo)激勵(lì)函數(shù)和輸出函數(shù),從而得出控制器的邏輯電路.例2-11：根據(jù)上例的ASM圖,以D觸發(fā)器為記憶元件,設(shè)計(jì)四位乘法器的控制單元.狀態(tài)分配共4個(gè)狀態(tài)，故僅需2個(gè)觸發(fā)器。令A(yù)SM圖數(shù)字系統(tǒng)設(shè)計(jì)與PLD應(yīng)用第二章[1](2)推導(dǎo)激勵(lì)函數(shù)00011011數(shù)字系統(tǒng)設(shè)計(jì)與PLD應(yīng)用第二章[1]00011011(2)推導(dǎo)激勵(lì)函數(shù)數(shù)字系統(tǒng)設(shè)計(jì)與PLD應(yīng)用第二章[1]00011011(2)推導(dǎo)激勵(lì)函數(shù)數(shù)字系統(tǒng)設(shè)計(jì)與PLD應(yīng)用第二章[1]00011011(2)推導(dǎo)激勵(lì)函數(shù)數(shù)字系統(tǒng)設(shè)計(jì)與PLD應(yīng)用第二章[1]00011011(2)推導(dǎo)激勵(lì)函數(shù)數(shù)字系統(tǒng)設(shè)計(jì)與PLD應(yīng)用第二章[1](3)推導(dǎo)輸出方程END=Q1Q0CR=Q1Q0CA=CB1=Q1Q0CB0=Q1Q0+Q1Q0=Q0

CC=