光纖通信基礎(chǔ)知識(shí)

5.1.1只讀存儲(chǔ)器（ROM）

5.1.2靜態(tài)隨機(jī)存儲(chǔ)器（SRAM）

5.1.3動(dòng)態(tài)隨機(jī)存儲(chǔ)器（DRAM）5.1半導(dǎo)體存儲(chǔ)器5.1.1只讀存儲(chǔ)器（ROM）5.1.2靜態(tài)隨機(jī)1半導(dǎo)體存儲(chǔ)器隨機(jī)存儲(chǔ)器（RAM）靜態(tài)RAM（StaticRAM）動(dòng)態(tài)RAM（DynamicRAM）只讀存儲(chǔ)器(ROM)掩膜ROM（MaskROM）可編程ROM（PROM）可擦可編程ROM（EPROM）半導(dǎo)體存儲(chǔ)器的分類

5.1.1只讀存儲(chǔ)器（ROM）半導(dǎo)體存儲(chǔ)器隨機(jī)存儲(chǔ)器靜態(tài)RAM（StaticRAM）動(dòng)態(tài)2基本結(jié)構(gòu)：地址譯碼器、存儲(chǔ)矩陣、輸出緩沖器存儲(chǔ)單元：可以存放1位二進(jìn)制數(shù)的單元電路字單元：存儲(chǔ)單元的組合，具有唯一的地址

5.1.1只讀存儲(chǔ)器（ROM）1.掩膜ROM基本結(jié)構(gòu)：地址譯碼器、存儲(chǔ)矩陣、輸出緩沖器存儲(chǔ)單元：可以存放3（1）地址譯碼器Y＆BABY=ABVCCRAW0=A1A0

5.1.1只讀存儲(chǔ)器（ROM）（1）地址譯碼器Y＆BABY=ABVCCRAW0=A1A04地址譯碼器真值表

地址譯碼器的等效電路A1

A0W0W1W2

W3001000010100100010110001地址譯碼器的函數(shù)表達(dá)式

5.1.1只讀存儲(chǔ)器（ROM）地址譯碼器真值表地址譯碼器的等效電路A1A0W0W15（2）存儲(chǔ)矩陣和輸出緩沖電路A1

A0D3D2D1

D0000011010111101001111111交叉點(diǎn)處接有二極管時(shí)相當(dāng)于存1，沒接二極管時(shí)相當(dāng)于存0。ROM中存放的數(shù)據(jù)

5.1.1只讀存儲(chǔ)器（ROM）（2）存儲(chǔ)矩陣和輸出緩沖電路A1A0D3D2D16存儲(chǔ)矩陣結(jié)構(gòu)2.PROM00101111

熔絲

5.1.1只讀存儲(chǔ)器（ROM）存儲(chǔ)矩陣結(jié)構(gòu)2.PROM00101111熔絲5.1.17（1）UVEPROM（Ultra-violeterasablePROM

）

5.1.1只讀存儲(chǔ)器（ROM）（2）E2PROM（3）FlashMemory3.EPROM（1）UVEPROM（Ultra-violeterasa8

存儲(chǔ)單元的結(jié)構(gòu)（1）UVEPROM（Ultra-violeterasablePROM

）

SIMOS管

浮置柵無電荷，管子導(dǎo)通，相當(dāng)于存1

浮置柵有電荷，管子截止，相當(dāng)于存0

5.1.1只讀存儲(chǔ)器（ROM）存儲(chǔ)單元的結(jié)構(gòu)（1）UVEPROM（Ultra-viol9

5.1.1只讀存儲(chǔ)器（ROM）5.1.1只讀存儲(chǔ)器（ROM）10（2）E2PROM隧道MOS管

5.1.1只讀存儲(chǔ)器（ROM）（2）E2PROM隧道MOS管5.1.1只讀存儲(chǔ)器（11（3）FlashMemory疊柵MOS管

5.1.1只讀存儲(chǔ)器（ROM）（3）FlashMemory疊柵MOS管5.1.112

5.1.1只讀存儲(chǔ)器（ROM）類型存儲(chǔ)單元相同點(diǎn)寫0擦除UVEPROMSIMOS管浮柵中無負(fù)電荷，存儲(chǔ)在控制柵加高電壓紫外線照射E2PROM隧道MOS管單元相當(dāng)于存1，有負(fù)電在控制柵加高電壓控制柵接地，漏極加一正電壓FlashMemory疊柵MOS管荷相當(dāng)于存0在控制柵加高電壓控制柵接地，源極加一正電壓5.1.1只讀存儲(chǔ)器（ROM）類型存儲(chǔ)單元相同點(diǎn)寫0擦13（1）地址譯碼器（2）存儲(chǔ)矩陣（3）讀寫控制電路

5.1.2靜態(tài)隨機(jī)存儲(chǔ)器1.SRAM的結(jié)構(gòu)和工作原理（1）地址譯碼器（2）存儲(chǔ)矩陣（3）讀寫控制電路5.14（1）地址譯碼器缺點(diǎn)：當(dāng)存儲(chǔ)器的存儲(chǔ)容量很大時(shí)，地址譯碼器輸出的字線將會(huì)非常多，譯碼器的電路結(jié)構(gòu)也變得十分復(fù)雜，5.1.2靜態(tài)隨機(jī)存儲(chǔ)器（1）地址譯碼器缺點(diǎn)：當(dāng)存儲(chǔ)器的存儲(chǔ)容量很大15x0x1行譯碼器1列譯碼器031992336332A0A4A3A2A1A5A9A8A7A6Dy0y1y31x311023993D00000111111111100000B=3E0H=9925.1.2靜態(tài)隨機(jī)存儲(chǔ)器x0x1行譯碼器1列譯16（2）讀寫控制電路存儲(chǔ)矩陣10010當(dāng)CE=0，OE=0時(shí)，進(jìn)行讀操作；當(dāng)CE=0，WE=0時(shí)，進(jìn)行寫操作；010015.1.2靜態(tài)隨機(jī)存儲(chǔ)器（2）讀寫控制電路存儲(chǔ)矩陣10010當(dāng)CE=0，OE=0時(shí)，172.SRAM靜態(tài)存儲(chǔ)單元VT1、VT2、VT3及VT4構(gòu)成SR鎖存器T5及T6是行選管5.1.2靜態(tài)隨機(jī)存儲(chǔ)器2.SRAM靜態(tài)存儲(chǔ)單元VT1、VT2、VT3及VT4構(gòu)183.SRAM的讀寫時(shí)序讀時(shí)序?qū)憰r(shí)序5.1.2靜態(tài)隨機(jī)存儲(chǔ)器3.SRAM的讀寫時(shí)序讀時(shí)序?qū)憰r(shí)序5.1.2靜態(tài)隨機(jī)存儲(chǔ)器194管動(dòng)態(tài)存儲(chǔ)單元單管動(dòng)態(tài)存儲(chǔ)單元1.動(dòng)態(tài)存儲(chǔ)單元5.1.3動(dòng)態(tài)隨機(jī)存儲(chǔ)器4管動(dòng)態(tài)存儲(chǔ)單元單管動(dòng)態(tài)存儲(chǔ)單元1.動(dòng)態(tài)存儲(chǔ)單元5.1.3202.DRAM的基本結(jié)構(gòu)5.1.3動(dòng)態(tài)隨機(jī)存儲(chǔ)器2.DRAM的基本結(jié)構(gòu)5.1.3動(dòng)態(tài)隨機(jī)存儲(chǔ)器215.1.4存儲(chǔ)器容量的擴(kuò)展1.位擴(kuò)展5.1.4存儲(chǔ)器容量的擴(kuò)展1.位擴(kuò)展222.字?jǐn)U展5.1.4存儲(chǔ)器容量的擴(kuò)展2.字?jǐn)U展5.1.4存儲(chǔ)器容量的擴(kuò)展23小結(jié)在只讀存儲(chǔ)器（ROM）中，介紹了掩膜ROM、PROM、EPROM等不同類型ROM的工作原理和特點(diǎn)。在隨機(jī)存儲(chǔ)器（RAM）中，介紹了靜態(tài)隨機(jī)存儲(chǔ)器（SRAM）和動(dòng)態(tài)隨機(jī)存儲(chǔ)器（DRAM）的工作原理和特點(diǎn)。本章的重點(diǎn)和難點(diǎn)：存儲(chǔ)器擴(kuò)展存儲(chǔ)容量的方法、用存儲(chǔ)器設(shè)計(jì)組合邏輯電路的概念。小結(jié)在只讀存儲(chǔ)器（ROM）中，介紹了掩245.2.1概述5.2可編程邏輯器件5.2.2簡單可編程邏輯器件SPLD5.2.3復(fù)雜可編程邏輯器件CPLD5.2.4現(xiàn)場可編程門陣列FPGA5.2.1概述5.2可編程邏輯器件5.2.2簡單可251.可編程邏輯器件的分類5.2.1概述1.可編程邏輯器件的分類5.2.1概述26任何組合邏輯電路都可表示為與—或表達(dá)式：2.可編程邏輯器件的基本結(jié)構(gòu)任何時(shí)序邏輯電路都可組合邏輯電路和觸發(fā)器組成。5.2.1概述任何組合邏輯電路都可表示為與—或表達(dá)式：2.可編程邏輯器件的273.與—或陣列的兩種物理實(shí)現(xiàn)形式

用實(shí)際的與—或電路實(shí)現(xiàn)

由查找表（LUT）實(shí)現(xiàn)

查找表（LookUpTable）實(shí)際上是用靜態(tài)存儲(chǔ)器（SRAM）構(gòu)成函數(shù)發(fā)生器。

5.2.1概述3.與—或陣列的兩種物理實(shí)現(xiàn)形式用實(shí)際的與—或電路實(shí)現(xiàn)由28【例1】用4變量LUT實(shí)現(xiàn)如圖5.2-4所示的組合邏輯電路。ABCDFABCDF00000100000001010010001001010000111101110100011001010101101101100111010111111111將真值表的輸出0、0、0、1、0、0、0、1、0、0、0、1、1、1、1、1依次存入SRAM中的存儲(chǔ)單元.5.2.1概述【例1】用4變量LUT實(shí)現(xiàn)如圖5.2-4所示的組合邏輯電路。291.可編程只讀存儲(chǔ)器PROM特點(diǎn)：與陣列固定、或陣列可編程與陣列最小項(xiàng)或陣列最小項(xiàng)的和項(xiàng)5.2.1簡單可編程邏輯器件1.可編程只讀存儲(chǔ)器PROM特點(diǎn)：與陣列固定、或陣列可編程30PLD的邏輯符號(hào)特殊表示方法5.2.1簡單可編程邏輯器件PLD的邏輯符號(hào)特殊表示方法5.2.1簡單可編程邏輯器件31例：用PROM實(shí)現(xiàn)以下邏輯函數(shù)：

對(duì)于大多數(shù)邏輯函數(shù)而言，并不需要使用全部最小項(xiàng)，造成浪費(fèi)

5.2.1簡單可編程邏輯器件例：用PROM實(shí)現(xiàn)以下邏輯函數(shù)：對(duì)于大多數(shù)邏32例

用ROM實(shí)現(xiàn)一個(gè)2位二進(jìn)制加法器。真值表中的輸出值000、001、010、011、001、010、011、100、010、011、100、101、011、100、101和110依次存入ROM的16個(gè)字單元即可。5.2.1簡單可編程邏輯器件例用ROM實(shí)現(xiàn)一個(gè)2位二進(jìn)制加法器。真值表中332.可編程邏輯陣列PLA（ProgrammableLogicArray）特點(diǎn)：與陣列、或陣列均可編程5.2.1簡單可編程邏輯器件2.可編程邏輯陣列PLA（ProgrammableLogi34例：用PLA實(shí)現(xiàn)邏輯函數(shù)5.2.1簡單可編程邏輯器件例：用PLA實(shí)現(xiàn)邏輯函數(shù)5.2.1簡單可編程邏輯器件353.可編程陣列邏輯PAL（ProgrammableArrayLogic）

PAL的與陣列可編程，或陣列是固定的。

5.2.1簡單可編程邏輯器件3.可編程陣列邏輯PAL（ProgrammableArra36例用PAL實(shí)現(xiàn)1位全加器。5.2.1簡單可編程邏輯器件例用PAL實(shí)現(xiàn)1位全加器。5.2.1簡單可編程邏輯器件37帶異或門的PAL結(jié)構(gòu)m2m3m7F(A,B,C)F(A,B,C)=105.2.1簡單可編程邏輯器件帶異或門的PAL結(jié)構(gòu)m2m3m7F(A,B,C)F(A,B,38

當(dāng)EN為0時(shí)，三態(tài)緩沖器輸出為高阻態(tài)，對(duì)應(yīng)的I／O引腳作為輸入使用；

當(dāng)EN為1時(shí)，三態(tài)緩沖器處于工作狀態(tài)，對(duì)應(yīng)的I／O引腳作為輸出使用。輸出端經(jīng)過一個(gè)互補(bǔ)輸出的緩沖器反饋到與邏輯陣列上。EN5.2.1簡單可編程邏輯器件當(dāng)EN為0時(shí)，三態(tài)緩沖器輸出為高阻態(tài)，對(duì)應(yīng)的39寄存器型輸出結(jié)構(gòu)PAL適合于實(shí)現(xiàn)計(jì)數(shù)器、移位寄存器等時(shí)序邏輯電路5.2.1簡單可編程邏輯器件寄存器型輸出結(jié)構(gòu)PAL適合于實(shí)現(xiàn)計(jì)數(shù)器、移位寄存器等時(shí)序邏輯40

陣列容量較小，

片內(nèi)觸發(fā)器資源不足,不能適用于規(guī)模較大的數(shù)字電路。

輸入、輸出控制不夠完善，限制了芯片硬件資源的利用率和它與外部電路連接的靈活性。

編程下載必須將芯片插入專用設(shè)備，使得編程不夠方便，設(shè)計(jì)人員企盼提供一種更加直捷、不必拔插待編程芯片就可下載的編程技術(shù)。存在的問題5.2.1簡單可編程邏輯器件陣列容量較小，片內(nèi)觸發(fā)器資源不足,不能適用于規(guī)模較大41

CPLD是由簡單可編程邏輯器件發(fā)展起來的,其主體結(jié)構(gòu)仍是與或陣列。

自從90年代初Lattice公司高性能的具有在系統(tǒng)可編程ISP(InSystemProgrammable)功能的CPLD以來，CPLD獲得了迅速發(fā)展。

Altera公司MAX7000S系列，MAX3000A系列，MAXII系列。5.2.2復(fù)雜可編程邏輯器件CPLDCPLD是由簡單可編程邏輯器件發(fā)展起來的,其42MAX3000A系列CPLD特點(diǎn)基于E2PROM工藝，3.3V供電；支持在系統(tǒng)編程（InSystemProgrammable，ISP）技術(shù)；多電壓I/O接口，可以與3.3V和5V器件接。特性EPM3032AEPM3064AEPM3128AEPM3256AEPM3512A可用門60012502500500010000宏單元3264128256512邏輯陣列塊2481632最多I/O引腳346898161208fCNT（MHz）227.3222.2192.3126.6116.35.2.2復(fù)雜可編程邏輯器件CPLDMAX3000A系列CPLD特點(diǎn)基于E2PROM工藝，3.343

CPLD由邏輯陣列塊LAB、可編程內(nèi)連陣列PIA和I/O控制塊等幾部分構(gòu)成。5.2.2復(fù)雜可編程邏輯器件CPLDCPLD由邏輯陣列塊LAB、可編程內(nèi)連陣列PIA和I/O控44宏單元的結(jié)構(gòu)和原理5.2.2復(fù)雜可編程邏輯器件CPLD宏單元的結(jié)構(gòu)和原理5.2.2復(fù)雜可編程邏輯器件CPLD45串行數(shù)據(jù)檢測電路CPLD實(shí)現(xiàn)5.2.2復(fù)雜可編程邏輯器件CPLD串行數(shù)據(jù)檢測電路CPLD實(shí)現(xiàn)5.2.2復(fù)雜可編程邏輯器件C46通過在可編程連線陣上布線，將不同的LAB相互連接，構(gòu)成所需邏輯。MAX3000A的專用輸入、I/O引腳和宏單元輸出都連接到PIA，而PIA把這些信號(hào)送到器件內(nèi)的各個(gè)地方。MAX3000A的PIA具有固定延時(shí)，從而消除了信號(hào)之間的延遲偏移，使時(shí)間性能更容易預(yù)測?？删幊踢B線陣列PIA

5.2.2復(fù)雜可編程邏輯器件CPLD通過在可編程連線陣上布線，將不同的LAB相互連接，47

I/O控制塊三態(tài)緩沖器5.2.2復(fù)雜可編程邏輯器件CPLDI/O控制塊三態(tài)緩沖器5.2.2復(fù)雜可編程邏輯器件CPLD48

多電壓（Multivolt）I/O接口VCCINT接3.3V電源當(dāng)VCCIO接2.5V電源，輸出電平與2.5V系統(tǒng)兼容當(dāng)VCCIO接3.3V電源，輸出電平與3.3V系統(tǒng)或5V系統(tǒng)兼容5.2.2復(fù)雜可編程邏輯器件CPLD多電壓（Multivolt）I/O接口VCCINT接3.3495.2.3現(xiàn)場可編程門陣列FPGA

FPGA是一種高密度的可編程邏輯器件。

主流芯片

Altera公司：Cyclone系列，CycloneII系列，CycloneIII系列5.2.3現(xiàn)場可編程門陣列FPGAFPGA是50

CycloneII系列器件性能對(duì)照表特性EP2C5EP2C8EP2C20EP2C35EP2C50EP2C70LEs4608825618752332165052868416M4KRAM塊263652105129250總比特?cái)?shù)1198081658882396164838405944321152000嵌入式乘法器1318263586150PLLs224444最多I/O引腳1581823154754506225.2.3現(xiàn)場可編程門陣列FPGACycloneII系列器件性能對(duì)照表特性EP2C51CycloneII系列FPGA結(jié)構(gòu)5.2.3現(xiàn)場可編程門陣列FPGACycloneII系列FPGA結(jié)構(gòu)5.2.3現(xiàn)場可編程門陣52邏輯單元LE

5.2.3現(xiàn)場可編程門陣列FPGA邏輯單元LE5.2.3現(xiàn)場可編程門陣列FPGA53例：如果要實(shí)現(xiàn)一個(gè)3線-8線譯碼器，需要多少個(gè)邏輯單元。

3線-8線譯碼器有3個(gè)輸入和8個(gè)輸出，含有8個(gè)邏輯表達(dá)式。每個(gè)邏輯函數(shù)表達(dá)式需要一個(gè)LUT，因此，實(shí)現(xiàn)一個(gè)3線-8線譯碼器需要8個(gè)LUT。圖5.2-31所示的邏輯單元只含有一個(gè)LUT，所以，總共需要8個(gè)邏輯單元。

如果用門電路實(shí)現(xiàn)，3線-8線譯碼器只需要8個(gè)與非門和3個(gè)反相器，可見，用基于LUT的FPGA來實(shí)現(xiàn)3線-8線譯碼器代價(jià)是很高的。5.2.3現(xiàn)場可編程門陣列FPGA例：如果要實(shí)現(xiàn)一個(gè)3線-8線譯碼器，需要多少個(gè)邏輯單元。54嵌入式存儲(chǔ)器塊

嵌入存儲(chǔ)器由4Kbit（4096存儲(chǔ)位）的M4K存儲(chǔ)器塊組成M4K存儲(chǔ)器塊的數(shù)據(jù)傳輸率超過250MHz。每個(gè)M4KRAM塊能夠構(gòu)成不同類型的存儲(chǔ)器，包括真雙口RAM、簡單雙口RAM、單口RAM、ROM和FIFO。支持混合寬度模式，端口位寬根據(jù)需要可配置成4K×1、2K×2、1K×4、512×8、512×9、256×16、256×18、128×32、128×36等多種尺寸。5.2.3現(xiàn)場可編程門陣列FPGA嵌入式存儲(chǔ)器塊嵌入存儲(chǔ)器由4Kbit（4096存儲(chǔ)位）的M55單口RAM簡化原理框圖

5.2.3現(xiàn)場可編程門陣列FPGA單口RAM簡化原理框圖5.2.3現(xiàn)場可編程門陣列FPGA56單口RAM

讀寫時(shí)序5.2.3現(xiàn)場可編程門陣列FPGA單口RAM讀寫時(shí)序5.2.3現(xiàn)場可編程門陣列FPGA57可編程I/O單元（I/OElement）5.2.3現(xiàn)場可編程門陣列FPGA可編程I/O單元（I/OElement）5.2.3現(xiàn)場58樹立質(zhì)量法制觀念、提高全員質(zhì)量意識(shí)。4月-244月-24Tuesday,April2,2024人生得意須盡歡，莫使金樽空對(duì)月。03:35:3903:35:3903:354/2/20243:35:39AM安全象只弓，不拉它就松，要想保安全，常把弓弦繃。4月-2403:35:3903:35Apr-2402-Apr-24加強(qiáng)交通建設(shè)管理，確保工程建設(shè)質(zhì)量。03:35:3903:35:3903:35Tuesday,April2,2024安全在于心細(xì)，事故出在麻痹。4月-244月-2403:35:3903:35:39April2,2024踏實(shí)肯干，努力奮斗。2024年4月2日3:35上午4月-244月-24追求至善憑技術(shù)開拓市場，憑管理增創(chuàng)效益，憑服務(wù)樹立形象。02四月20243:35:39上午03:35:394月-24嚴(yán)格把控質(zhì)量關(guān)，讓生產(chǎn)更加有保障。四月243:35上午4月-2403:35April2,2024作業(yè)標(biāo)準(zhǔn)記得牢，駕輕就熟除煩惱。2024/4/23:35:3903:35:3902April2024好的事情馬上就會(huì)到來，一切都是最好的安排。3:35:39上午3:35上午03:35:394月-24一馬當(dāng)先，全員舉績，梅開二度，業(yè)績保底。4月-2