唐朔飛版計(jì)算機(jī)組成原理-課后習(xí)題答案(答案精準(zhǔn))

唐朔飛《計(jì)算機(jī)組成原理》課后答案

第一章

1.什么是計(jì)算機(jī)系統(tǒng)、計(jì)算機(jī)硬件和計(jì)算機(jī)軟件？硬件和軟件哪個(gè)更重要？

解:P3

計(jì)算機(jī)系統(tǒng)一一計(jì)算機(jī)硬件、軟件和數(shù)據(jù)通信設(shè)備的物理或邏輯的綜合體。

計(jì)算機(jī)硬件一一計(jì)算機(jī)的物理實(shí)體。

計(jì)算機(jī)軟件一一計(jì)算機(jī)運(yùn)行所需的程序及相關(guān)資料。

硬件和軟件在計(jì)算機(jī)系統(tǒng)中相互依存，缺一不可，因此同樣重要。

5.馮?諾依曼計(jì)算機(jī)的特點(diǎn)是什么？

解：馮氏計(jì)算機(jī)的特點(diǎn)是：P9

?由運(yùn)算器、控制器、存儲(chǔ)器、輸入設(shè)備、輸出設(shè)備五大部件組成；

?指令和數(shù)據(jù)以同一形式（二進(jìn)制形式）存于存儲(chǔ)器中；

?指令由操作碼、地址碼兩大部分組成；

?指令在存儲(chǔ)器中順序存放，通常自動(dòng)順序取出執(zhí)行；

?以運(yùn)算器為中心（原始馮氏機(jī)）。

7.解釋下列概念：

主機(jī)、CPU、主存、存儲(chǔ)單元、存儲(chǔ)元件、存儲(chǔ)基元、存儲(chǔ)元、存儲(chǔ)字、存儲(chǔ)字

長(zhǎng)、存儲(chǔ)容量、機(jī)器字長(zhǎng)、指令字長(zhǎng)。

解：P10

主機(jī)一一是計(jì)算機(jī)硬件的主體部分，由CPU+MM（主存或內(nèi)存）組成；

CPU一一中央處理器（機(jī)），是計(jì)算機(jī)硬件的核心部件，由運(yùn)算器+控制器組

成；（早期的運(yùn)、控不在同一芯片上）

主存一一計(jì)算機(jī)中存放正在運(yùn)行的程序和數(shù)據(jù)的存儲(chǔ)器，為計(jì)算機(jī)的主要工

作存儲(chǔ)器，可隨機(jī)存?。挥纱鎯?chǔ)體、各種邏輯部件及控制電路組成。

存儲(chǔ)單元一一可存放一個(gè)機(jī)器字并具有特定存儲(chǔ)地址的存儲(chǔ)單位；

存儲(chǔ)元件一一存儲(chǔ)一位二進(jìn)制信息的物理元件，是存儲(chǔ)器中最小的存儲(chǔ)單

位，又叫存儲(chǔ)基元或存儲(chǔ)元，不能單獨(dú)存??；

存儲(chǔ)字一一一個(gè)存儲(chǔ)單元所存二進(jìn)制代碼的邏輯單位；

存儲(chǔ)字長(zhǎng)一一一個(gè)存儲(chǔ)單元所存二進(jìn)制代碼的位數(shù)；

存儲(chǔ)容量一一存儲(chǔ)器中可存二進(jìn)制代碼的總量；（通常主、輔存容量分開描

述）

機(jī)器字長(zhǎng)一一CPU能同時(shí)處理的數(shù)據(jù)位數(shù)；

指令字長(zhǎng)一一一條指令的二進(jìn)制代碼位數(shù)；

講評(píng)：一種不確切的答法：

CPU與MM合稱主機(jī)；

運(yùn)算器與控制器合稱CPUo

這兩個(gè)概念應(yīng)從結(jié)構(gòu)角度解釋較確切。

8.解釋下列英文縮寫的中文含義:

CPU、PC>IR、CU、ALU、ACC、MQ、X、MAR、MDR、I/O、MIPS.CPL

FLOPS

解：全面的回答應(yīng)分英文全稱、中文名、中文解釋三部分。

CPU一一CentralProcessingUnit,中央處理機(jī)（器），見(jiàn)7題；

PC一一ProgramCounter,程序計(jì)數(shù)器，存放當(dāng)前欲執(zhí)行指令的地址，并

可自動(dòng)計(jì)數(shù)形成下一條指令地址的計(jì)數(shù)器；

IR----InstructionRegister,

指令寄存器，存放當(dāng)前正在執(zhí)行的指令的寄存器；

CU一一ControlUnit,控制單元（部件），控制器中產(chǎn)生微操作命令序列的

部件，為控制器的核心部件；

ALU一一ArithmeticLogicUnit,算術(shù)邏輯運(yùn)算單元，運(yùn)算器中完成算術(shù)

邏輯運(yùn)算的邏輯部件；

ACC一一Accumulator,累加器，運(yùn)算器中運(yùn)算前存放操作數(shù)、運(yùn)算后存放

運(yùn)算結(jié)果的寄存器；

MQ----Multiplier-QuotientRegister,乘商寄存器，乘法運(yùn)算時(shí)存放乘

數(shù)、除法時(shí)存放商的寄存器。

X一一此字母沒(méi)有專指的縮寫含義，可以用作任一部件名，在此表示操作數(shù)

寄存器，即運(yùn)算器中工作寄存器之一，用來(lái)存放操作數(shù)；

MAR----MemoryAddressRegister,存儲(chǔ)器地址寄存器，內(nèi)存中用來(lái)存

放欲訪問(wèn)存儲(chǔ)單元地址的寄存器；

MDR一一MemoryDataRegister,存儲(chǔ)器數(shù)據(jù)緩沖寄存器，主存中用來(lái)

存放從某單元讀出、或?qū)懭肽炒鎯?chǔ)單元數(shù)據(jù)的寄存器；

I/O----Input/Outputequipment,輸入/輸出設(shè)備，為輸入設(shè)備和輸出

設(shè)備的總稱，用于計(jì)算機(jī)內(nèi)部和外界信息的轉(zhuǎn)換與傳送；

MIPS----MillionInstructionPerSecond,每秒執(zhí)行百萬(wàn)條指令數(shù),為

計(jì)算機(jī)運(yùn)算速度指標(biāo)的一種計(jì)量單位；

10.指令和數(shù)據(jù)都存于存儲(chǔ)器中，計(jì)算機(jī)如何區(qū)分它們？

解：計(jì)算機(jī)硬件主要通過(guò)不同的時(shí)間段來(lái)區(qū)分指令和數(shù)據(jù)，即：取指周期（或

取指微程序）取出的既為指令，執(zhí)行周期（或相應(yīng)微程序）取出的既為數(shù)據(jù)。

另外也可通過(guò)地址來(lái)源區(qū)分，從PC指出的存儲(chǔ)單元取出的是指令，由指令

地址碼部分提供操作數(shù)地址。

問(wèn)題討論：

x由控制器分析是指令還是數(shù)據(jù)；

數(shù)據(jù)進(jìn)控制器？

x指令由指令寄存器存??；

指令寄存器有控制功能？

X指令和數(shù)據(jù)的格式不一樣；指令由操作碼和地址碼組成）

兩者的二進(jìn)制代碼形式不一樣？

X指令順序存放，而數(shù)據(jù)不是；

數(shù)據(jù)為什么不能順序存放？

XMAR放地址，MDR放數(shù)據(jù)；

取指時(shí)MDR中也是數(shù)據(jù)？

x存取數(shù)據(jù)和存取指令的操作在機(jī)器中完全一樣；

無(wú)法區(qū)分？

X指令和數(shù)據(jù)的地址不一樣；

某一存儲(chǔ)單元只能放數(shù)據(jù)（或指令）？

X指令放在ROM中，數(shù)據(jù)放在RAM中；

用戶程序放在哪？

第三章

L什么是總線？總線傳輸有何特點(diǎn)？為了減輕總線負(fù)載，總線上的部件應(yīng)具備

什么特點(diǎn)？

解：總線是多個(gè)部件共享的傳輸部件。

總線傳輸?shù)奶攸c(diǎn)是：某一時(shí)刻只能有一路信息在總線上傳輸，即分時(shí)使用。

為了減輕總線負(fù)載，總線上的部件應(yīng)通過(guò)三態(tài)驅(qū)動(dòng)緩沖電路與總線連通。

講評(píng)：

圍繞''為減輕總線負(fù)載”的兒種說(shuō)法：

x應(yīng)對(duì)設(shè)備按速率進(jìn)行分類，各類設(shè)備掛在與自身速率相匹配的總線上；

x應(yīng)采用多總線結(jié)構(gòu)；

X總線上只連接計(jì)算機(jī)的五大部件；

X總線上的部件應(yīng)為低功耗部件。

上述措施都無(wú)法從根上（工程上）解決問(wèn)題，且增加了許多不必要（或不可能）

的限制。

X總線上的部件應(yīng)具備機(jī)械特性、電器特性、功能特性、時(shí)間特性；

這是不言而喻的。

4.為什么要設(shè)置總線判優(yōu)控制？常見(jiàn)的集中式總線控制有幾種？各有何特點(diǎn)？

哪種方式響應(yīng)時(shí)間最快？哪種方式對(duì)電路故障最敏感？

解：總線判優(yōu)控制解決多個(gè)部件同時(shí)申請(qǐng)總線時(shí)的使用權(quán)分配問(wèn)題；

常見(jiàn)的集中式總線控制有三種：

鏈?zhǔn)讲樵?、?jì)數(shù)器查詢、獨(dú)立請(qǐng)求；

特點(diǎn)：鏈?zhǔn)讲樵兎绞竭B線簡(jiǎn)單，易于擴(kuò)充，對(duì)電路故障最敏感；計(jì)數(shù)器查詢

方式優(yōu)先級(jí)設(shè)置較靈活，對(duì)故障不敏感，連線及控制過(guò)程較復(fù)雜；獨(dú)立請(qǐng)求方式

判優(yōu)速度最快，但硬件器件用量大，連線多，成本較高。

5.解釋下列概念：總線的主設(shè)備（或主模塊）、總線的從設(shè)備（或從模塊）、總

線的傳輸周期和總線的通信控制。

解：

總線的主設(shè)備（主模塊）一一指一次總線傳輸期間，擁有總線控制權(quán)的設(shè)備

（模塊）；

總線的從設(shè)備（從模塊）一一指一次總線傳輸期間，配合主設(shè)備完成傳輸?shù)?/p>

設(shè)備（模塊），它只能被動(dòng)接受主設(shè)備發(fā)來(lái)的命令；

總線的傳輸周期一一總線完成一次完整而可靠的傳輸所需時(shí)間；

總線的通信控制一一指總線傳送過(guò)程中雙方的時(shí)間配合方式。

6.試比較同步通信和異步通信。

解：

同步通信一一由統(tǒng)一時(shí)鐘控制的通信，控制方式簡(jiǎn)單，靈活性差，當(dāng)系統(tǒng)中

各部件工作速度差異較大時(shí)，總線工作效率明顯下降。適合于速度差別不大的場(chǎng)

合；

‘異步通信一一不由統(tǒng)一時(shí)鐘控制的通信，部件間采用應(yīng)答方式進(jìn)行聯(lián)系，控

制方式較同步復(fù)雜，靈活性高，當(dāng)系統(tǒng)中各部件工作速度差異較大時(shí)，有利于提

高總線工作效率。

8.為什么說(shuō)半同步通信同時(shí)保留了同步通信和異步通信的特點(diǎn)？

解：

半同步通信既能像同步通信那樣由統(tǒng)一時(shí)鐘控制，又能像異步通信那樣允許

傳輸時(shí)間不一致，因此工作效率介于兩者之間。

10.為什么要設(shè)置總線標(biāo)準(zhǔn)？你知道目前流行的總線標(biāo)準(zhǔn)有哪些？什么叫plug

andplay?哪些總線有這一特點(diǎn)？

解：

總線標(biāo)準(zhǔn)的設(shè)置主要解決不同廠家各類模塊化產(chǎn)品的兼容問(wèn)題；

目前流行的總線標(biāo)準(zhǔn)有：ISA、EISA、PCI等；

plugandplay——即插即用，EISA.PCI等具有此功能。

11.畫一個(gè)具有雙向傳輸功能的總線邏輯圖。

解：此題實(shí)際上是要求設(shè)計(jì)一個(gè)雙向總線收發(fā)器，設(shè)計(jì)要素為三態(tài)、雙向、

使能等控制功能的實(shí)現(xiàn)，可參考74LS245等總線收發(fā)器芯片內(nèi)部電路。邏輯

圖如下：(n位)

兒種錯(cuò)誤的設(shè)計(jì)：

幾種錯(cuò)誤的設(shè)計(jì)：

12.設(shè)數(shù)據(jù)總線上接有A、B、C、D四個(gè)寄存器，要求選用合適的74系列芯

片，完成下列邏輯設(shè)計(jì)：

(1)設(shè)計(jì)一個(gè)電路，在同一時(shí)間實(shí)現(xiàn)D-A、D-B和D-C寄存器間的傳送;

(2)設(shè)計(jì)一個(gè)電路，實(shí)現(xiàn)下列操作：

T0時(shí)刻完成D-總線；

T1時(shí)刻完成總線一A；

T2時(shí)刻完成A-總線；

T3時(shí)刻完成總線一B。

解：

(1)采用三態(tài)輸出的D型寄存器74LS374做A、B、C、D四個(gè)寄存器，

其輸出可直接掛總線。A、B、C三個(gè)寄存器的輸入采用同一脈沖打入。注意-OE

為電平控制，與打入脈沖間的時(shí)間配合關(guān)系為：

現(xiàn)以8位總線為例，設(shè)計(jì)此電路，如下圖示：

(2)寄存器設(shè)置同(1),由于本題中發(fā)送、接收不在同…節(jié)拍，因此總線

需設(shè)鎖存器緩沖，鎖存器采用74LS373(電平使能輸入)。節(jié)拍、脈沖配合關(guān)

系如下：

節(jié)拍、脈沖分配邏輯如下：

節(jié)拍、脈沖時(shí)序圖如下：

以8位總線為例，電路設(shè)計(jì)如下：

(圖中，A、B、C、D四個(gè)寄存器與數(shù)據(jù)總線的連接方法同上。)

幾種錯(cuò)誤的設(shè)計(jì)：

(1)

幾種錯(cuò)誤的設(shè)計(jì)：

(1)

幾種錯(cuò)誤的設(shè)計(jì)：

(2)

幾種錯(cuò)誤的設(shè)計(jì)：

(2)

幾種錯(cuò)誤的設(shè)計(jì)：

第四章

3.存儲(chǔ)器的層次結(jié)構(gòu)主要體現(xiàn)在什么地方？為什么要分這些層次？計(jì)算機(jī)如何

管理這些層次？

答：存儲(chǔ)器的層次結(jié)構(gòu)主要體現(xiàn)在Cache—主存和主存一輔存這兩個(gè)存儲(chǔ)層

次上。

Cache一主存層次在存儲(chǔ)系統(tǒng)中主要對(duì)CPU訪存起加速作用，即從整體運(yùn)

行的效果分析，CPU訪存速度加快，接近于Cache的速度，而尋址空間和位價(jià)

卻接近于主存。

主存一輔存層次在存儲(chǔ)系統(tǒng)中主要起擴(kuò)容作用，即從程序員的角度看，他所

使用的存儲(chǔ)器其容量和位價(jià)接近于輔存，而速度接近于主存。

綜合上述兩個(gè)存儲(chǔ)層次的作用，從整個(gè)存儲(chǔ)系統(tǒng)來(lái)看，就達(dá)到了速度快、容

量大、位價(jià)低的優(yōu)化效果。

主存與CACHE之間的信息調(diào)度功能全部由硬件自動(dòng)完成。而主存一輔存層

次的調(diào)度目前廣泛采用虛擬存儲(chǔ)技術(shù)實(shí)現(xiàn)，即將主存與輔存的一部份通過(guò)軟硬結(jié)

合的技術(shù)組成虛擬存儲(chǔ)器，程序員可使用這個(gè)比主存實(shí)際空間(物理地址空間)

大得多的虛擬地址空間(邏輯地址空間)編程，當(dāng)程序運(yùn)行時(shí)，再由軟、硬件自

動(dòng)配合完成虛擬地址空間與主存實(shí)際物理空間的轉(zhuǎn)換。因此，這兩個(gè)層次上的調(diào)

度或轉(zhuǎn)換操作對(duì)于程序員來(lái)說(shuō)都是透明的。

4.說(shuō)明存取周期和存取時(shí)間的區(qū)別。

解：存取周期和存取時(shí)間的主要區(qū)別是：存取時(shí)間僅為完成一次操作的時(shí)間，

而存取周期不僅包含操作時(shí)間，還包含操作后線路的恢復(fù)時(shí)間。即：

存取周期=存取時(shí)間+恢復(fù)時(shí)間

5.什么是存儲(chǔ)器的帶寬？若存儲(chǔ)器的數(shù)據(jù)總線寬度為32位，存取周期為

200ns,則存儲(chǔ)器的帶寬是多少？

解：存儲(chǔ)器的帶寬指單位時(shí)間內(nèi)從存儲(chǔ)器進(jìn)出信息的最大數(shù)量。

存儲(chǔ)器帶寬=l/200nsx32位

=160M位/秒=20MB/S=5M字/秒

注意字長(zhǎng)(32位)不是16位。

（注：本題的兆單位來(lái)自時(shí)間=106）

6.某機(jī)字長(zhǎng)為32位，其存儲(chǔ)容量是64KB,按字編址它的尋址范圍是多少？

若主存以字節(jié)編址，試畫出主存字地址和字節(jié)地址的分配情況。

解：存儲(chǔ)容量是64KB時(shí)，按字節(jié)編址的尋址范圍就是64KB,則：

按字尋址范圍=64Kx8/32=16K字

按字節(jié)編址時(shí)的主存地址分配圖如下：

討論：

1、一個(gè)存儲(chǔ)器不可能有兩套地址，注意字長(zhǎng)32位，不是16位，不能按2

字節(jié)編址；

2、本題與IBM370、PDP-11機(jī)無(wú)關(guān)；

3、按字尋址時(shí)，地址仍為16位；

X（:地址14位，單元16K個(gè)，按字編址4K空間。）

4、字尋址的單位為字，不是Bo

5、按字編址的地址范圍為0~16K-l,空間為16K字；按字節(jié)編址的地址范

圍為0~64K-1,空間為64KB。不能混淆；

6、畫存儲(chǔ)空間分配圖時(shí)要畫出上限。

7.一個(gè)容量為16KX32位的存儲(chǔ)器,其地址線和數(shù)據(jù)線的總和是多少？當(dāng)選用

下列不同規(guī)格的存儲(chǔ)芯片時(shí)，各需要多少片？

1KX4位，2Kx8位，4Kx4位，16Kxi位，4Kx8位，8Kx8位

解：

地址線和數(shù)據(jù)線的總和=14+32=46根；

各需要的片數(shù)為：

1KX4：16Kx32/1KX4=16x8=128片

2Kx8：16Kx32/2Kx8=8x4=32片

4Kx4：16Kx32/4Kx4=4x8=32片

16Kxl：16Kx32/16Kxl=32片-

4Kx8：16Kx32/4Kx8=4x4=16片

8Kx8：16Kx32/8Kx8=2x4=8片-

討論：

地址線根數(shù)與容量為2的基的關(guān)系，在此為214,14根；

：32=25,5根）x數(shù)據(jù)線根數(shù)與字長(zhǎng)位數(shù)相等，在此為32根。（不是2的

累的關(guān)系。

9.什么叫刷新？為什么要刷新？說(shuō)明刷新有幾種方法。

解：刷新一一對(duì)DRAM定期進(jìn)行的全部重寫過(guò)程；

刷新原因一一因電容泄漏而引起的DRAM所存信息的衰減需要及時(shí)補(bǔ)充，

因此安排了定期刷新操作；

常用的刷新方法有三種一一集中式、分散式、異步式。

集中式：在最大刷新間隔時(shí)間內(nèi)，集中安排一段時(shí)間進(jìn)行刷新；

分散式：在每個(gè)讀/寫周期之后插入一個(gè)刷新周期，無(wú)CPU訪存死時(shí)間；

異步式：是集中式和分散式的折衷。

討論：

1、刷新與再生的比較：

共同點(diǎn)：

?動(dòng)作機(jī)制?樣。都是利用DRAM存儲(chǔ)元破壞性讀操作時(shí)的重寫過(guò)程實(shí)現(xiàn)；

?操作性質(zhì)一樣。都是屬于重寫操作。

區(qū)別：

?解決的問(wèn)題不一樣。再生主要解決DRAM存儲(chǔ)元破壞性讀出時(shí)的信息重寫

問(wèn)題；刷新主要解決長(zhǎng)時(shí)間不訪存時(shí)的信息衰減問(wèn)題。

?操作的時(shí)間不一樣。再生緊跟在讀操作之后，時(shí)間上是隨機(jī)進(jìn)行的；刷新

以最大間隔時(shí)間為周期定時(shí)重復(fù)進(jìn)行。

?動(dòng)作單位不一樣。再生以存儲(chǔ)單元為單位，每次僅重寫剛被讀出的一個(gè)字

的所有位；刷新以行為單位，每次重寫整個(gè)存儲(chǔ)器所有芯片內(nèi)部存儲(chǔ)矩陣的同一

行。

?芯片內(nèi)部I/O操作不一樣。讀出再生時(shí)芯片數(shù)據(jù)引腳上有讀出數(shù)據(jù)輸出；

刷新時(shí)由于CAS信號(hào)無(wú)效，芯片數(shù)據(jù)引腳上無(wú)讀出數(shù)據(jù)輸出（唯RAS有效刷

新，內(nèi)部讀）。鑒于上述區(qū)別，為避免兩種操作混淆，分別叫做再生和刷新。

2、CPU訪存周期與存取周期的區(qū)別：

CPU訪存周期是從CPU一邊看到的存儲(chǔ)器工作周期，他不一定是真正的存

儲(chǔ)器工作周期；存取周期是存儲(chǔ)器速度指標(biāo)之一，它反映了存儲(chǔ)器真正的工作周

期時(shí)間。

3、分散刷新是在讀寫周期之后插入一個(gè)刷新周期，而不是在讀寫周期內(nèi)

插入一個(gè)刷新周期，但此時(shí)讀寫周期和刷新周期合起來(lái)構(gòu)成CPU訪存周期。

4、刷新定時(shí)方式有3種而不是2種，一定不要忘了最重要、性能最好的異

步刷新方式。

10.半導(dǎo)體存儲(chǔ)器芯片的譯碼驅(qū)動(dòng)方式有幾種？

解：半導(dǎo)體存儲(chǔ)器芯片的譯碼驅(qū)動(dòng)方式有兩種：線選法和重合法。

線選法：地址譯碼信號(hào)只選中同一個(gè)字的所有位，結(jié)構(gòu)簡(jiǎn)單，費(fèi)器材；

重合法：地址分行、列兩部分譯碼，行、列譯碼線的交叉點(diǎn)即為所選單元。

這種方法通過(guò)行、列譯碼信號(hào)的重合來(lái)選址，也稱矩陣譯碼?？纱蟠蠊?jié)省器材用

量，是最常用的譯碼驅(qū)動(dòng)方式。

11.畫出用1024x4位的存儲(chǔ)芯片組成一個(gè)容量為64Kx8位的存儲(chǔ)器邏輯框

圖。要求將64K分成4個(gè)頁(yè)面，每個(gè)頁(yè)面分16組，指出共需多少片存儲(chǔ)芯片，

解：設(shè)采用SRAM芯片，

總片數(shù)=64Kx8位/1024x4位

=64x2=128片

題意分析：本題設(shè)計(jì)的存儲(chǔ)器結(jié)構(gòu)上分為總體、頁(yè)面、組三級(jí)，因此畫圖時(shí)

也應(yīng)分三級(jí)畫。首先應(yīng)確定各級(jí)的容量：

頁(yè)面容量=總?cè)萘?頁(yè)面數(shù)

=64Kx8位/4

=16Kx8位；

組容量=頁(yè)面容量/組數(shù)

=16Kx8位/16=1KX8位；

組內(nèi)片數(shù)=組容量/片容量

=1KX8位/1KX4位=2片；

地址分配：

頁(yè)面邏輯框圖：（字?jǐn)U展）

存儲(chǔ)器邏輯框圖：（字?jǐn)U展）

討論：

頁(yè)選地址取All、A10,頁(yè)內(nèi)片選取A15~A12；x

（頁(yè)內(nèi)組地址不連貫？）

不分級(jí)畫；問(wèn)題：X

1、不合題意；

2、芯片太多難畫；

3、無(wú)頁(yè)譯碼，6：64譯碼選組。

x頁(yè)選直接聯(lián)到芯片；問(wèn)題：

1、SRAM一般只一個(gè)片選端；

2、譯碼輸出負(fù)載能力需考慮。

附加門電路組合2級(jí)譯碼信號(hào)；x

（應(yīng)利用譯碼器使能端輸入高一級(jí)的譯碼選通信號(hào)）

不設(shè)組選，頁(yè)選同時(shí)選8組（16組），并行存?。縳

組譯碼無(wú)頁(yè)選輸入；x

x2片芯片合為一體畫；

文字?jǐn)⑹龃娈媹D；x

地址線、數(shù)據(jù)線不標(biāo)信號(hào)名及信號(hào)序號(hào)。x

12,設(shè)有一個(gè)64Kx8位的RAM芯片，試問(wèn)該芯片共有多少個(gè)基本單元電路（簡(jiǎn)

稱存儲(chǔ)基元）？欲設(shè)計(jì)一種具有上述同樣多存儲(chǔ)基元的芯片，要求對(duì)芯片字長(zhǎng)的

選擇應(yīng)滿足地址線和數(shù)據(jù)線的總和為最小，試確定這種芯片的地址線和數(shù)據(jù)線，

并說(shuō)明有兒種解答。

解：

存儲(chǔ)基元總數(shù)=64Kx8位

=512K位=219位；

思路：如要滿足地址線和數(shù)據(jù)線總和最小，應(yīng)盡量把存儲(chǔ)元安排在字向，因

為地址位數(shù)和字?jǐn)?shù)成2的界的關(guān)系，可較好地壓縮線數(shù)。

設(shè)地址線根數(shù)為a,數(shù)據(jù)線根數(shù)為b,則片容量為：2axb=219；b=219-a；

若a=19,b=1,總和=19+1=20；

a=18,b=2,總和=18+2=20；

a=17,b=4,總和=17+4=21；

a=16,b=8,總和=16+8=24；

由上可看出：片字?jǐn)?shù)越少，片字長(zhǎng)越長(zhǎng)，引腳數(shù)越多。片字?jǐn)?shù)、片位數(shù)均按

2的幕變化。

結(jié)論：如果滿足地址線和數(shù)據(jù)線的總和為最小，這種芯片的引腳分配方案有

兩種：地址線=19根，數(shù)據(jù)線=1根；或地址線=18根，數(shù)據(jù)線=2根。

采用字、位擴(kuò)展技術(shù)設(shè)計(jì)；x

13.某8位微型機(jī)地址碼為18位,若使用4Kx4位的RAM芯片組成模塊板結(jié)

構(gòu)的存儲(chǔ)器，試問(wèn)：

(1)該機(jī)所允許的最大主存空間是多少？

(2)若每個(gè)模塊板為32Kx8位，共需幾個(gè)模塊板？

(3)每個(gè)模塊板內(nèi)共有兒片RAM芯片？

(4)共有多少片RAM?

(5)CPU如何選擇各模塊板？

解：

(1)218=256K,則該機(jī)所允許的最大主存空間是256Kx8位(或256KB)；

(2)模塊板總數(shù)=256Kx8/32Kx8

=8塊；

(3)板內(nèi)片數(shù)=32Kx8位/4Kx4位

=8x2=16片；

(4)總片數(shù)=16片x8=128片；

(5)CPU通過(guò)最高3位地址譯碼選板，次高3位地址譯碼選片。地址格式分

配如下：

討論：

不對(duì)板譯碼、片譯碼分配具體地址位；x

x板內(nèi)片選設(shè)4位地址；

不設(shè)板選，8個(gè)板同時(shí)工作，總線分時(shí)傳送；x

8位芯片；x8板通過(guò)3：8譯碼器組成256Kx

14.設(shè)CPU共有16根地址線，8根數(shù)據(jù)線，并用-MREQ(低電平有效)作訪

存控制信號(hào)，R/-W作讀寫命令信號(hào)(高電平為讀，低電平為寫)?，F(xiàn)有下列存

儲(chǔ)芯片：

ROM(2Kx8位，4Kx4位，8Kx8位)，RAM(1KX4位，2Kx8位，4Kx8

位)，及74138譯碼器和其他門電路(門電路自定)。試從上述規(guī)格中選用合適

芯片，畫出CPU和存儲(chǔ)芯片的連接圖。要求：

(1)最小4K地址為系統(tǒng)程序區(qū)，4096~16383地址范圍為用戶程序區(qū)；

(2)指出選用的存儲(chǔ)芯片類型及數(shù)量；

(3)詳細(xì)畫出片選邏輯。

解：

(1)地址空間分配圖：

(2)選片-：ROM：4Kx4位：2片；

RAM：4Kx8位：3片；

(3)CPU和存儲(chǔ)器連接邏輯圖及片選邏輯：

討論：

1)選片：當(dāng)采用字?jǐn)U展和位擴(kuò)展所用芯片一樣多時(shí)，選位擴(kuò)展。

理由：字?jǐn)U展需設(shè)計(jì)片選譯碼，較麻煩，而位擴(kuò)展只需將數(shù)據(jù)線按位引出即可。

本題如選用2Kx8ROM,片選要采用二級(jí)譯碼，實(shí)現(xiàn)較麻煩。

當(dāng)需要RAM、ROM等多種芯片混用時(shí)，應(yīng)盡量選容量等外特性較為一致的芯

片，以便于簡(jiǎn)化連線。

2)應(yīng)盡可能的避免使用二級(jí)譯碼，以使設(shè)計(jì)簡(jiǎn)練。但要注意在需要二級(jí)譯碼

時(shí)如果不使用，會(huì)使選片產(chǎn)生二義性。

3）片選譯碼器的各輸出所選的存儲(chǔ)區(qū)域是一樣大的，因此所選芯片的字容量

應(yīng)一致，如不一致時(shí)就要考慮二級(jí)譯碼。另外如把片選譯碼輸出''或"起來(lái)使用也

是不合理的。

4）其它常見(jiàn)錯(cuò)誤：

138的C輸入端接地；（相當(dāng)于把138當(dāng)2-4譯碼器用，不合理）x

xEPROM的PD端接地；

（PD為功率下降控制端，當(dāng)輸入為高時(shí)，進(jìn)入功率下降狀態(tài)。因此PD端的合

理接法是與片選端-CS并聯(lián)。）

XROM連讀/寫控制線-WE；

（ROM無(wú)讀/寫控制端）

15.CPU假設(shè)同上題，現(xiàn)有8片8Kx8位的RAM芯片與CPU相連，試回答：

（1）用74138譯碼器畫出CPU與存儲(chǔ)芯片的連接圖；

（2）寫出每片RAM的地址范圍；

（3）如果運(yùn)行時(shí)發(fā)現(xiàn)不論往哪片RAM寫入數(shù)據(jù)后，以A000H為起始地址

的存儲(chǔ)芯片都有與其相同的數(shù)據(jù)，分析故障原因。

（4）根據(jù)（1）的連接圖，若出現(xiàn)地址線A13與CPU斷線，并搭接到高電

平上，將出現(xiàn)什么后果？

解：

（1）CPU與存儲(chǔ)器芯片連接邏輯圖：

（2）地址空間分配圖：

（3）如果運(yùn)行時(shí)發(fā)現(xiàn)不論往哪片RAM寫入數(shù)據(jù)后，以A000H為起始地址

的存儲(chǔ)芯片（第5片）都有與其相同的數(shù)據(jù)，則根本的故障原因?yàn)椋涸摯鎯?chǔ)芯片的

片選輸入端很可能總是處于低電平?？赡艿那闆r有：

1）該片的-CS端與-WE端錯(cuò)連或短路；

2）該片的-CS端與CPU的-MREQ端錯(cuò)連或短路；

3）該片的-CS端與地線錯(cuò)連或短路；

在此，假設(shè)芯片與譯碼器本身都是好的。

（4）如果地址線A13與CPU斷線，并搭接到高電平上，將會(huì)出現(xiàn)A13恒

為、'1"的情況。此時(shí)存儲(chǔ)器只能尋址A13=l的地址空間（奇數(shù)片），A13=0的另

一半地址空間（偶數(shù)片）將永遠(yuǎn)訪問(wèn)不到。若對(duì)A13=0的地址空間（偶數(shù)片）

進(jìn)行訪問(wèn)，只能錯(cuò)誤地訪問(wèn)到A13=l的對(duì)應(yīng)空間（奇數(shù)片一）中去。

17.某機(jī)字長(zhǎng)16位，常規(guī)的存儲(chǔ)空間為64K字，若想不改用其他高速的存儲(chǔ)

芯片，而使訪存速度提高到8倍，可采取什么措施？畫圖說(shuō)明。

解：若想不改用高速存儲(chǔ)芯片，而使訪存速度提高到8倍，可采取多體交叉

存取技術(shù)，圖示如下：

8體交叉訪問(wèn)時(shí)序：

18.什么是''程序訪問(wèn)的局部性”存儲(chǔ)系統(tǒng)中哪一級(jí)采用了程序訪問(wèn)的局部性

原理？

解：程序運(yùn)行的局部性原理指：在一小段時(shí)間內(nèi)，最近被訪問(wèn)過(guò)的程序和數(shù)

據(jù)很可能再次被訪問(wèn)；在空間上，這些被訪問(wèn)的程序和數(shù)據(jù)往往集中在一小片存

儲(chǔ)區(qū)；在訪問(wèn)順序上，指令順序執(zhí)行比轉(zhuǎn)移執(zhí)行的可能性大（大約5:l）o存儲(chǔ)

系統(tǒng)中Cache一主存層次采用了程序訪問(wèn)的局部性原理。

20.Cache做在CPU芯片內(nèi)有什么好處？將指令Cache和數(shù)據(jù)Cache分開又

有什么好處？

答：Cache做在CPU芯片內(nèi)主要有下面兒個(gè)好處：

1）可提高外部總線的利用率。因?yàn)镃ache在CPU芯片內(nèi)，CPU訪問(wèn)Cache

時(shí)不必占用外部總線；

2）Cache不占用外部總線就意味著外部總線可更多地支持I/O設(shè)備與主存的

信息傳輸，增強(qiáng)了系統(tǒng)的整體效率；

3）可提高存取速度。因?yàn)镃ache與CPU之間的數(shù)據(jù)通路大大縮短，故存取速

度得以提高；

將指令Cache和數(shù)據(jù)Cache分開有如下好處：

1）可支持超前控制和流水線控制，有利于這類控制方式下指令預(yù)取操作的完

成；

2）指令Cache可用ROM實(shí)現(xiàn)，以提高指令存取的可靠性；

3）數(shù)據(jù)Cache對(duì)不同數(shù)據(jù)類型的支持更為靈活，既可支持整數(shù)（例32位）,

也可支持浮點(diǎn)數(shù)據(jù)（如64位）。

補(bǔ)充討論：

Cache結(jié)構(gòu)改進(jìn)的第三個(gè)措施是分級(jí)實(shí)現(xiàn)，如二級(jí)緩存結(jié)構(gòu)，即在片內(nèi)

Cache（L1）和主存之間再設(shè)一個(gè)片外Cache（L2）,片外緩存既可以彌補(bǔ)片

內(nèi)緩存容量不夠大的缺點(diǎn)，又可在主存與片內(nèi)緩存間起到平滑速度差的作用，加

速片內(nèi)緩存的調(diào)入調(diào)出速度（主存一L2-L1）。

21.設(shè)某機(jī)主存容量為4MB,Cache容量為16KB,每字塊有8個(gè)字，每字

32位，設(shè)計(jì)一個(gè)四路組相聯(lián)映象（即Cache每組內(nèi)共有4個(gè)字塊）的Cache

組織，要求：

（1）畫出主存地址字段中各段的位數(shù)；

（2）設(shè)Cache的初態(tài)為空，CPU依次從主存第0、1、2……99號(hào)單元讀出

100個(gè)字（主存一次讀出一個(gè)字），并重復(fù)按此次序讀8次，問(wèn)命中率是多少？

（3）若Cache的速度是主存的6倍，試問(wèn)有Cache和無(wú)Cache相比，速度

提高多少倍？

答：

（1）由于容量是按字節(jié)表示的，則主存地址字段格式劃分如下：

87232

（2）由于題意中給出的字地址是連續(xù)的，故（1）中地址格式的最低2位不參

加字的讀出操作。當(dāng)主存讀0號(hào)字單元時(shí)，將主存0號(hào)字塊（0~7）調(diào)入Cache

（0組x號(hào)塊），主存讀8號(hào)字單元時(shí)，將1號(hào)塊（8~15）調(diào)入Cache（1組

x號(hào)塊）……主存讀96號(hào)單元時(shí)，將12號(hào)塊（96~103）調(diào)入Cache（12

組x號(hào)塊）。

?共需調(diào)100/813次，就把主存中的100個(gè)數(shù)調(diào)入Cache。除讀第1遍

時(shí)CPU需訪問(wèn)主存13次外，以后重復(fù)讀時(shí)不需再訪問(wèn)主存。則在800個(gè)讀操

作中：

訪Cache次數(shù)=（100-13）+700=787次

?0.98?Cache命中率=787/80098%

(3)設(shè)無(wú)Cache時(shí)訪主存需時(shí)800T(T為主存周期)，加入Cache后需時(shí)：

(131.167+13)T?T/6+13Tx787

144.167T?

5.55倍?則：800T/144.167T

有Cache和無(wú)Cache相比，速度提高4.55倍左右。

23.畫出RZ、NRZ、NRZ1、PE、FM寫入數(shù)字串1011001的寫入電流波形

圖。

解：

24.以寫入10010110為例，比較調(diào)頻制和改進(jìn)調(diào)頻制的寫電流波形圖。

解：寫電流波形圖如下：

比較：

1)FM和MFM寫電流在位周期中心處的變化規(guī)則相同；

2)MFM制除連續(xù)一串、'0"時(shí)兩個(gè)0周期交界處電流仍變化外，基本取消了

位周期起始處的電流變化；

3)FM制記錄一位二進(jìn)制代碼最多兩次磁翻轉(zhuǎn)，MFM制記錄一位二進(jìn)制代

碼最多一次磁翻轉(zhuǎn)，因此MFM制的記錄密度可提高一倍。上圖中示出了在MFM

制時(shí)位周期時(shí)間縮短一倍的情況。由圖可知，當(dāng)MFM制記錄密度提高一倍時(shí)，

其寫電流頻率與FM制的寫電流頻率相當(dāng)；

4)由于MFM制并不是每個(gè)位周期都有電流變化，故自同步脈沖的分離需

依據(jù)相鄰兩個(gè)位周期的讀出信息產(chǎn)生，自同步技術(shù)比FM制復(fù)雜得多。

25.畫出調(diào)相制記錄01100010的驅(qū)動(dòng)電流、記錄磁通、感應(yīng)電勢(shì)、同步脈沖

及讀出代碼等幾種波形。

解：

注意：

1)畫波形圖時(shí)應(yīng)嚴(yán)格對(duì)準(zhǔn)各種信號(hào)的時(shí)間關(guān)系。

2)讀出感應(yīng)信號(hào)不是方波而是與磁翻轉(zhuǎn)邊沿對(duì)應(yīng)的尖脈沖；

3)同步脈沖的出現(xiàn)時(shí)間應(yīng)能''包裹"要選的讀出感應(yīng)信號(hào)，才能保證選通有效

的讀出數(shù)據(jù)信號(hào)，并屏蔽掉無(wú)用的感應(yīng)信號(hào)。

4)最后讀出的數(shù)據(jù)代碼應(yīng)與寫入代碼一致。

26.磁盤組有六片磁盤，每片有兩個(gè)記錄面，存儲(chǔ)區(qū)域內(nèi)徑22厘米，外徑33

厘米，道密度為40道/厘米，內(nèi)層密度為400位/厘米，轉(zhuǎn)速2400轉(zhuǎn)/分，問(wèn)：

(1)共有多少存儲(chǔ)面可用？

(2)共有多少柱面？

(3)盤組總存儲(chǔ)容量是多少？

(4)數(shù)據(jù)傳輸率是多少？

解：

(1)若去掉兩個(gè)保護(hù)面，則共有：

6x2-2=10個(gè)存儲(chǔ)面可用；

(2)有效存儲(chǔ)區(qū)域

=(33-22)/2=5.5cm

柱面數(shù)=40道/cmx5.5=220道

=兀(3)內(nèi)層道周長(zhǎng)=2269.08cm

道容量=400位/cmx69.08cm

=3454B

面容量=3454Bx220道

=759,880B

盤組總?cè)萘?759,880Bx10面

=7,598,800B

(4)轉(zhuǎn)速=2400轉(zhuǎn)/60秒

=40轉(zhuǎn)/秒

數(shù)據(jù)傳輸率=3454Bx40轉(zhuǎn)/秒

=138,160B/S

注意：

1)計(jì)算盤組容量時(shí)般應(yīng)去掉上、下保護(hù)面；

的精度選取不同將引起答案不同，一般取兩位小數(shù)；712)

盤組總磁道數(shù)(=一個(gè)盤面上的磁道數(shù))*3)柱面數(shù)

4)數(shù)據(jù)傳輸率與盤面數(shù)無(wú)關(guān)；

5)數(shù)據(jù)傳輸率的單位時(shí)間是秒，不是分。

27.某磁盤存儲(chǔ)器轉(zhuǎn)速為3000轉(zhuǎn)/分，共有4個(gè)記錄盤面，每毫米5道，每道

記錄信息12288字節(jié)，最小磁道直徑為230mm,共有275道，求：

(1)磁盤存儲(chǔ)器的存儲(chǔ)容量；

(2)最高位密度(最小磁道的位密度)和最低位密度；

(3)磁盤數(shù)據(jù)傳輸率；

(4)平均等待時(shí)間。

解：

(1)存儲(chǔ)容量=275iixl2288B/道x4面=13516800B

(2)最高位密度=7tl2288B/230

=17B/mm=136位/mm(向下取整)

最大磁道直徑

=230mm+275道/5道x2

=230mm+110mm=340mm

兀最低位密度=12288B/340

=HB/mm=92位/mm(向下取整)

(3)磁盤數(shù)據(jù)傳輸率

=12288Bx3000轉(zhuǎn)/分

=12288Bx50轉(zhuǎn)/秒=614400B/S

(4)平均等待時(shí)間=1/50/2=10ms

討論：

1、本題給出的道容量單位為字節(jié)，

因此算出的存儲(chǔ)容量單位也是字節(jié)，而不是位；

2、由此算出的位密度單位最終應(yīng)轉(zhuǎn)換成bpm(位/毫米)；

3、平均等待時(shí)間是磁盤轉(zhuǎn)半圈的時(shí)間，與容量無(wú)關(guān)。

第五章

1.I/O有哪些編址方式？各有何特點(diǎn)？

解：常用的I/O編址方式有兩種：I/O與內(nèi)存統(tǒng)一編址和I/O獨(dú)立編址；

特點(diǎn)：I/O與內(nèi)存統(tǒng)一編址方式的I/O地址采用與主存單元地址完全一樣

的格式，I/O設(shè)備和主存占用同一個(gè)地址空間，CPU可像訪問(wèn)主存一樣訪問(wèn)I/O

設(shè)備，不需要安排專門的I/O指令。

I/O獨(dú)立編址方式時(shí)機(jī)器為I/O設(shè)備專門安排一套完全不同于主存地址格式

的地址編碼，此時(shí)I/O地址與主存地址是兩個(gè)獨(dú)立的空間，CPU需要通過(guò)專門

的I/O指令來(lái)訪問(wèn)I/O地址空間。

討論：I/O編址方式的意義：

I/O編址方式的選擇主要影響到指令系統(tǒng)設(shè)計(jì)時(shí)I/O指令的安排，因此描述

其特點(diǎn)時(shí)一定要說(shuō)明此種I/O編址方式對(duì)應(yīng)的I/O指令設(shè)置情況。

XI/O與內(nèi)存統(tǒng)一編址方式將I/O地址看成是存儲(chǔ)地址的一部分，占用主存空

間；

問(wèn)題：確切地講，I/。與內(nèi)存統(tǒng)一編址的空間為總線空間，I/O所占用的是

內(nèi)存的擴(kuò)展空間。

I/O獨(dú)立編址方式有明顯的I/O地址標(biāo)識(shí)，X而I/O與內(nèi)存統(tǒng)一的編址方式

沒(méi)有；

問(wèn)題：無(wú)論哪種編址方式，I/O地址都是由相應(yīng)的指令提供的，而地址本身

并沒(méi)有特殊的標(biāo)識(shí)。

2.簡(jiǎn)要說(shuō)明CPU與I/O之間傳遞信息可采用哪兒種聯(lián)絡(luò)方式？它們分別用于

什么場(chǎng)合？

答：CPU與I/O之間傳遞信息常采用三種聯(lián)絡(luò)方式：直接控制（立即響應(yīng)）、

同步、異步。適用場(chǎng)合分別為：

直接控制適用于結(jié)構(gòu)極簡(jiǎn)單、速度極慢的I/O設(shè)備，CPU直接控制外設(shè)處

于某種狀態(tài)而無(wú)須聯(lián)絡(luò)信號(hào)。

同步方式采用統(tǒng)一的時(shí)標(biāo)進(jìn)行聯(lián)絡(luò)，適用于CPU與I/O速度差不大，近距

離傳送的場(chǎng)合。

異步方式采用應(yīng)答機(jī)制進(jìn)行聯(lián)絡(luò)，適用于CPU與I/O速度差較大、遠(yuǎn)距離

傳送的場(chǎng)合。

討論：注意I/O交換方式、I/O傳送分類方式與I/O聯(lián)絡(luò)方式的區(qū)別：

串行、并行I/O傳送方式常用于描述I/O傳送寬度的類型；

I/O交換方式主要討論傳送過(guò)程的控制方法；

I/O聯(lián)絡(luò)方式主要解決傳送時(shí)CPU與I/O之間如何取得通信聯(lián)系以建立

起操作上的同步配合關(guān)系。

X同步方式適用于CPU與I/O工作速度完全同步的場(chǎng)合。

問(wèn)題：I/O要達(dá)到與CPU工作速度完全同步一般是不可能的。同步方式的

實(shí)質(zhì)是''就慢不就快”，如采用同步方式一般CPU達(dá)不到滿負(fù)荷工作。

6.字符顯示器的接口電路中配有緩沖存儲(chǔ)器和只讀存儲(chǔ)器，各有何作用？

解：顯示緩沖存儲(chǔ)器的作用是支持屏幕掃描時(shí)的反復(fù)刷新；只讀存儲(chǔ)器作為

字符發(fā)生器使用，他起著將字符的ASCII碼轉(zhuǎn)換為字形點(diǎn)陣信息的作用。

8.某計(jì)算機(jī)的I/O設(shè)備采用異步串行傳送方式傳送字符信息。字符信息的格式

為一位起始位、七位數(shù)據(jù)位、一位校驗(yàn)位和一位停止位。若要求每秒鐘傳送480

個(gè)字符，那么該設(shè)備的數(shù)據(jù)傳送速率為多少？

解：480x10=4800位/秒=4800波特；

波特一一是數(shù)據(jù)傳送速率波特率的單位。

注：題意中給出的是字符傳送速率，即：字符/秒。要求的是數(shù)據(jù)傳送速率，

串行傳送時(shí)一般用波特率表示。

兩者的區(qū)別：字符傳送率是數(shù)據(jù)的''純”有效傳送率，不含數(shù)據(jù)格式信息；波特

率是''毛"傳送率，含數(shù)據(jù)格式信息。

10.什么是I/O接口？為什么要設(shè)置I/O接口？I/O接口如何分類？

解：I/O接口一般指CPU和I/O設(shè)備間的連接部件；I/O接口分類方法

很多，主要有：

按數(shù)據(jù)傳送方式分有并行接口和串行接口兩種；

按數(shù)據(jù)傳送的控制方式分有程序控制接口、程序中斷接口、DMA接口三種。

12.結(jié)合程序查詢方式的接口電路，說(shuō)明其工作過(guò)程。

解：程序查詢接口工作過(guò)程如下（以輸入為例）：

開命令接收門；f選中，發(fā)SEL信號(hào)-設(shè)備選擇器譯碼-接口―地址總線

-＞1）CPU發(fā)I/O地址

設(shè)備開始工作；一接口向設(shè)備發(fā)啟動(dòng)命令fD置0,B置1-2）CPU發(fā)啟

動(dòng)命令

DBR；t3）CPU等待，輸入設(shè)備讀出數(shù)據(jù)

B置0,D置1；-＞接口＞4）外設(shè)工作完成，完成信號(hào)

CPU；―控制總線-5）準(zhǔn)備就緒信號(hào)

6）輸入：CPU通過(guò)輸入指令（IN）將DBR中的數(shù)據(jù)取走；

若為輸出，除數(shù)據(jù)傳送方向相反以外，其他操作與輸入類似。工作過(guò)程如下：

開命令接收門；一選中，發(fā)SEL信號(hào)-設(shè)備選擇器譯碼一接口-＞地址總線

-1）CPU發(fā)I/O地址

2）輸出：CPU通過(guò)輸出指令（OUT）將數(shù)據(jù)放入接口DBR中；

設(shè)備開始工作；一接口向設(shè)備發(fā)啟動(dòng)命令-D置0,B置1-3）CPU發(fā)啟

動(dòng)命令

4）CPU等待，輸出設(shè)備將數(shù)據(jù)從DBR取走；

B置0,D置1；-＞接口-5）外設(shè)工作完成，完成信號(hào)

CPU,CPU可通過(guò)指令再次向接口DBR輸出數(shù)據(jù)，進(jìn)行第二次傳送。t

控制總線-＞6）準(zhǔn)備就緒信號(hào)

13.說(shuō)明中斷向量地址和入口地址的區(qū)別和聯(lián)系。

解：

中斷向量地址和入口地址的區(qū)別：

向量地址是硬件電路（向量編碼器）產(chǎn)生的中斷源的內(nèi)存地址編號(hào)，中斷入

口地址是中斷服務(wù)程序首址。

中斷向量地址和入口地址的聯(lián)系：

中斷向量地址可理解為中斷服務(wù)程序入口地址指示器（入口地址的地址），

通過(guò)它訪存可獲得中斷服務(wù)程序入口地址。（兩種方法：在向量地址所指單元內(nèi)

放一條JUM指令；主存中設(shè)向量地址表。參考8.4.3）

討論：

硬件向量法的實(shí)質(zhì)：

當(dāng)響應(yīng)中斷時(shí)，為了更快、更可靠的進(jìn)入對(duì)應(yīng)的中斷服務(wù)程序執(zhí)行，希望由硬

件直接提供中斷服務(wù)程序入口地址。但在內(nèi)存地址字較長(zhǎng)時(shí)這是不可能的。因此

由硬件先提供中斷源編號(hào)、再由編號(hào)間接地獲得中斷服務(wù)程序入口地址。這種中

斷源的編號(hào)即向量地址。

由于一臺(tái)計(jì)算機(jī)系統(tǒng)可帶的中斷源數(shù)量很有限，因此向量地址比內(nèi)存地址短得

多，用編碼器類邏輯部件實(shí)現(xiàn)很方便。

14.在什么條件下，I/O設(shè)備可以向CPU提出中斷請(qǐng)求？

解：I/O設(shè)備向CPU提出中斷請(qǐng)求的條件是：I/O接口中的設(shè)備工作完成狀

態(tài)為1(D=l),中斷屏蔽碼為0(MASK=O),且CPU查詢中斷時(shí)，中斷請(qǐng)

求觸發(fā)器狀態(tài)為1(INTR=1)。

15.什么是中斷允許觸發(fā)器？它有何作用？

解：中斷允許觸發(fā)器是CPU中斷系統(tǒng)中的一個(gè)部件，他起著開關(guān)中斷的作

用(即中斷總開關(guān)，則中斷屏蔽觸發(fā)器可視為中斷的分開關(guān))。

16.在什么條件和什么時(shí)間，CPU可以響應(yīng)I/O的中斷請(qǐng)求?

解：CPU響應(yīng)I/O中斷請(qǐng)求的條件和時(shí)間是：當(dāng)中斷允許狀態(tài)為1

(EINT=1),且至少有一個(gè)中斷請(qǐng)求被查到，則在一條指令執(zhí)行完時(shí)，響應(yīng)中

斷。

17.某系統(tǒng)對(duì)輸入數(shù)據(jù)進(jìn)行取樣處理，每抽取一個(gè)輸入數(shù)據(jù)，CPU就要中斷處

理一次，將取樣的數(shù)據(jù)存至存儲(chǔ)器的緩沖區(qū)中，該中斷處理需P秒。此外，緩沖

區(qū)內(nèi)每存儲(chǔ)N個(gè)數(shù)據(jù)，主程序就要將其取出進(jìn)行處理，這個(gè)處理需Q秒。試問(wèn)

該系統(tǒng)可以跟蹤到每秒多少次中斷請(qǐng)求？

解：這是一道求中斷飽和度的題，要注意主程序?qū)?shù)據(jù)的處理不是中斷處理,

因此Q秒不能算在中斷次數(shù)內(nèi)。

N個(gè)數(shù)據(jù)所需的處理時(shí)間=PxN+Q秒

平均每個(gè)數(shù)據(jù)所需處理時(shí)間=(PxN+Q)/N秒；

求倒數(shù)得：

該系統(tǒng)跟蹤到的每秒中斷請(qǐng)求數(shù)=N/(PxN+Q)次。

19.在程序中斷方式中，磁盤申請(qǐng)中斷的優(yōu)先權(quán)高于打印機(jī)。當(dāng)打印機(jī)正在進(jìn)

行打印時(shí)，磁盤申請(qǐng)中斷請(qǐng)求。試問(wèn)是否要將打印機(jī)輸出停下來(lái)，等磁盤操作結(jié)

束后，打印機(jī)輸出才能繼續(xù)進(jìn)行？為什么？

解：這是--道多重中斷的題，由于磁盤中斷的優(yōu)先權(quán)高于打印機(jī)，因此應(yīng)將

打印機(jī)輸出停下來(lái)，等磁盤操作結(jié)束后，打印機(jī)輸出才能繼續(xù)進(jìn)行。因?yàn)榇蛴C(jī)

的速度比磁盤輸入輸出的速度慢，并且暫停打印不會(huì)造成數(shù)據(jù)丟失。

討論：

X打印機(jī)不停，理由有如下幾種：

打印內(nèi)容已存入打印機(jī)緩存；X

問(wèn)題：1)如果打印機(jī)無(wú)緩存呢？

2)如果打印機(jī)有緩存，還需要用程序中斷方式交換嗎？(應(yīng)用DMA)

由于在指令執(zhí)行末查中斷，因此執(zhí)行打印指令時(shí)不會(huì)響應(yīng)磁盤中斷。x

問(wèn)題：打印中斷處理程序=打印指令？

采用字節(jié)交叉?zhèn)魉头绞剑?dāng)兩者同時(shí)請(qǐng)求中斷時(shí)，先響應(yīng)盤，再響應(yīng)打印機(jī)，

交叉服務(wù)。X

問(wèn)題：這是程序中斷方式嗎？

由于打印機(jī)速度比CPU慢得多，CPU將數(shù)據(jù)發(fā)送給打印機(jī)后，就去為磁盤服

務(wù)，而這時(shí)打印機(jī)可自己慢慢打印。X

問(wèn)題：停止打印機(jī)傳送=停止打印機(jī)動(dòng)作？

我有打印機(jī)，感覺(jué)上打印機(jī)工作是連貫的；X

問(wèn)題：人的感覺(jué)速度=計(jì)算機(jī)工作速度？

22.CPU對(duì)DMA請(qǐng)求和中斷請(qǐng)求的響應(yīng)時(shí)間是否一樣？為什么？

解：CPU對(duì)DMA請(qǐng)求和中斷請(qǐng)求的響應(yīng)時(shí)間不一樣，因?yàn)閮煞N方式的

交換速度相差很大，因此CPU必須以更短的時(shí)間間隔查詢并響應(yīng)DMA請(qǐng)求（一

個(gè)存取周期末）。

討論：

CPU對(duì)DMA的響應(yīng)是即時(shí)的；X

隨時(shí)都能響應(yīng)？

CPU響應(yīng)DMA的時(shí)間更短；x

XDMA比中斷速度高；

短、高或不一樣的具體程度？

X不一樣。因?yàn)镈MA與CPU共享主存，會(huì)出現(xiàn)兩者爭(zhēng)用主存的沖突，CPU必

須將總線讓給DMA接口使用，常用停止CPU訪存、周期竊取及DMA與CPU

交替訪存三種方式有效的分時(shí)使用主存；

這種情況僅僅存在于DMA與中斷程序之間嗎？答非所問(wèn)。

24.DMA的工作方式中，CPU暫停方式和周期挪用方式的數(shù)據(jù)傳送流程有何不

同？畫圖說(shuō)明。

解：兩種DMA方式的工作流程見(jiàn)下頁(yè)，其主要區(qū)別在于傳送階段，現(xiàn)行程

序是否完全停止訪存。

停止CPU訪存方式的DMA工作流程如下：

現(xiàn)行程序CPUDMACI/O

CPUDMACI/O

BCD

周期竊取方式的DMA工作流程如下：

現(xiàn)行程序CPUDMACI/O

CPUDMACI/O

BCD

25.s,試問(wèn)該外設(shè)是否可用程序中斷方式與主機(jī)交換信息，為什么？假設(shè)某設(shè)

備向CPU傳送信息的最高頻率是40K次/秒，而相應(yīng)的中斷處理程序其執(zhí)行時(shí)

間為40

SR解：該設(shè)備向CPU傳送信息的時(shí)間間隔=l/40K=0.025x103=25<

S|i40

則：該外設(shè)不能用程序中斷方式與主機(jī)交換信息，因?yàn)槠渲袛嗵幚沓绦虻膱?zhí)

行速度比該外設(shè)的交換速度慢。

討論：

s）比較接近，傳送過(guò)程會(huì)頻繁的打斷CPU執(zhí)行主程序，而執(zhí)行中斷服務(wù)程序,

因此不能用程序中斷方式……?？趕）與中斷處理時(shí)間（40RXI/O傳送（25

錯(cuò)：此時(shí)CPU還有可能執(zhí)行主程序嗎？

舉例說(shuō)明：（輸入）

假設(shè)初始CPU空閑，則當(dāng)I/O將第一個(gè)數(shù)據(jù)放在接口的數(shù)據(jù)緩沖寄存器中

后，向CPU發(fā)第一個(gè)中斷請(qǐng)求，CPU立即響應(yīng)；

I/O設(shè)備勻速運(yùn)行，s時(shí)響應(yīng)；M后，第二個(gè)中斷請(qǐng)求到來(lái)，CPU正在執(zhí)

行中斷程序接收第一個(gè)數(shù)據(jù)，40^25

s時(shí)響應(yīng)；pis后，第三個(gè)中斷請(qǐng)求到來(lái)，CPU正在執(zhí)行中斷程序接收第二個(gè)

數(shù)據(jù),要到80日50

s后，第四個(gè)中斷請(qǐng)求到來(lái)，但此時(shí)第三個(gè)中斷請(qǐng)求還沒(méi)有響應(yīng)，則放在數(shù)

據(jù)緩沖寄存器中的第三個(gè)數(shù)據(jù)來(lái)不及接收，被第四個(gè)數(shù)據(jù)沖掉；口75

討論：

s,CPU大部分時(shí)間處于''踏步等待”狀態(tài)；日交換一次用時(shí)25+40=65x

SR錯(cuò)1：25I/O傳送間隔主要指設(shè)備準(zhǔn)備數(shù)據(jù)的時(shí)間（輸入），這段時(shí)

間設(shè)備與CPU并行工作。

錯(cuò)2：程序中斷不存在踏步等待。

x10-6=lx40x40K.6秒，時(shí)間過(guò)長(zhǎng)，用程序中斷不劃算；

中斷處理程序執(zhí)行時(shí)間=?x錯(cuò)1：設(shè)備傳送頻率

錯(cuò)2：越慢速的設(shè)備越適合用中斷。

若外設(shè)與CPU之間有足夠大的緩沖區(qū)，則可以用程序中斷方式；x

如果安排足夠大的緩沖區(qū)，為何不用DMA方式？

討論（續(xù)）:

兩者速度相差較小沒(méi)有必要用中斷。x

26.S,是否可采用一條指令執(zhí)行結(jié)束時(shí)響應(yīng)DMA請(qǐng)求的方案，為什么？若不

行，應(yīng)采取什么方案？口設(shè)磁盤存儲(chǔ)器轉(zhuǎn)速為3000轉(zhuǎn)/分，分8個(gè)扇區(qū)，每扇

區(qū)存儲(chǔ)1K字節(jié)，主存與磁盤存儲(chǔ)器數(shù)據(jù)傳送的寬度為16位（即每次傳送16

位）。假設(shè)一條指令最長(zhǎng)執(zhí)行時(shí)間是25

解：先算出磁盤傳送速度，然后和指令執(zhí)行速度進(jìn)行比較得出結(jié)論。

16+16=1Kx8x8+道容量=1KBX8

=1Kx4=4K字

數(shù)傳率=4K字x3000轉(zhuǎn)/分

=4K字x50轉(zhuǎn)/秒=200K字/秒

SR5°一個(gè)字的傳送時(shí)間=l/200K字/秒

注：在此1K=1O24,來(lái)自數(shù)據(jù)塊單位縮寫。

5s^<<25s,所以不能采用一條指令執(zhí)行結(jié)束響應(yīng)DMA請(qǐng)求的方案，應(yīng)采取

每個(gè)CPU機(jī)器周期末查詢及響應(yīng)DMA請(qǐng)求的方案（通常安排CPU機(jī)器周期

=MM存取周期）。日

討論：

扇面、扇段和扇區(qū)：扇面指磁盤分區(qū)后形成的扇形區(qū)域；扇段指扇面上一個(gè)

磁道所對(duì)應(yīng)的弧形區(qū)域；扇區(qū)通常用來(lái)泛指扇面或扇段。由于磁盤是沿柱面存取

而不是沿扇面存取，因此習(xí)慣上扇區(qū)即指扇段，不用特別說(shuō)明也不會(huì)引起誤會(huì)。

問(wèn)題：是否磁盤轉(zhuǎn)一圈讀完所有扇區(qū)上的磁道？

答：應(yīng)為：磁盤轉(zhuǎn)一圈讀完一個(gè)磁道上的所有扇區(qū)，然后轉(zhuǎn)到下一盤面的同

一位置磁道接著讀(如果文件未讀完的話)。

Xs,CPU工作周期大于主存周期，應(yīng)采用DMA與CPU交替訪存；Ms,

CPU執(zhí)行指令20ns內(nèi)主存占用5H不行，在25

S；口錯(cuò)1：題意為CPU執(zhí)行指令25

指令周期；w錯(cuò)2：CPU工作周期=內(nèi)存周期(同步控制)而

x不行，傳送間隔=20ms,遠(yuǎn)大于指令執(zhí)行周期，應(yīng)在DMA接口設(shè)…

小容量存儲(chǔ)器，可減少DMA傳送占用總線時(shí)間；

對(duì)于想采用DMA的慢速設(shè)備(像打印機(jī)等)，可采用此法，對(duì)于磁盤不需要。

另外，占用總線時(shí)間較長(zhǎng)的DMA傳送為停止CPU訪存DMA,如采用周期竊取

方式的DMA,每次傳送只占一個(gè)主存周期時(shí)間。

27.試從下面七個(gè)方面比較程序查詢、程序中斷和DMA三種方式的綜合性能。

(1)數(shù)據(jù)傳送依賴軟件還是硬件；

(2)傳送數(shù)據(jù)的基本單位；

(3)并行性；

(4)主動(dòng)性；

(5)傳輸速度；

(6)經(jīng)濟(jì)性；

(7)應(yīng)用對(duì)象。

解：比較如下：

(1)程序查詢、程序中斷方式的數(shù)據(jù)傳送主要依賴軟件，DMA主要依賴硬

件。(注意：這里指主要的趨勢(shì))

(2)程序查詢、程序中斷傳送數(shù)據(jù)的基本單位為字或字節(jié)，DMA為數(shù)據(jù)塊。

(3)程序查詢方式傳送時(shí)，CPU與I/O設(shè)備串行工作；

程序中斷方式時(shí)，CPU與I/O設(shè)備并行工作，現(xiàn)行程序與I/O傳送串行進(jìn)

行；

DMA方式時(shí)，CPU與I/O設(shè)備并行工作，現(xiàn)行程序與I/O傳送并行進(jìn)行。

(4)程序查詢方式時(shí)，CPU主動(dòng)查詢I/O設(shè)備狀態(tài)；

程序中斷及DMA方式時(shí)，CPU被動(dòng)接受I/O中斷請(qǐng)求或DMA請(qǐng)求。

(5)程序中斷方式由于軟件額外開銷時(shí)間比較大，因此傳輸速度最慢；

程序查詢方式軟件額外開銷時(shí)間基本沒(méi)有，因此傳輸速度比中斷快；

DMA方式基本由硬件實(shí)現(xiàn)傳送，因此速度最快；

注意：程序中斷方式雖然CPU運(yùn)行效率比程序查詢高，但傳輸速度卻比程序查

詢慢。

(6)程序查詢接口硬件結(jié)構(gòu)最簡(jiǎn)單，因此最經(jīng)濟(jì)；

程序中斷接口硬件結(jié)構(gòu)稍微復(fù)雜一些，因此較經(jīng)濟(jì)；

DMA控制器硬件結(jié)構(gòu)最復(fù)雜，因此成本最高；

(7)程序中斷方式適用于中、低速設(shè)備的I/O交換；

程序查詢方式適用于中、低速實(shí)時(shí)處理過(guò)程；

DMA方式適用于高速設(shè)備的I/O交換；

討論：

問(wèn)題1：這里的傳送速度指I/O設(shè)備與主存間，還是I/O與CPU之間？

答：視具體傳送方式而定，程序查詢、程序中斷為I/O與CPU之間交換，

DMA為I/O與主存間交換。

問(wèn)題2：主動(dòng)性應(yīng)以CPU的操作方式看，而不是以I/O的操作方式看。

程序查詢方式：以緩沖器容量（塊、二進(jìn)制數(shù)字）為單位傳送；x

x程序中斷方式：以向量地址中的數(shù)據(jù)（二進(jìn)制編碼）為單位傳送；

DMA：傳送單位根據(jù)數(shù)據(jù)線的根數(shù)而定；x

30.什么是多重中斷？實(shí)現(xiàn)多重中斷的必要條件是什么？

解：多重中斷是指：當(dāng)CPU執(zhí)行某個(gè)中斷服務(wù)程序的過(guò)程中，發(fā)生了更高

級(jí)、更緊迫的事件，CPU暫?，F(xiàn)行中斷服務(wù)程序的執(zhí)行，轉(zhuǎn)去處理該事件的中

斷，處理完返回現(xiàn)行中斷服務(wù)程序繼續(xù)執(zhí)行的過(guò)程。

實(shí)現(xiàn)多重中斷的必要條件是：在現(xiàn)行中斷服務(wù)期間，中斷允許觸發(fā)器為1,

即開中斷。

補(bǔ)充題：

一、某CRT顯示器可顯示64種ASCH字符，每幀可顯示72字x24排；

每個(gè)字符字形采用7x8點(diǎn)陣，即橫向7點(diǎn)，字間間隔1點(diǎn)，縱向8點(diǎn)，排間間

隔6點(diǎn)；幀頻50Hz,采取逐行掃描方式。假設(shè)不考慮屏幕四邊的失真問(wèn)題，且

行回掃和幀回掃均占掃描時(shí)間的20%,問(wèn)：

1）顯存容量至少有多大？

2）字符發(fā)生器（ROM）容量至少有多大？

3）顯存中存放的是那種信息？

4）顯存地址與屏幕顯示位置如何對(duì)應(yīng)？

5）設(shè)置哪些計(jì)數(shù)器以控制顯存訪問(wèn)與屏幕掃描之間的同步？它們的模各是

多少？

6）點(diǎn)時(shí)鐘頻率為多少？

解：1）顯存最小容量=72x24x8=1728B

2）ROM最小容量=64x8行x