2021年揚(yáng)州大學(xué)廣陵學(xué)院軟件工程專業(yè)《計(jì)算機(jī)組成原理》科目期末試卷A(有答案)

2021年揚(yáng)州大學(xué)廣陵學(xué)院軟件工程專業(yè)《計(jì)算機(jī)組成原理》科目期末試卷A（有答案）一、選擇題1、一個(gè)存儲(chǔ)器的容量假定為M×N，若要使用I×k的芯片（I<M，k<N），需要在字和位方向上同時(shí)擴(kuò)展，此時(shí)共需要（）個(gè)存儲(chǔ)芯片。A.M×NB.（M/I）×（N/k）C.M/I×M/ID.M/I×N/k2、某機(jī)器的主存儲(chǔ)器共32KB，由16片16K×l位（內(nèi)部采用128×128存儲(chǔ)陣列）的DRAM芯片字和位同時(shí)擴(kuò)展構(gòu)成。若采用集中式刷新方式，且刷新周期為2ms，那么所有存儲(chǔ)單元刷新一遍需要（）個(gè)存儲(chǔ)周期。A.128B.256C.1024D.163843、在C語言程序中，以下程序段最終的f值為（）。Floatf=2.5+1e10；f=f-1e10；A.2.5B.250C.0D.3.54、float型數(shù)據(jù)常用IEEE754單精度浮點(diǎn)格式表示。假設(shè)兩個(gè)float型變量x和y分別存放在32位寄存器fl和f2中，若（fl）=CC900000H，（f2）=BOC00000H，則x和y之間的關(guān)系為（）。A.x<y且符號(hào)相同B.x<y符號(hào)不同C.x>y且符號(hào)相同D.x>y且符號(hào)不同5、當(dāng)滿足下列（）時(shí)，x>-1/2成立。A.x1必須為l，x2~x4至少有一個(gè)為1B.x1必須為1，x2~x4任意C.x1必須為0，x2~x4至少有一個(gè)為1D.x1必須為0，X2~x4任意6、假設(shè)某存儲(chǔ)器總線采用同步通信方式，時(shí)鐘頻率為50MHz，每個(gè)總線事務(wù)以突發(fā)方式傳輸8個(gè)字，以支持塊長(zhǎng)為8個(gè)字的Cache行讀和Cache行寫，每字4B.對(duì)于讀操作，方式順序是1個(gè)時(shí)鐘周期接收地址，3個(gè)時(shí)鐘周期等待存儲(chǔ)器讀數(shù)，8個(gè)時(shí)鐘周期用于傳輸8個(gè)字。請(qǐng)問若全部訪問都為讀操作，該存儲(chǔ)器的數(shù)據(jù)傳輸速率為（）。A.114.3MB/sB.126.0MB/sC.133.3MB/sD.144.3MB/s7、在計(jì)數(shù)器定時(shí)查詢方式下，正確的描述是（）。A.總線設(shè)備的優(yōu)先級(jí)可變B.越靠近控制器的設(shè)備，優(yōu)先級(jí)越高C.各設(shè)備的優(yōu)先級(jí)相等D.對(duì)硬件電路故障敏感8、程序P在機(jī)器M上的執(zhí)行時(shí)間是20s，編譯優(yōu)化后，P執(zhí)行的指令數(shù)減少到原來的70%，而CPl增加到原來的1.2倍，則P在M上的執(zhí)行時(shí)間是（）。A.8.4sB.11.7sC.14sD.16.8s9、指令寄存器的位數(shù)取決（）。A.存儲(chǔ)器的容量B.指令字長(zhǎng)C.機(jī)器字長(zhǎng)人D.存儲(chǔ)字長(zhǎng)10、微指令大體可分為兩類：水平型微指令和垂直型微指令。下列幾項(xiàng)中，不符合水平型微指令特點(diǎn)的是（）。A.執(zhí)行速度快B.并行度較低C.更多地體現(xiàn)了控制器的硬件細(xì)節(jié)D.微指令長(zhǎng)度較長(zhǎng)11、下列關(guān)于超標(biāo)量流水線特性的敘述中，正確的是（）。I.能縮短流水線功能段的處理時(shí)間II.能在一個(gè)時(shí)鐘周期內(nèi)同時(shí)發(fā)射多條指令I(lǐng)II.能結(jié)合動(dòng)態(tài)調(diào)度技術(shù)提高指令執(zhí)行并行性A.僅IIB.僅I、IIIC.僅I、IID.I、II、III12、某指令系統(tǒng)指令字長(zhǎng)為8位，每一地址碼長(zhǎng)3位，用擴(kuò)展操作碼技術(shù)。若指令系統(tǒng)具有兩條二地址指令、10條零地址指令，則最多有（）條一地址指令。A.20B.14C.10D.613、假設(shè)寄存器R中的數(shù)值為200，主存地址為200和300的地址單元中存放的內(nèi)容分別是300和400，則（）訪問到的操作數(shù)為200。I.直接尋址200Ⅱ.寄存器間接尋址（R）Ⅲ.存儲(chǔ)器間接尋址（200）Ⅳ.寄存器尋址RA.I、IⅣB.Ⅱ、ⅢC.Ⅲ、IVD.只有Ⅳ14、某計(jì)算機(jī)系統(tǒng)中，假定硬盤以中斷方式與處理器進(jìn)行數(shù)據(jù)輸入/輸出，以16位為傳輸單位，傳輸率為50KB/s，每次傳輸?shù)拈_銷（包括中斷）為100個(gè)CPU時(shí)鐘，處理器的主頻為50MHz，請(qǐng)問硬盤數(shù)據(jù)傳送時(shí)占處理器時(shí)間的比例是（）。A.10%B.56.8%C.5%D.50%15、下列選項(xiàng)中，用于設(shè)備和設(shè)備控制器（I/O接口）之間互連的接口標(biāo)準(zhǔn)是（）。A.PCIB.USBC.AGPD.PCI-Express二、填空題16、存儲(chǔ)_______并按_______順序執(zhí)行，這是馮·諾依曼型計(jì)算機(jī)的工作原理。17、由于存儲(chǔ)器芯片的容量有限，所以往往需要在______和______兩方面進(jìn)行擴(kuò)充才能滿足實(shí)際需求。18、直接內(nèi)存訪問（DM）方式中，DM控制器從CPU完全接管對(duì)_______的控制，數(shù)據(jù)交換不經(jīng)過CPU，而直接在內(nèi)存和_______之間進(jìn)行。19、外圍設(shè)備大體分為輸入設(shè)備，輸出設(shè)備，_________設(shè)備，_________設(shè)備，_________設(shè)備五大類。20、字節(jié)多路通道可允許多個(gè)設(shè)備進(jìn)行_______型操作，數(shù)據(jù)傳送單位是_______21、主存儲(chǔ)器容量通常以MB表示，其中M=______，B=______硬盤容量通常以GB表示，其中G=______.22、尋址方式按操作數(shù)的物理位置不同，多使用_______型和_______型，前者比后者執(zhí)行速度快。23、一位十進(jìn)制數(shù)，用BCD碼表示需要________位二進(jìn)制碼，用ASCII碼表示需要________位二進(jìn)制碼。24、總線仲裁部件通過采用________策略或________策略，選擇其中一個(gè)主設(shè)備作為總線的下次，接管總線控制權(quán)。25、DMA控制器訪采用以下三種方法：________、________、________三、名詞解釋題26、移碼：27、LCD：28、小數(shù)端：29、猝發(fā)轉(zhuǎn)輸方式：四、簡(jiǎn)答題30、試比較程序查詢方式、程序中斷方式和DMA方式對(duì)CPU工作效率的影響。31、簡(jiǎn)述同步總線的定時(shí)方式。32、什么是“程序訪問的局部性”？存儲(chǔ)系統(tǒng)中哪一級(jí)采用了程序訪問的局部性原理？33、比較水平微指令與垂直微指令的優(yōu)缺點(diǎn)。五、計(jì)算題34、一個(gè)16K×16位的存儲(chǔ)器，有l(wèi)K×4位的DRAM芯片，內(nèi)部結(jié)構(gòu)由64×64構(gòu)成，試問：1）采用異步刷新方式，如果最大刷新間隔為2ms，則相鄰兩行之間的刷新間隔是多少？2）如果采用集中刷新方式，則存儲(chǔ)器刷新一遍最少用多少個(gè)存儲(chǔ)周期？設(shè)存儲(chǔ)器的存儲(chǔ)周期為0.5us，“死區(qū)”占多少時(shí)間？“死時(shí)間率”為多少（刷新周期為2ms）？35、設(shè)存儲(chǔ)字長(zhǎng)和指令字長(zhǎng)均為24位，若指令系統(tǒng)可完成108種操作，且具有直接、一一次間接尋址、多次間接尋址、變址、基址、相對(duì)和立即這7種尋址方式，則可在保證最大范圍內(nèi)直接尋址的前提下，指令字中操作碼占幾位？尋址特征位占幾位？可直接尋址的范圍是多少？一次間接尋址的范圍是多少？多次間接尋址的范圍又是多少？36、某計(jì)算機(jī)的字長(zhǎng)為16位，存儲(chǔ)器按字編址，訪存指令格式為16位，其中5位操作碼，3位尋址方式字段，分別表示立即尋址、直接尋址、間接尋址、變址尋址和相對(duì)尋址這5種，8位地址碼字段。設(shè)PC和Rx分別為程序計(jì)數(shù)器和變址寄存器（其中變址寄存器的位數(shù)為16位）。試問：1）該格式能定義多少種指令？2）各種尋址方式的尋址范圍大小是多少？3）寫出各種尋址方式的有效地址EA的計(jì)算式。六、綜合題37、用16K×16位的SRAM芯片構(gòu)成64K×32位的存儲(chǔ)器。要求畫出該存儲(chǔ)器的組成邏輯框圖。38、采用微程序控制器的某計(jì)算機(jī)在微程序級(jí)采用兩級(jí)流水線，即取第i+1條微指令與執(zhí)行第i條微指令同時(shí)進(jìn)行。假設(shè)微指令的執(zhí)行時(shí)間需要40ns，試問：1）若控制存儲(chǔ)器選用讀出時(shí)間為30ns的ROM，在這種情況下微周期為多少？并畫出微指令執(zhí)行時(shí)序圖。2）若控制存儲(chǔ)器選用讀出時(shí)間為50ns的ROM，在這種情況下微周期為多少？并畫出微指令執(zhí)行時(shí)序圖。39、設(shè)某機(jī)器共能完成120種操作，CPU共有8個(gè)通用寄存器，且寄存器都為12位。主存容量為16K字（機(jī)器采用按字尋址），采用寄存器-存儲(chǔ)器型指令。1）欲使指令可直接訪問主存的任意地址，指令字長(zhǎng)應(yīng)取多少位？2）若在上述設(shè)計(jì)的指令字中設(shè)置一尋址特征位X，且X=0表示某個(gè)寄存器作為基址寄存器，試畫出指令格式。試問采用基址尋址可否訪問主存的任意單元？為什么？如不能，提出一種方案，使得指令可訪問主存的任意位置。3）若存儲(chǔ)字長(zhǎng)等于指令字長(zhǎng)，且主存容量擴(kuò)大到64K字，在不改變硬件結(jié)構(gòu)的前提下，可采用什么方法使得指令可訪問存儲(chǔ)器的任意位置。

參考答案一、選擇題1、C2、A3、C4、A5、A6、C7、A8、D9、B10、B11、C12、B13、D14、C15、B二、填空題16、程序地址17、存取時(shí)間存儲(chǔ)周期存儲(chǔ)器帶寬18、總線I/O設(shè)備（或輸入輸出設(shè)備）19、外存數(shù)據(jù)通信過程控制20、傳輸字節(jié)21、2208位（1個(gè)字節(jié)）23022、RRRS23、4724、優(yōu)先級(jí)公平主方25、停止CPU訪問周期挪用DMA和CPU交替訪內(nèi)三、名詞解釋題26、移碼：帶符號(hào)數(shù)據(jù)表示方法之一，符號(hào)位用1表示正，0表示負(fù)，其余位與補(bǔ)碼相同。27、LCD：液晶顯示器。28、小數(shù)端：將最低字節(jié)存到小地址位置.29、猝發(fā)轉(zhuǎn)輸方式：在一個(gè)總線周期內(nèi)傳輸存儲(chǔ)地址連續(xù)的多個(gè)數(shù)據(jù)字的總線傳輸方式。四、簡(jiǎn)答題30、答：程序查詢方式使CPU和I/0設(shè)備處于串行工作狀態(tài)，CPU工作效率不高程序中斷方式CPU效率較高DMA方式進(jìn)一步提高了CPU的資源利用率，31、答：規(guī)定固定的傳輸率，每隔一定的時(shí)間進(jìn)行一次數(shù)據(jù)傳遞，一直到傳輸完畢。這是一種比較簡(jiǎn)單的通信方式，主要適合傳輸速度固定或者差異比較小的情況。32、答：程序運(yùn)行的局部性原理指：在一小段時(shí)間內(nèi)，最近被訪問過的程序和數(shù)據(jù)很可能再次被訪問；在空間上，這些被訪問的程序和數(shù)據(jù)往往集中在一小片存儲(chǔ)區(qū)；在訪問順序上，指令順序執(zhí)行比轉(zhuǎn)移執(zhí)行的可能性大（大約5：1）。存儲(chǔ)系統(tǒng)中Cache一主存層次采用了程序訪問的局部性原理，33、答：（1）水平型微指令并行操作能力強(qiáng)、效率高、靈活性強(qiáng)，垂直型微指令則較差。（2）水平型微指令執(zhí)行一條指令的時(shí)間短，垂直型微指令執(zhí)行時(shí)間長(zhǎng)。（3）由水平型微指令解釋指令的微程序，具有微指令字比較長(zhǎng)，但微程序短的特點(diǎn)，而垂直型微指令正好相反。（4）水平型微指令用戶難以掌握，而垂直型微指令與指令比較相似，相對(duì)來說比較容易掌握五、計(jì)算題34、解析：不論采用何種刷新方式，刷新都是從單個(gè)芯片的存儲(chǔ)容量著手。1）采用異步刷新方式，在2ms時(shí)間內(nèi)把芯片的64行刷新一遍，相鄰兩行之間的刷新間隔=2ms/64=31.25μs，可取的刷新間隔為31μs。2）如果采用集中刷新方式，則存儲(chǔ)器刷新一遍最少用64個(gè)存儲(chǔ)周期，因?yàn)榇鎯?chǔ)器的存儲(chǔ)周期為0.5μs，則“死區(qū)”=0.5μs×64=32μs，“死時(shí)間率”=32μs/2000μs×100%=l.6%。35、解析：1）由于此指令系統(tǒng)可完成108種操作，因此指令字中的操作碼占7位（27=128）。2）由于指令系統(tǒng)中有7種尋址方式，因此尋址特征位占3位。3）由于地址碼的位數(shù)為24-7-3=14位，因此直接尋址的范圍為214。4）由于存儲(chǔ)字長(zhǎng)為24位，因此一次間接尋址的范圍為224。5）由于多次間接尋址需要使用一位來標(biāo)志是否間接尋址完畢，因此只有23位用做尋址，尋址范圍為223。36、解析：1）5位操作碼可表示25=32種不同的指令。2）各種尋址方式的尋址范圍大小如下。立即數(shù)尋址方式：只能訪問唯一的一個(gè)數(shù)據(jù)。直接尋址方式：用地址碼表示存儲(chǔ)器地址，8位地址碼可以有28=256個(gè)數(shù)據(jù)字。間接尋址方式需要分為兩種（特別注意）：①一次間接尋址：用地址碼表示地址的存儲(chǔ)位置，存儲(chǔ)器中16位的地址可以有216=64K大小的尋址范圍。②多次間接尋址：多次間接尋址需要使用一位來表示是否為最后一次間接尋址，可以有215=32K大小的尋址范圍。變址尋址方式：用地址碼表示地址的偏移量，地址在寄存器中，16位變址寄存器的尋址范圍是216。相對(duì)尋址方式：尋址范圍是PC值附近的字，8位地址偏移量可對(duì)PC附近的256個(gè)數(shù)據(jù)字進(jìn)行尋址，即尋址范圍是256個(gè)數(shù)據(jù)字。3）設(shè)地址碼位A，各尋址方式的有效地址見表六、綜合題37、解析：所需芯片總數(shù)（64K×32）/（16K×16）=8片，因此存儲(chǔ)器可分為4個(gè)模塊（圖中用橢圓標(biāo)示出來了），每個(gè)模塊16K×32位，各模塊通過A15、A14進(jìn)行2-4譯碼38、解析：在執(zhí)行本條微指令的同時(shí)，預(yù)取下一條微指令。因?yàn)檫@兩個(gè)操作是在兩個(gè)完全不同的部件中執(zhí)行的，所以這種重疊是完全可行的。取微指令的時(shí)間與執(zhí)行微指令的時(shí)間哪個(gè)長(zhǎng)，就以它作為微周期1）若控制存儲(chǔ)器選用讀出時(shí)間為30ns的ROM，微指令執(zhí)行時(shí)序圖如圖a所示。因?yàn)槿〉趇+1條微指令與執(zhí)行第i條微指令同時(shí)進(jìn)行，所以取微指令的讀出時(shí)間為30ns，而微指令的執(zhí)行時(shí)間需要40ns。這種情況下微周期取最長(zhǎng)的時(shí)間，即40ns。2）若控制存儲(chǔ)器選用讀出時(shí)間為50ns的ROM，微指令執(zhí)行時(shí)序圖如圖b所示。這種情況下微周期需取50ns。39、解析：1）首先，操作碼可以確定為7位；8個(gè)通用寄存器需要3位來表示；訪問16K字的主存也需要14位，故指令字長(zhǎng)需要7+3+14=24位，指令格式如下：2）由于增加了一位尋址特征位，且基址寄存器使用了通用寄存器，因此