第二章 微型計算機基礎(chǔ)

￥

第2章微型計算機基礎(chǔ)

★★

*

1

gg?

微型機的構(gòu)成及工作原理

8088/8086CPU的結(jié)構(gòu)及工作原理

系統(tǒng)總線

★

?2

§2.1微型機的基本結(jié)構(gòu)

CALU

「微處理器1控制器

主機J存儲器I寄存器

r[i/o接口

[總線

1硬件系統(tǒng)《

.(「鍵建、鼠標(biāo)

微

型

機

計〔外設(shè)顯示器

算J

統(tǒng)

系I軟驅(qū)、硬盤、光驅(qū)

〔打印機、掃描儀

、軟件系統(tǒng)X系統(tǒng)軟件★

軟件余-允1應(yīng)用軟件、丁

3

微型計算機的基本結(jié)構(gòu)

微型計算機的概念結(jié)構(gòu)由運算器、控制器、

存儲器、輸入輸出系統(tǒng)等幾個部分組成。

從功能部件上分：微型計算機的硬件系統(tǒng)

結(jié)構(gòu)主要由CPU、存儲器(RAMROM)、

I/O接口、I/O設(shè)備、總線組成。

■*★

*4

Addressbus,AB

CPU

Databus,DB

Controlbus,CB

I/O接口外設(shè)

CPU

計算機的控制中心，提供運算、判斷能力

構(gòu)成：ALU>CU>Registers(p29)

CPU的位數(shù)：4位、8位、16位、32位

是指一次能處理的數(shù)據(jù)的位數(shù)

★★

地址及繾(AB)

I地址緩沖器I

內(nèi)部總線

通用寄存器

堆棧指針(SP)

指令譯碼器(ID)

程序計數(shù)器(PC)

作控制器(OC)操作控

制信號

控制器

控制總線(CB)

圖2-3微處理器典型結(jié)構(gòu)示意圖7

存儲器

內(nèi)存單元的地址和內(nèi)容

內(nèi)存容量

內(nèi)存的操作

內(nèi)存的分類

★8

內(nèi)存單元的地址和內(nèi)容

內(nèi)存包含有很多內(nèi)存單元（每個內(nèi)存單元包含8bit）,為區(qū)

分不同的內(nèi)存單元，計算機對每個內(nèi)存單元進(jìn)行編號，

內(nèi)存單元的編號就稱為內(nèi)存單元地址

內(nèi)存單內(nèi)存單

元地址、、元內(nèi)容

9

內(nèi)存容量

8088/8086的內(nèi)存地址編排為

OOOOO"FFFFFH

★十

10

讀：將內(nèi)存單元的內(nèi)容取入CPU,原單元內(nèi)容不改變;

寫：CPU將信息放入內(nèi)存單元，單元中原內(nèi)容被覆蓋;

內(nèi)存的讀寫的步驟為:

11

③

10010111

00000100

1)CPU把要讀的內(nèi)存單元的地址放到AB上

2)CPU發(fā)出讀寫命令

3)數(shù)據(jù)從指定的單元讀出到DB★年

4)CPU緊接著從DB上取回數(shù)據(jù)/12

地址

(1)(2)

00100110

0000100000

地

址

譯

碼

器

?CPU把要寫的內(nèi)存單元的地址放到AB上

?CPU緊接著把要寫入的數(shù)據(jù)放到DB上

?CPU發(fā)出寫命令i

?數(shù)據(jù)被寫入指定的單元上

輜B/輸出接口

簡寫為I/O接口，是CPU與外部設(shè)備間的橋梁

★￥

14

總線BUS

?連接多個功能部件的一組公共信號線

?地址總線AB（單向）：用來傳送CPU輸出的地址

信號，確定被訪問的存儲單元、I/O端口。地址線的

根數(shù)決定了CPU的尋址范圍。

CPU的尋址范圍=2%n為地址線根數(shù)

?數(shù)據(jù)總線DB（雙向）：在CPU與存儲器、I/O接口

之間數(shù)據(jù)傳送的公共通路。數(shù)據(jù)總線的條數(shù)決定

CPU一次最多可以傳送的數(shù)據(jù)寬度。

?控制總線CB（雙向）：用來傳送各種控制信號**

15

2.1.2微型機的工作過程

程序預(yù)先存放在計算機的存儲器中，計算機按程序

的流程自動地連續(xù)取出指令并執(zhí)行之。

為實現(xiàn)自動連續(xù)地執(zhí)行程序，控制器內(nèi)設(shè)置有程序

計數(shù)器PC,它可根據(jù)指令的長度自動增量（總是指

向下一條指令）。只要給出程序中第一條指令的地

址，控制器就可依據(jù)程序中的指令順序地取指令、

譯碼、執(zhí)行指令，直到完成。

★★

★16

執(zhí)行指令的三個基本步驟:

1丁

取指令；PC增量，指向

下條指令

譯碼

執(zhí)行

丁

★￥

17

例：計算5+8(p35)

匯編語言程序?qū)?yīng)的機器指令對應(yīng)的操作

MOVAL,510110000將立即數(shù)1傳送到累加寄存器AL中

00000101

ADDAL,800000100計算兩個數(shù)的和，結(jié)果存放到AL中

00001000

MOV[0008],AL10100010將AL中的數(shù)傳送到0008地址單元

00001000

00000000

HLT11110100停機

18

§2.28088微處理器

主要內(nèi)容：

8088CPU外部引線及功能；

8088CPU的內(nèi)部結(jié)構(gòu)和特點；

各內(nèi)部寄存器的功能；

8088的工作時序。

?*

★19

2.2.1概述

8088、8086基本類似

16位CPU、AB寬度20位

差別：

指令預(yù)取隊列：8088為4字節(jié)，8086為6字節(jié)

數(shù)據(jù)總線引腳：8088有8根，8086有16根

8088為準(zhǔn)16位CPU,內(nèi)部DB為16位，但外部僅為

8位，16位數(shù)據(jù)要分兩次傳送

本課程主要介紹8088（IBMPC采用）★★

*20

8088CPU的兩種工作模式

8088可工作于兩種模式:

最小模式：

總線由芯片本身的引腳直接引出。僅需4片外圍芯

片便可構(gòu)成一個小型應(yīng)用系統(tǒng)，為單處理機模式。

最大模式：

系統(tǒng)總線由8088和總線控制器8288共同構(gòu)成。這

種模式下構(gòu)成的微型機除8088CPU以外，還可以

接一個協(xié)處理器8087,構(gòu)成多微處理器系統(tǒng)；

21

圖2-13最小的8088系統(tǒng)

22

指令的一般執(zhí)行過程:

取指令“指令譯碼，讀取操作數(shù)

，執(zhí)行指令——存放結(jié)果

★￥

23

8088以前的CPU采用串行工作方式:

CPU

BUS

1)CPU執(zhí)行指令時總線處于空閑狀態(tài)

2)

的完成

*

24

并行工作方式:

EU

BIU

BUS

25

8088的指令流水線

?EU不斷地從指令隊列中取出指令并執(zhí)行。

指令隊列出現(xiàn)空字節(jié)時，BIU就自動執(zhí)行一

次取指令周期，從內(nèi)存中取出后續(xù)的指令

代碼放入隊列中；當(dāng)遇到跳轉(zhuǎn)指令時，

BIU就使指令隊列復(fù)位，從新地址取出指令，

并立即傳給EU去執(zhí)行。

★￥

*26

結(jié)論

指令隊列的存在使EU和BIU兩個部分可

同時進(jìn)行工作，從而

?提高了CPU的效率；

?降低了對存儲器存取速度的要求

新型CPU將一條指令劃分成更多的階段，

以便可以同時執(zhí)行更多的指令，例如，

PHI為14個階段，P4為20個階段（超皴*

流水線）★,

2.2.38088CPU的31線及功金巨

引腳定義的方法可大致分為:

?每個引腳只傳送一種信息（即等）；

?引腳電平的高低代表不同的信號（io/W）；

?CPU工作于不同方式有不同的名稱和定義;

?分時復(fù)用引腳（的7?AD。等）;為了減少芯片的引腳,

8088的許多引腳具有雙重定義和功能，可以分時復(fù)用；即

在不同時刻，這些引線上的信號是不同的。

?引腳的輸入和輸出分別傳送不同的信息。

28

2.2.38088的外部引腳及其功能

?40條引腳,雙列直插式封裝

GNCL1u40Vcc

A14-239A]5

A13-338—A16/S3、

A12-437一A17/S4地址、段寄存器狀態(tài)復(fù)用；

36一

Au.5A18/S5s=o,S=IF,

35—65

系統(tǒng)狀態(tài)信號A-6A19/S6，

*10--一a/S4s3=00,ESS4s3=01,ss

-_wy""I

輸出；SS0

33一MN/MXHIGHS4s3=10,CSS4s3=11,DS

A8-8

AD-32—RD

79=0,最大模式

—

AD6-1031HOLD無功能

一

AD5-1130HLDA-RQ/GTO

ALE=1,地址AD-1229—WR_

4訪問輸入輸

信號;28一IO/MLOCK=1，

AD3-13

27一

DEN=0,數(shù)據(jù)AD2-14DT/R工數(shù)據(jù)傳送方向控制信

AD-26一

t15DENS]號，

信號；25

AD0-16ALE-So

17=1,CPU發(fā)送數(shù)據(jù);

NMJINTAQS0

f.r1r八1/t-/、、J接收數(shù)據(jù);

?ICS23—TEST「QS1輸入信號，由

可屏蔽中斷請22一

CLK-19READY內(nèi)存或I/O設(shè)備據(jù);

求輸入信號；2021一RESET

GND-發(fā)出。r

29

頡與io/麗、DT/R共同決定了最小模式

下當(dāng)前總線周期的狀態(tài)。

IO/MDTIRSS0操作

100發(fā)中斷響應(yīng)信號

101讀I/O端口

110寫I/O端口

111暫停

000取指令

001讀內(nèi)存

010寫內(nèi)存

A

011無作用*

*30

表2?3復(fù)位后的內(nèi)部寄存器狀態(tài)

內(nèi)部寄存器內(nèi)容內(nèi)部寄存器內(nèi)容

CSFFFFHIP0000H

DS0000HFLAGS0000H

SS0000H其余寄存器0000H

ES0000H指令隊列

31

主要引線(最小模式下)

>8088是工暫最小還是最大模式由MN/MX端狀態(tài)

決定：MN屈=0時工作于最大模式，反之工作于

最小模式。

數(shù)據(jù)信號線(DB)與地址信號線(AB)：

?AD7-AD0：三態(tài)，地址/數(shù)據(jù)復(fù)用線。ALE有效時輸出

地址的低8位。傳送數(shù)據(jù)信號時為雙向。

?A19-A16：三態(tài)，輸出。高4位地址信號，與狀態(tài)信號

S6?S3分時復(fù)用。

?A15?A8：三態(tài)，輸出。輸出8位地址信號。**

/32

主要的控制和狀態(tài)信號

?WR：三態(tài)，輸出。寫命令信號；

?恒_三態(tài)，輸出。讀命令信號；

IO/M：三態(tài)，輸出。指出當(dāng)前訪問的是存儲器還是I/O接

口。高：I/O接口，低：內(nèi)存

DEN：三態(tài)，輸出。低電平時，表示DB上的數(shù)據(jù)有效；

RESET：輸入，為高時，CPU執(zhí)行復(fù)位；

ALE^三態(tài)，輸出。高：AB地址有效；

DT/R：三態(tài)，輸出。數(shù)據(jù)傳送方向，高：CPU輸出，

低：CPU輸入★*

/33

［例］:

當(dāng)WR=1,RD=O,IO/M=0時，表示

CPU當(dāng)前正在進(jìn)行讀存儲器操作。

★￥

34

READY信號（輸入）:

用于協(xié)調(diào)CPU與存儲器、I/O接口之間的速度差異

READY信號由存儲器或I/O接口發(fā)出。

READY=O時，CPU就在T3后插入Tw周期，插入的

Tw個數(shù)取決于READY何時變?yōu)楦唠娖??！铩?/p>

十35

中斷請求和響應(yīng)信號

INTR：輸入，可屏蔽中斷請求輸入端。

高：有INTR中斷請求

NMI：輸入，非屏蔽中斷請求輸入端。

低9高，有NMI中斷請求

INTA：輸出，對INTR信號的響應(yīng)。

/36

總線保持信號

HOLD：總線保持請求信號輸入端。當(dāng)CPU

以外的其他設(shè)備要求占用總線時，

通過該引腳向CPU發(fā)出請求。

HLDA：輸出，對HOLD信號的響應(yīng)。為高

電平時，表示CPU已放棄總線控制

權(quán)，所有三態(tài)信號線均變?yōu)楦咦锠?/p>

?*

態(tài)O

★37

8088內(nèi)部由兩部分組成:

執(zhí)行單元(EU)executionunit

總線接口單兀(BIU)businterfaceunit

38

1.算術(shù)邏輯單1.段寄存器

TGALU>2.指令指針

.通用寄存器、寄存器

2通

3.指令隊列

3.標(biāo)志寄存器、用

寄4.地址加法器

4.EU控制電路;

存5.總線控制器

器

組

線

總

制

控

總線

邏

輯8

80

圖2-168088處理器內(nèi)部結(jié)構(gòu)框圖39

執(zhí)行單元EU

功能:執(zhí)行指令

從指令隊列中取指令代碼?譯碼

在ALU中完成數(shù)據(jù)的運算一＞運算結(jié)果

的特征保存在標(biāo)志寄存器FLAGS中。

■*★

*40

總線接口單元BIU

功能：

?從內(nèi)存中取指令送入指令預(yù)取隊列

?負(fù)責(zé)與內(nèi)存或輸入/輸出接口之間的數(shù)

據(jù)傳送

在執(zhí)行轉(zhuǎn)移程序時，BIU使指令預(yù)取隊列

復(fù)位，從指定的新地址取指令，并立即

傳給執(zhí)行單元執(zhí)行?！飆

*41

存儲器尋址

物理地址

?CPU送到AB上的20位的地址稱為物理

地址

?80：20根地址線，可尋址22。(1MB)

個存儲單元

42

物理地址

物理地址

-60000H

存儲器的操作完全基60001H

于物理地址。60002H

A問題：60003H

60004H

8088的內(nèi)部總線和內(nèi)

部寄存器均為16位，

如何生成20位地址？

★★

?解決：存儲器分段

43

存儲器如何分段?

①8086/8088系統(tǒng)中把可直接尋址的1兆的內(nèi)存空

間分為段的邏輯區(qū)域。每段的物理長度為64KB。

②每段的第一個內(nèi)存單元的物理地址稱為段起始

地址，段起始地址必須能被16整除，形式如

XXXXOH,XXXXH為段基址，即段起始地址的高16

位。段基址存在段寄存器CS、DS、SS、ES中。相

對于該段起始地址的字節(jié)數(shù)稱為偏移量；段基址和

段內(nèi)偏移量又稱為邏輯地址。段起始地址可由軟件

指定。

③每個段都由連續(xù)的存儲單元構(gòu)成，并且獨應(yīng)密

址。

44

邏輯地址

段基地址和段內(nèi)偏移量組成了邏輯地址

段基址偏移地址（偏移量）

格式為：段基址:段內(nèi)偏移量

T60000H

如：2000:0370H

段首地址V60002H

XXX…XXX0000

段基地址（16位）

物理地址二段基址X16+偏移地址

45

地址總線

16位段基址

XXXX0

XXXX偏移地址

地址加法器/

線

總

制

20位物理地址控

邏

輯

46

16位

段基址

段內(nèi)偏移

物理地址

20位

■BIU中的地址加法器用來實現(xiàn)邏輯地址到物理

地址的變換

■8088可同時訪問4個段，4個段寄存器指示了

每個段的基地址

8位

?------------------------------------A

OOOOOH

CS=0400H040001-h

p當(dāng)前代碼段64K

IP:

13FFFHJ

DS=2800H28000H〕

｝當(dāng)前數(shù)據(jù)段64K

37FFFHJ

SS=AOOOHA0000H1

SP:

［當(dāng)前堆棧段64K

BP:

ES=ACDOHACDOOH、

AFFFFH

;但前附加段64K

段可以重疊BCCFFH,

FFFFFH

48

［例］:

已知CS=1055H,DS=250AH,ES=2EF0H,SS=8FF0H,

DS段有一操作數(shù)，其偏移地址=0204H,

1）畫出各段在內(nèi)存中的分布

10550H

2）指出各段末地址

3）該操作數(shù)的物理地址=?

250A0H

解：各段分布及段首址見右圖所示。2EF00H

操作數(shù)的物理地址為：

250AHX10H+0204H=252A4H

8FF00H

SS

49

存儲器分段測試:

把1MB的地址空間順序分段，可以分成16個段:

00000?OFFFFH為第1段

?第3段

?第4段

?第16段

50

存儲器為什么要分段?

1.因為8088/8086的寄存器都是16位的，無法裝

載20位的物理地址，所以它采用了將地址空

間分段的方法；

2.方便存儲器的管理，采用分段甚至分頁來管

理，使得多個程序可以并行運行；

3.分段尋址允許程序在存儲器內(nèi)重定位（浮

動），可以把整個程序作為一個整體移到一

個新的區(qū)域。允許實模式編寫的程序在保護

模式下運行。程序當(dāng)中使用的地址都是邏輯

地址,■

51

8088的內(nèi)部寄存器

含14個16位寄存器，按功能可分為三類

「8個通用寄存器

4個段寄存器

〔2個控制寄存器

1、通用寄存器

數(shù)據(jù)寄存器（AX,BX,CX,DX）

地址指針寄存器（SP,BP）

變址寄存器（SLDI）

53

數(shù)據(jù)寄存器

088含4個16位數(shù)據(jù)寄存器，它們又可

分為8個8位寄存器，即:

?AX^^AH,AL

?BX=>BH,BL

?CX?>CH,CL

?DX?>DH,DL

常用來存放參與運算的操作數(shù)或運算結(jié)果★

54

數(shù)據(jù)寄存器特有的習(xí)慣用法

AX：累加器。多用于存放中間運算結(jié)果。所有

I/O指令必須都通過AX與接口傳送信息；

BX：基址寄存器。在間接尋址中用于存放基地址；

CX：計數(shù)寄存器。用于在循環(huán)或串操作指令中存

放循環(huán)次數(shù)或重復(fù)次數(shù)；

DX：數(shù)據(jù)寄存器。在32位乘除法運算時，存放

高16位數(shù)；在間接尋址的I/O指令中存放

I/O端口地址。★.

★55

地址指針寄存器

SP：堆棧指針寄存器，其內(nèi)容為棧頂?shù)?/p>

偏移地址；

BP：基址指針寄存器，常用于在訪問內(nèi)

存時存放內(nèi)存單元的偏移地址。

?￥

★56

BX與BP在應(yīng)用上的區(qū)別

作為通用寄存器，二者均可用于存放數(shù)據(jù);

作為基址寄存器，BX通常用于數(shù)據(jù)段，

一般與DS或ES搭配使用；

BP則通常用于堆棧段，與SS搭配使用。

★年

57

變址寄存器

?SI：源變址寄存器

?DI：目標(biāo)變址寄存器

變址寄存器常用于指令的間接尋址或變

址尋址。特別是在串操作指令中，用SI

存放源操作數(shù)的偏移地址，而用DI存放

目標(biāo)操作數(shù)的偏移地址。

58

2、段寄存器

用于存放邏輯段的段基地址（邏輯段的概念后面將要介紹）

cs：代碼段寄存器

代碼段用于存放指令代碼

DS：數(shù)據(jù)段寄存器

ES：附加段寄存器

數(shù)據(jù)段和附加段用來存放操作數(shù)

SS：堆棧段寄存器

堆棧段用于存放返回地址，保存寄存器內(nèi)容,

傳遞參數(shù)

3、控制寄存器

IP：指令指針寄存器，其內(nèi)容為下一條

要執(zhí)行的指令的偏移地址

?FLAGS：標(biāo)志寄存器

?狀態(tài)標(biāo)志：存放運算結(jié)果的特征

?控制標(biāo)志：控制某些特殊操作

[6個狀態(tài)標(biāo)志位(CF,SF,AF,PF,OF,ZF)

〔3個控制標(biāo)志位(IF,TF,DF)

60

?采用并行流水線工作方式

?對內(nèi)存空間實行分段管理：

＞每段大小為64KB

＞段地址寄存器指示段的首地址

＞用段地址和段內(nèi)偏移實現(xiàn)對1MB空間的尋址

分段尋址允許程序在存儲器內(nèi)重定位（浮動）；

?支持多處理器系統(tǒng)；

片內(nèi)沒有浮點運算部件，浮點運算由數(shù)學(xué)協(xié)處理器8087支

持（也可用軟件模擬）

注:80486DX以后的CPU均將數(shù)學(xué)協(xié)處理器作為糕準(zhǔn)部卜

件集成到CPU內(nèi)部4

二62

五、工作時序

?時序的概念：CPU各引腳信號在時間上的關(guān)系。

?時鐘周期：每個時鐘脈沖的持續(xù)時間成為一個時鐘周期，

用「表示，由時鐘發(fā)生器產(chǎn)生，是CPU工作的基本時間單位。

PC/XT時鐘頻率4.77MHz,時鐘周期是210ns。

?總線周期：CPU完成一次訪問內(nèi)存（或接口）操作所需要的

時間。8088執(zhí)行存儲器讀或存儲器寫操作需用4個時鐘周

期。8088的總線周期由4個時鐘周期組成，稱為Tl、T2、

T3、T4狀態(tài)；

指令周期P：由若干個總線周期組成。是從取指令開始到指

令執(zhí)行完畢所需要的時間?！铮?/p>

63

MN/M

XIO/KT

用）

WR

ALE

8088

9JSA_A

|［鐘發(fā)1916

CLK?一個典型的總線周期

衽器

RES

RESET▲A

I8284A15-A8

一個總線周期

64

圖2-218088讀總線周期

圖2-228088寫總線周期

AK?Ag）_一（地址輸出一）-------

AD,?AD。（地址輸出Y數(shù)據(jù)輸入）----------

ALE

IO/M低電平=寫存儲器，高電平=寫1平接口Y

利用READY信號，使CPU達(dá)到可靠地

讀寫內(nèi)存和I/O接口的目的

DEN

66

4概述

總線：

是一組導(dǎo)線和相關(guān)的控制、驅(qū)動電路的

集合。是計算機系統(tǒng)各部件之間傳輸?shù)?/p>

址、數(shù)據(jù)和控制信息的公共通道。

"地址總線(AB)

＜數(shù)據(jù)總線(DB)

、控制總線(CB)★￥

★68

總線分類

按相對「片內(nèi)總線

CPU的位置”〔片外總線

"CPU總線:CPU(9外圍部件

按層次

＜系統(tǒng)總線:主機＜91/0接口

結(jié)構(gòu)

:外部總線:微機(9外設(shè)

69

總線結(jié)構(gòu)

單總線結(jié)構(gòu)

簡單，但總線競爭嚴(yán)重

多總線結(jié)構(gòu)

面向CPU的雙總線結(jié)構(gòu)

雙總線結(jié)構(gòu)

面向主存的雙總線結(jié)構(gòu)

多總線結(jié)構(gòu)

★￥

★71

在多總線結(jié)構(gòu)中，以雙總線結(jié)構(gòu)為主;

(1)面向CPU的雙總線結(jié)構(gòu)

★72

(2)面向主存儲器的雙總線結(jié)構(gòu)

系統(tǒng)總線

73

三、常見的系統(tǒng)總線

①物理特性

物理特性指的是總線物理連接的方式。包括總線的根

數(shù)、總線的插頭、插座是什么形狀的、引腳是如何

排列的等。例如IBMPC/XT機的總線共62根線，分

兩排編號。當(dāng)插件板插到槽中后，左面是B面，引

腳排列順序是B1—B31,右面是A面，引腳排列順

序是A1—A31,A面是兀件面。

*75

②功能特性

功7輻性描寫的是這一組總線中每一根線的功能

是什么。從功能上看，總線分成三組：地址總線，

數(shù)據(jù)總線和控制總線。

③電器特性

電器特性定義每一根線上信號的傳遞方向、有效

電平范圍。地址線和數(shù)據(jù)線都是高電平有效?？刂?/p>

線低電平有效。

★年

★76

④時間特性

時間特性定義了每根線在什么時間有效。

也就是說用戶什么時間可以用總線上的信號、

或者用戶什么時候把信號提供給總線，CPU才

能正確無誤地使用。

★

*77

總線的性能指標(biāo)

總線的帶寬：每秒鐘傳送多少字節(jié)，單位是字節(jié)/秒

(B/s),或MB/s

總線的寬度：總線同時傳送的數(shù)據(jù)位數(shù)，如16位、32

位、64位；

總線的工作頻率：就是總線的時鐘頻率MHz；

總線的帶寬BW二總線的寬度/8X總線的工作頻率/每

個總線周期的時鐘數(shù)；

★

*78

常見的系統(tǒng)總線:

?PC-XT總線：81年推出的基于8位機PC/X惘總線，稱

為PC總線；

ISA(IndustryStandardArchitecture)工業(yè)標(biāo)準(zhǔn)

體系結(jié)構(gòu)總線，98根，總線的寬度16位，工作頻率

8MHz,最大數(shù)據(jù)傳輸率是16MB/s；它是由IBM公司

在1984年為PC/AT(286)微型計算機定制的，也叫

AT總線，ISA插槽為黑色。它的低速總線特性限制了

多個設(shè)備共享資源，因此，到1990年逐漸被PCI插槽

代替。

★★

79

ISA總線插座插槽-般為主色片

PC-XT總線

80

EISA總裝：擴展工業(yè)標(biāo)準(zhǔn)總線。198根，總線二度32

位，是為32位的386機設(shè)計的。工作頻率8M,最大數(shù)

據(jù)傳輸率33M。EISA和ISA完全兼容?？Х壬?。

MCA(microchannelarchitecture)微通道總線結(jié)構(gòu)，

舊M公司專為PS/2系統(tǒng)開發(fā)。

PCI(PeripheralComponentInterconnect)局部總線

(外圍部件互聯(lián)總線)：PCI32的總線寬度32位，工

作頻率33M,最大數(shù)據(jù)傳輸率133MB/S,124針插槽。

PCI64采用188針插槽，總線寬度64位，工作頻至

66M,最大數(shù)據(jù)傳輸率528MB/S?！铩?/p>

★81

?特點:即插即用；白色。它在CPU和外圍設(shè)備之間提供了一條獨立的數(shù)據(jù)通

道，因而叫局部總線。它使得每種設(shè)備都能直接和CPU取得聯(lián)系。

?可以把PCI局部總線看作是一個獨立的處理器使用，

不局限于80X86o

PCI總線能支持高達(dá)10個外圍設(shè)備，其中的某些外圍

設(shè)備必須嵌入到系統(tǒng)主板上。

它支持總線主控方式,允許多處理機系統(tǒng)中的任何一

個微處理機成為總線主控設(shè)備，對總線操作進(jìn)行控

制。

?它與ISA、EISA微通道等多種總線兼容.★★

/82

支持5V和3.3V兩種擴充插槽：

PCI總線規(guī)定了三種不同種類的PCI板（一種是3.3V,

一種是5V,另一種是通用的），明確規(guī)定3.3VPCI

不能插到5V插槽內(nèi)，反之亦然，通用PCI板在兩種

類型的插槽上都能工作。

每一個PCI卡都配備有一個大小為256字節(jié)的配

置存儲器。其中的前64個字節(jié)為一個標(biāo)準(zhǔn)標(biāo)題內(nèi)容

簡介，其內(nèi)配備有有關(guān)PCI卡類型、制造廠家、版本、

卡的當(dāng)前狀態(tài)、Cache大小，總線延遲時間等信息。

余下的那192個字節(jié)信息則視不同卡而定?！铩?/p>

★83

芯片組

CPU的外圍控制芯片，通常為2片

兩種架構(gòu)：南北橋、HUB(加速中心)

?南北橋

-北橋——提供PCI橋接、AGP接口、CPU/主存/高速緩存的連接

-南橋——提供USB、IDE、FDD、HDD、串/并口及ISA橋接

例如:Intel440BX.VIA694(KT133)+686B等

?HUB

■GMCH——AGP接口、存儲器通道

-ICH——PCI橋接、IDE控制器、USB、串/并口

■FWH——系統(tǒng)BIOS、顯示BIOS、隨機數(shù)發(fā)生器

例如：Intel810、Intel815.Intel845等

85

2348088系統(tǒng)總線

最小模式一僅支持單處理器（p65圖2?32）

?主要解決的問題：

?地址與數(shù)據(jù)的分離

?地址鎖存

★年

86

圖2-218088讀總線周期

假設(shè)(DS)=3000H,(BX)=500CH,(3500cH)=9AH

執(zhí)行

信號變化過程：

T1T2T3T4

A19?AO上出現(xiàn)有效信號

■0011010100000000

1100

■(由CPU發(fā)出)

ALE上出現(xiàn)正脈沖信號

MEMR變低

D7?D0上出現(xiàn)有效信號

■10011010

■(由內(nèi)存送啜

MEMR變高，數(shù)據(jù)

88

MN/MX

IO/M—IO/M、

RDARD

WR—WR

ALEoE

+5V8088S8TTB

28

2

CLK8系0

時鐘發(fā)生器oE

sTB

READY統(tǒng)

RES8282

8284RESET總

I線

B--

S8ToE信

2號

AD7?AD>8

8286

D

A7

TI

D

DT/R--o

oE

DEN

89

圖2-328088的最小模式下的總線

匕小模式下

1、若8088CPU的驅(qū)動能力不夠，可以加上總線驅(qū)

動器74LS244進(jìn)行驅(qū)動；

2、按此構(gòu)成的系統(tǒng)總線還不能進(jìn)行DMA傳送；

★★

90

常用接口芯片介紹

8282/74LS373——具有三態(tài)輸出的鎖存器

?內(nèi)部包含8個D觸發(fā)器

?引腳］

-DI。?Db輸入

■DO。?DO7輸出

■STB鎖存信號

■OE輸出允許

?功能：

-STB=1鎖存數(shù)據(jù)

■OE=0將鎖存的數(shù)據(jù)輸出★*

*91

*92

圖2?348282具有三態(tài)輸出的鎖存器

總線驅(qū)動器

8286/74LS245——雙向數(shù)據(jù)總線驅(qū)動器

?引腳：

■A。?A7和％?B7雙向數(shù)據(jù)線

■OE輸出允許

■T方向控制

?功能：

■OE=0時，門導(dǎo)通；

■門導(dǎo)通時：T=0,B-A；T=1,A-B

*93

囹及何科紋鄒劭希

總線變動器

74LS244——三態(tài)門驅(qū)動器（含8個門）

?引腳：

■I工?區(qū)和0