《電工學》簡明第十三章省公開課金獎全國賽課一等獎微課獲獎課件

1第13章門電路和組合邏輯電路1/12622第13章門電路和組合邏輯電路13.1分立元件門電路13.3CMOS門電路13.2TTL門電路13.4組合邏輯電路分析和設計13.5加法器13.6編碼器2/126331.掌握基本門電路邏輯功效、邏輯符號、狀態(tài)表和邏輯表示式。了解TTL門電路、CMOS門電路特點;3.會分析和設計簡單組合邏輯電路;了解加法器、編碼器等慣用組合邏輯電路工作原理和功效;本章要求：2.會用邏輯代數(shù)基本運算法則化簡邏輯函數(shù);第13章門電路和組合邏輯電路3/12644模擬信號：隨時間連續(xù)改變信號模擬信號數(shù)字信號電子電路中信號模擬信號正弦波信號t三角波信號t4/12655

處理模擬信號電路稱為模擬電路。如整流電路、放大電路等，重視研究是輸入和輸出信號間大小及相位關系。

在模擬電路中，晶體管三極管通常工作在放大區(qū)。脈沖信號

是一個躍變信號，而且連續(xù)時間短暫。尖頂波t矩形波t5/12666

處理數(shù)字信號電路稱為數(shù)字電路，它重視研究是輸入、輸出信號之間邏輯關系。

在數(shù)字電路中，晶體管普通工作在截止區(qū)和飽和區(qū)，起開關作用。脈沖信號正脈沖：脈沖躍變后值比初始值高負脈沖：脈沖躍變后值比初始值低如：0+3V0-3V正脈沖0+3V0-3V負脈沖6/1267713.1

基本門電路及其組合

邏輯門電路是數(shù)字電路中最基本邏輯元件。

所謂門就是一個開關，它能按照一定條件去控制信號經(jīng)過或不經(jīng)過。門電路輸入和輸出之間存在一定邏輯關系(因果關系)，所以門電路又稱為邏輯門電路。13.1.1邏輯門電路基本概念

基本邏輯關系為“與”、“或”、“非”三種。

下面經(jīng)過例子說明邏輯電路概念及“與”、“或”、“非”意義。7/12688220V+-

設：開關斷開、燈不亮用邏輯“0”表示，開關閉合、燈亮用邏輯“1”表示。邏輯表示式：

Y=A?B1.“與”邏輯關系“與”邏輯關系是指當決定某事件條件全部具備時，該事件才發(fā)生。000101110100ABYBYA狀態(tài)表8/12699BY220VA+-2.“或”邏輯關系

“或”邏輯關系是指當決定某事件條件之一具備時，該事件就發(fā)生。邏輯表示式：

Y=A+B狀態(tài)表000111110110ABY9/12610103.“非”邏輯關系

“非”邏輯關系是否定或相反意思。邏輯表示式：Y=A狀態(tài)表101AY0Y220VA+-R10/1261111基本邏輯關系與或非非邏輯運算非

邏輯狀態(tài)表邏輯式：F=A

AF0110或邏輯運算邏輯式：F=A+B或

邏輯狀態(tài)表

ABF000011101111與邏輯運算邏輯式：F=A?B與邏輯狀態(tài)表ABF00001010011111/1261212

由電子電路實現(xiàn)邏輯運算時，它輸入和輸出信號都是用電位（或稱電平）高低表示。高電平和低電平都不是一個固定數(shù)值，而是有一定改變范圍。

門電路是用以實現(xiàn)邏輯關系電子電路，與前面所講過基本邏輯關系相對應。

門電路主要有：與門、或門、非門、與非門、或非門、異或門等。13.1.2分立元件基本邏輯門電路12/1261313

電平高低普通用“1”和“0”兩種狀態(tài)區(qū)分，若要求高電平為“1”，低電平為“0”則稱為正邏輯。反之則稱為負邏輯。若無特殊說明，均采取正邏輯。100VUCC高電平低電平13/12614開關元件二極管反向截止：開關接通開關斷開三極管（C,E)飽和區(qū)：

截止區(qū)：開關接通CEB開關斷開

正向導通：

CEB門(電子開關)滿足一定條件時，電路允許信號經(jīng)過

開關接通。開門狀態(tài)：關門狀態(tài)：條件不滿足時，信號通不過

開關斷開。14/12615151.二極管“與”門電路(1)電路(2)工作原理輸入A、B、C全為高電平“1”，輸出Y為“1”。輸入A、B、C不全為“1”，輸出Y

為“0”。0V0V0V0V0V3V+12VRDADCABYDBC3V3V3V0V00000010101011001000011001001111ABYC“與”門邏輯狀態(tài)表0V3V15/12616161.二極管“與”門電路(3)邏輯關系：“與”邏輯即：有“0”出“0”，

全“1”出“1”Y=ABC邏輯表示式：

邏輯符號：&ABYC00000010101011001000011001001111ABYC“與”門邏輯狀態(tài)表16/12617172.二極管“或”門電路(1)電路0V0V0V0V0V3V3V3V3V0V00000011101111011001011101011111ABYC“或”門邏輯狀態(tài)表3V3V-12VRDADCABYDBC(2)工作原理輸入A、B、C全為低電平“0”，輸出Y為“0”。輸入A、B、C有一個為“1”，輸出Y

為“1”。17/12618182.二極管“或”門電路(3)邏輯關系：“或”邏輯即：有“1”出“1”，

全“0”出“0”Y=A+B+C邏輯表示式：邏輯符號：ABYC>100000011101111011001011101011111ABYC“或”門邏輯狀態(tài)表18/12619193.晶體管“非”門電路+UCC-UBBARKRBRCYT10截止飽和(2)邏輯表示式：Y=A“0”10“1”(1)電路“0”“1”AY“非”門邏輯狀態(tài)表邏輯符號1AYR1DR2AF+12V+3V嵌位二極管19/12620201.與非門電路有“0”出“1”，全“1”出“0”“與”門&ABCY&ABC“與非”門00010011101111011001011101011110ABYC“與非”門邏輯狀態(tài)表Y=ABC邏輯表示式：1Y“非”門13.1.3

基本邏輯門電路組合20/12621212.或非門電路Y≥1ABC“或非”門1Y13.1.3

基本邏輯門電路組合“或”門ABC>1有“1”出“0”，全“0”出“1”00010010101011001000011001001110ABYC“或非”門邏輯狀態(tài)表Y=A+B+C邏輯表示式：21/1262222例：依據(jù)輸入波形畫出輸出波形ABY1有“0”出“0”，全“1”出“1”有“1”出“1”，全“0”出“0”&ABY1>1ABY2Y222/126233.邏輯符號對照曾用符號美國符號ABYABYABYAAY國家標準符號AB&A1ABYAB≥123/1262424

復合門電路:由基本門電路組合而成。

復合門與非門或非門與或非門異或門同或門與門+非門或門+非門與門+或門+非門慣用不太慣用24/1262525

復合門電路與非門邏輯符號邏輯式＆1ABF＆ABF或非門AB≥1F1ABF≥1＆＆1≥1ABCDF與或非門F=AB+CDF=AB＆≥1ABCDF=1ABF=AB+AB異或門同或門=1ABF=AB+AB25/126262613.2TTL門電路(三極管—三極管邏輯門電路)

TTL門電路是雙極型集成電路，與分立元件相比，含有速度快、可靠性高和微型化等優(yōu)點，當前分立元件電路已被集成電路替換。下面介紹集成“與非”門電路工作原理、特征和參數(shù)。26/1262727T5Y

R3R5AB

CR4R2R1T3T4T2+5VT1輸入級中間級輸出級13.2.1TTL“與非”門電路1.電路E2E3E1B等效電路C多發(fā)射極三極管27/1262828T5Y

R3R5AB

CR4R2R1T3T4T2+5VT1(1)輸入全為高電平“1”(3.6V)時2.工作原理4.3VT2、T5飽和導通鉗位2.1VE結反偏截止“0”(0.3V)

負載電流（灌電流）輸入全高“1”,輸出為低“0”1VT1R1+UccT4三個PN結導通需2.1V28/1262929T5YR3R5AB

CR4R2R1T3T4T2+5VT12.工作原理1VT2、T5截止

負載電流（拉電流）(2)輸入端有任一低電平“0”(0.3V)(0.3V)“1”“0”輸入有低“0”輸出為高“1”

流過E結電流為正向電流5VVY

5-0.7-0.7

=3.6V邏輯關系：任0則129/1263030有“0”出“1”全“1”出“0”“與非”邏輯關系00010011101111011001011101011110ABYC“與非”門邏輯狀態(tài)表Y=ABC邏輯表示式：Y&ABC“與非”門30/126313174LS00、74LS20管腳排列示意圖&&1211109814133456712&&UCC4B4A4Y3B3A3Y1B1A1Y2B2A2YGND(a)74LS001211109814133456712&&UCC2D3C2BNC2A2Y1B1ANC1D1C1YGND74LS20(b)31/126323213.2.2三態(tài)輸出“與非”門當控制端為高電平“1”時，實現(xiàn)正?！芭c非”邏輯關系

Y=A?B“1”控制端DE1.電路D截止T5Y

R3R5AB

R4R2R1T3T4T2+5VT132/126333313.2.2三態(tài)輸出“與非”門“0”控制端DET5Y

R3R5AB

R4R2R1T3T4T2+5VT11.電路導通1V1V當控制端為低電平“0”時，輸出Y處于開路狀態(tài)，也稱為高阻狀態(tài)。33/1263434&YEBA邏輯符號

0

高阻0

0

1

1

0

1

11

1

0

111

1

10

表示任意態(tài)13.2.2三態(tài)輸出“與非”門三態(tài)輸出“與非”狀態(tài)表ABEY功效表輸出高阻34/126353535三態(tài)門應用：可實現(xiàn)用一條總線分時傳送幾個不一樣數(shù)據(jù)或控制信號?！?”“0”“0”如圖所表示：總線&A1B1E1&A2B2E2&A3B3E3A1

B135/1263636三、TTL與非門特點：3.由三極管組成，能夠做成集成電路。1.只需一個工作電源(+5V)。2.輸出經(jīng)典值高電平為3.4V、低電平為0.3V。TTL與非門在使用時多出輸入端處理：接+5V。懸空（懸空視為“1”）輸入端并聯(lián)使用。

普通UOH2.4V

UOL

0.4V便認為合格。

閾值電壓UT=1.4V當只有兩個輸入信號A、B時，

C為多出端&ABFC+5V36/12637門電路多出輸入端處理：普通不允許將多出輸入端懸空（懸空相當于高電平），不然將會引入干擾信號。（1）對與邏輯（與、與非）門電路，應將多出輸入端經(jīng)電阻（1～3Ω）或直接接電源正端。（2）對或邏輯（或、或非）門電路，應將多出輸入端接“地”。（3）假如前級（驅動級）有足夠驅動能力，也可將多出輸入端與信號輸入端聯(lián)在一起。37/1263838其它問題數(shù)字集成電路共分兩大類：TTL電路CMOS電路Transistor—TransistorLogicCO-MetallicOxideSemiconductor（互補金屬氧化物半導體）TTL電路CMOS電路工作速度高，帶負載能力強；工作電源+5V；多出端能夠懸空，懸空視為“1”。理論上能夠，但普通不采取。功耗低，抗干擾能力強；工作電源+3~18V；多出端不能夠懸空。易燒壞管子38/126393913.3.1CMOS非門電路AYT2+UDDT1N溝道P溝道GGDSS13.3CMOS門電路

PMOS管NMOS管CMOS管負載管驅動管(互補對稱管)A=“1”時，T1導通，

T2截止，Y=“0”A=“0”時，T1截止，

T2導通，Y=“1”Y=A39/1264040T4

與T3并聯(lián)，T1

與T2串聯(lián)；

當AB都是高電平時,T1

與T2同時導通，T4與T3同時截止；輸出Y為低電平。

當AB中有一個是低電平時，T1與T2中有一個截止，T4與T3中有一個導通,輸出Y為高電平。13.3.2CMOS與非門電路ABT4T3T1T2+UDDY1.電路2.工作原理GSDDSGGGSSDD40/126414141BT4T3T1T2AY

當AB中有一個是高電平時，T1

與

T2中有一個導通，T4

與T3中有一個截止，輸出Y為低電平。

當AB都是低電平時，T1

與T2同時截止，T4與T3同時導通；輸出Y為高電平。13.3.3CMOS或非門電路1.電路2.工作原理41/12642例1、CMOS電路如圖所表示，已知輸入信號波形，試寫出輸出信號F波形。A1FAF＆ABFFAB42/12643&ABFC例2、CMOS電路如圖所表示，已知輸入信號波形，試寫出輸出信號F波形?！?ABFAFABCBF43/126444413.4組合邏輯電路分析和設計

邏輯代數(shù)（又稱布爾代數(shù)），它是分析設計邏輯電路數(shù)學工具。即使它和普通代數(shù)一樣也用字母表示變量，但變量取值只有“0”，“1”兩種，分別稱為邏輯“0”和邏輯“1”。這里“0”和“1”并不表示數(shù)量大小，而是表示兩種相互對立邏輯狀態(tài)。13.4.1邏輯代數(shù)44/12645451.常量與變量關系一、邏輯代數(shù)運算法則2.邏輯代數(shù)基本運算法則自等律0-1律重合律還原律互補律交換律45/12646462.邏輯代數(shù)基本運算法則普通代數(shù)不適用！證:結合律分配律A+1=1

AA=A.46/1264747110011111100反演律列狀態(tài)表證實：AB00011011111001000000吸收律(1)A+AB=A(2)A(A+B)=A47/1264848證實：A+AB=A（3）（4）（5）（6）48/126494949邏輯函數(shù)表示方法邏輯式狀態(tài)表邏輯圖卡諾圖

邏輯式：用基本運算符號列出輸入、輸出變量間邏輯代數(shù)式

卡諾圖：與變量最小項對應按一定規(guī)則排列方格圖

用邏輯符號表示輸入、輸出變量間邏輯關系

邏輯圖：

狀態(tài)表：列出輸入、輸出變量全部邏輯狀態(tài)二、邏輯函數(shù)表示方法49/126505050下面舉例說明這四種表示方法。

例：有一T形走廊，在相會處有一路燈,在進入走廊A、B、C三地各有控制開關，都能獨立進行控制。任意閉合一個開關，燈亮；任意閉合兩個開關，燈滅；三個開關同時閉合，燈亮。設A、B、C代表三個開關（輸入變量）；Y代表燈（輸出變量）。設：開關閉合其狀態(tài)為“1”，斷開為“0”燈亮狀態(tài)為“1”，燈滅為“0”50/1265151

1.列邏輯狀態(tài)表用輸入、輸出變量邏輯狀態(tài)(“1”或“0”)以表格形式來表示邏輯函數(shù)。三輸入變量有八種組合狀態(tài)n輸入變量有2n種組合狀態(tài)

0000

A

B

C

Y001101010110100110101100111151/12652522.邏輯式取Y=“1”(或Y=“0”)列邏輯式取Y=“1”

用“與”“或”“非”等運算來表示邏輯函數(shù)表示式。(1)由邏輯狀態(tài)表寫出邏輯式對應于Y=1，若輸入變量為“1”，則取輸入變量本身(如A)；若輸入變量為“0”則取其反變量(如A)。一個組合中，輸入變量之間是“與”關系，

0000

A

B

C

Y001101010110100110101100111152/1265353各組合之間是“或”關系2.邏輯式反之，也可由邏輯式列出狀態(tài)表。

0000

A

B

C

Y001101010110100110101100111153/12654543.邏輯圖YCBA&&&&&&&>1CBA54/1265555邏輯函數(shù)化簡

由邏輯狀態(tài)表直接寫出邏輯式及由此畫出邏輯圖，普通比較復雜；若經(jīng)過簡化，則可使用較少邏輯門實現(xiàn)一樣邏輯功效。從而可節(jié)約器件，降低成本，提升電路工作可靠性。

利用邏輯代數(shù)變換，可用不一樣門電路實現(xiàn)相同邏輯功效?；喎椒ü椒ㄖZ圖法55/1265656561.應用運算法則化簡化簡邏輯式子應用較多公式：

A+1=1,AA=0

A+A=1,A+A=A

A·A=A,A=AA·B=A+BA+B=A

·

BA+AB=A56/1265757例1：化簡1.應用邏輯代數(shù)運算法則化簡（1）并項法例2：化簡（2）配項法57/1265858例3：化簡（3）加項法（4）吸收法吸收例4：化簡58/1265959例1：化簡吸收吸收吸收吸收59/12660（5）配項消項法：或或[例][例]冗余項冗余項60/12661綜合練習：61/126626213.4.2

組合邏輯電路分析與設計

組合邏輯電路：任何時刻電路輸出狀態(tài)只取決于該時刻輸入狀態(tài)，而與該時刻以前電路狀態(tài)無關。組合邏輯電路框圖X1XnX2Y2Y1Yn......組合邏輯電路輸入輸出62/1266363一、組合邏輯電路分析(1)由邏輯圖寫出輸出端邏輯表示式(2)利用邏輯代數(shù)化簡或變換(3)列邏輯狀態(tài)表(4)分析邏輯功效已知邏輯電路確定邏輯功效分析步驟：63/1266464例1：分析下列圖邏輯功效(1)寫出邏輯表示式Y=Y2Y3=AABBAB...AB..AB.A..ABBY1AB&&&&YY3Y264/1266565(2)應用邏輯代數(shù)化簡Y=AABBAB...=AAB+BAB..=AB+AB反演律=A(A+B)+B(A+B)..反演律=AAB+BAB..65/1266666(3)列邏輯狀態(tài)表Y=AB+AB=AB邏輯式(4)分析邏輯功效輸入相同輸出為“0”，輸入相異輸出為“1”，稱為“異或”邏輯關系。這種電路稱“異或”門。

=1ABY邏輯符號ABY00110011100166/1266767(1)寫出邏輯式例2：分析下列圖邏輯功效A

B.Y=ABAB

.A?B化簡A

B

=AB+AB&&11BAY&67/1266868(2)列邏輯狀態(tài)表Y=AB+AB(3)分析邏輯功效

輸入相同輸出為“1”,輸入相異輸出為“0”,稱為“判一致電路”(“同或門”)

,可用于判斷各輸入端狀態(tài)是否相同。=AB邏輯式

=1ABY邏輯符號=ABABY00110010011168/126696969例3：分析下列圖邏輯功效Y&&1BA&C101AA寫出邏輯式：=AC+BCY=AC?BC設：C=1封鎖打開選通A信號69/126707070BY&&1BA&C001設：C=0封鎖選通B信號打開例3：分析下列圖邏輯功效B寫出邏輯式：=AC+BCY=AC?BC70/12671特點：

C=1時選通A路信號；

C=0時選通B路信號。信號選通電路CABY00000011010001111000101011011111狀態(tài)表71/12672例4：某一組合邏輯電路如圖所表示，是分析其邏輯功效。解：由邏輯圖寫出邏輯式，并化簡

7272/1267373ABCY00010010010001101000101011001111狀態(tài)表（2）由邏輯式列出狀態(tài)表73/1267474（3）分析邏輯功效只當ABC全為0或全為1，輸出Y才為1，不然為0。故該電路稱為判一致電路。可用于判斷三個輸入端狀態(tài)是否一致。74/12675[例5]分析圖中所表示電路邏輯功效，輸入信號A、B、C、D是一組二進制代碼。&&&&&&&&&&&&ABCDY[解]1.逐層寫輸出函數(shù)邏輯表示式WX75/12676&&&&&&&&&&&&ABCDYWX2.化簡76/126773.列狀態(tài)表ABCDABCDYY000000010010001101000101011001111000100110101011110011011110111111111111000000004.功效說明：當輸入四位代碼中1個數(shù)為奇數(shù)時輸出為1，為偶數(shù)時輸出為0—檢奇電路。77/1267878二、組合邏輯電路設計依據(jù)邏輯功效要求邏輯電路設計(1)由邏輯要求，列出邏輯狀態(tài)表(2)由邏輯狀態(tài)表寫出邏輯表示式(3)簡化和變換邏輯表示式(4)畫出邏輯圖設計步驟以下：78/1267979

例1：設計一個三人(A、B、C)表決電路。每人有一按鍵，假如贊同，按鍵，表示“1”；如不贊同，不按鍵，表示“0”。表決結果用指示燈表示，多數(shù)贊同，燈亮為“1”，反之燈不亮為“0”。(1)列邏輯狀態(tài)表(2)寫出邏輯表示式取Y=“1”(或Y=“0”)列邏輯式取Y=“1”對應于Y=1，若輸入變量為“1”，則取輸入變量本身(如A)；若輸入變量為“0”則取其反變量(如A)。0000

A

B

C

Y001001000111100010111101111179/1268080(3)用“與非”門組成邏輯電路在一個組合中，各輸入變量之間是“與”關系各組合之間是“或”關系0000

A

B

C

Y001001000111100010111101111180/126814.畫邏輯圖—用與門和或門實現(xiàn)ABYC&&≥1&—用與非門實現(xiàn)&81/126828282三人表決電路&

&

ABCY82/126838383例2:

某工廠有A、B、C三個車間和一個自備電站，站內(nèi)有兩臺發(fā)電機G1和G2。G1容量是G2兩倍。假如一個車間開工，只需G2運行即可滿足要求；假如兩個車間開工，只需G1運行，假如三個車間同時開工，則G1和G2均需運行。試畫出控制G1和G2運行邏輯圖。

設：A、B、C分別表示三個車間開工狀態(tài)：

開工為“1”，不開工為“0”；

G1和

G2運行為“1”，不運行為“0”。(1)依據(jù)邏輯要求列狀態(tài)表

首先假設邏輯變量、邏輯函數(shù)取“0”、“1”含義。83/126848484

邏輯要求：假如一個車間開工，只需G2運行即可滿足要求；假如兩個車間開工，只需G1運行，假如三個車間同時開工，則G1和G2均需運行。開工“1”不開工“0”運行“1”不運行“0”(1)依據(jù)邏輯要求列真值表0111001010001101101001010011100110111000ABC

G1G2真值表84/126858585(2)由狀態(tài)表寫出邏輯式(3)化簡邏輯式可得：10100101001110011011100001110010ABC

G1

G210001101真值表(4)用“與非”門組成邏輯電路85/126868686(5)畫出邏輯圖ABCABC&&&&&&&&&G1G286/12687

[例3]設計一個監(jiān)視交通信號燈工作狀態(tài)邏輯電路。正常情況下，紅、黃、綠燈只有一個亮，不然視為故障狀態(tài)，發(fā)出報警信號，提醒相關人員修理。[解]

1.狀態(tài)賦值

輸入變量：1--亮0--滅輸出變量：R（紅）Y（黃）G（綠）Z（有沒有故障）1--有0--無列狀態(tài)表RYGZ000001010011100101110111100101112.列邏輯式并化簡：87/126883.畫邏輯圖&1&&&11≥1RGYZ88/126898913.5

加法器十進制：0~9十個數(shù)碼，“逢十進一”。

在數(shù)字電路中，慣用組合電路有加法器、編碼器、譯碼器、數(shù)據(jù)分配器和多路選擇器等。下面幾節(jié)分別介紹這幾個經(jīng)典組合邏輯電路基本結構、工作原理和使用方法。

在數(shù)字電路中，為了把電路兩個狀態(tài)(“1”態(tài)和“0”態(tài))與數(shù)碼對應起來，采取二進制。二進制：0，1兩個數(shù)碼，“逢二進一”。89/12690909013.5

加法器加法器:

實現(xiàn)二進制加法運算電路進位如：0

0

0

0

11+10101010不考慮低位來進位半加器實現(xiàn)要考慮低位來進位全加器實現(xiàn)90/12691例：A=1101,B=1001，計算A+B。11011001+011010011加法運算基本規(guī)則：(1)逢二進一。(2)最低位是兩個數(shù)最低位疊加，不需考慮進位。(3)其余各位都是三個數(shù)相加，包含加數(shù)、被加數(shù)和低位來進位。(4)任何位相加都產(chǎn)生兩個結果：本位和、向高位進位。用半加器實現(xiàn)用全加器實現(xiàn)13.5

加法器91/126929213.5.1半加器

半加：實現(xiàn)兩個一位二進制數(shù)相加，不考慮來自低位進位。AB兩個輸入表示兩個同位相加數(shù)兩個輸出SC表示半加和表示向高位進位邏輯符號：半加器：COABSC

92/1269393半加器邏輯狀態(tài)表邏輯表示式邏輯圖&=1ABSCA

B

S

C000001101010110193/126949413.5.2全加器輸入Ai表示兩個同位相加數(shù)BiCi-1表示低位來進位輸出表示本位和表示向高位進位CiSi

全加：實現(xiàn)兩個一位二進制數(shù)相加，且考慮來自低位進位。邏輯符號：

全加器：AiBiCi-1SiCiCO

CI94/1269595(1)列邏輯狀態(tài)表(2)寫出邏輯式Ai

Bi

Ci-1

Si

Ci

000000011001010011011001010101110011111195/1269696半加器組成全加器>1BiAiCi-1SiCiCO

CO

邏輯圖&=1>1AiCiSiCi-1Bi&&96/1269713.5.3加法器實現(xiàn)多位二進制數(shù)相加電路1.4位串行進位加法器特點：電路簡單，連接方便速度低

=4tpdtpd

—1位全加器平均

傳輸延遲時間C0S0B0A0C0-1COSCIC1S1B1A1COSCIC2S2B2A2COSCIC3S3B3A3COSCI97/126982.超前進位加法器

作加法運算時，總進位信號由輸入二進制數(shù)直接產(chǎn)生。…特點優(yōu)點：速度快缺點：電路比較復雜98/12699超前進位電路

ΣS3

ΣS2

ΣS1

ΣS0C3A3B3A2B2A1B1A0B0C0-1CICICICI…C0C1C2集成芯片CMOS：CC4008TTL：

7428374LS283應用舉例8421BCD碼

→

余

3碼99/126100100100

含有編碼功效邏輯電路稱為編碼器。Y1I1編

碼

器Y2YmI2In代碼輸出信息輸入編

碼

器

框

圖用文字、符號或者數(shù)字表示特定對象過程（用二進制代碼表示不一樣事物）編碼：13.6

編碼器100/12610110113.6.1二進制編碼器將輸入信號編成二進制代碼電路。2n個n位編碼器高低電平信號二進制代碼分類：二進制編碼器二—十進制編碼器優(yōu)先編碼器2n→n10→4或普通編碼器101/126102102(1)分析要求：

輸入有8個信號，即N=8，依據(jù)2n

N關系，即n=3，即輸出為三位二進制代碼。例：設計一個編碼器，滿足以下要求：(1)將I0、I1、…I78個信號編成二進制代碼。(2)編碼器每次只能對一個信號進行編碼，不允許兩個或兩個以上信號同時有效。(3)

設輸入信號高電平有效。解：102/126103103001011101000010100110111I0I1I2I3I4I5I6I7(2)列編碼表：輸入輸出Y2

Y1

Y0103/126104104(3)寫出邏輯式并轉換成“與非”式Y2=I4+I5+I6+I7=I4I5I6I7...=I4+I5+I6+I7Y1=I2+I3+I6+I7=I2I3I6I7...=I2+I3+I6+I7Y0=I1+I3+I5+I7=I1I3I5I7...=I1+I3+I5+I7104/126105105(4)畫出邏輯圖10000000111I7I6I5I4I3I1I2&&&1111111Y2Y1Y0105/126106106將十進制數(shù)0~9編成二進制代碼電路13.6.2二–

十進制編碼器表示十進制數(shù)4位10個編碼器高低電平信號二進制代碼106/126107用

4位二進制代碼對

0~9

十個信號進行編碼電路1.8421BCD編碼器2.8421BCD優(yōu)先編碼器3.集成

10線

-4線優(yōu)先編碼器（7414774LS147）幾個慣用編碼1.二-十進制編碼8421碼

余

3碼

2421碼5211碼

余

3循環(huán)碼

右移循環(huán)碼循環(huán)碼（反射碼或格雷碼）ISO碼ANSCII（ASCII）碼二-十進制編碼器2.其它I0I2I4I6I8I1I3I5I7I9Y0Y1Y2Y3二~十進制編碼器107/126108108

列編碼表：四位二進制代碼能夠表示十六種不一樣狀態(tài)，其中任何十種狀態(tài)都能夠表示0~9十個數(shù)碼，最慣用是8421碼。8421BCD碼編碼表000輸出輸入Y1Y2Y00(I0)1(I1)2(I2)3(I3)4(I4)5(I5)6(I6)7(I7)8(I8)9(I9)Y30001110100001111000110110000000000111108/126109109

寫出邏輯式并化成“或非”門和“與非”門Y3=I8+I9.

=I4+

I6I5+I7Y2=I4+I5+I6+I7Y0=I1+I3+I5+I7+I9.=I1+I9I3+I7

I5+I7..

=I2+

I6I3+I7Y1=I2+I3+I6+I7109/126110110畫出邏輯圖10000000011101101001&&&>1>1>1>1>1>1I1I2I3I4I5I6I7I8I9Y3Y2Y1Y0110/126111111

法二：111/126112112十鍵8421碼編碼器邏輯圖+5V&Y3&Y2&Y1&Y0I0I1I2I3I4I5I6I7I8I91K

×10S001S12S23S34S45S56S67S78S89S9001100112/12611311313.7

譯碼器和數(shù)字顯示

譯碼是編碼反過程，它是將代碼組合譯成一個特定輸出信號。13.7.1二進制譯碼器8個3位譯碼器二進制代碼高低電平信號113/126114114狀態(tài)表

例：三位二進制譯碼器（輸出高電平有效）輸入ABCY0Y1Y2Y3Y4Y5Y6Y70001000000000101000000010001000000110001000010000001000101000001001100000001011100000001輸出114/126115115寫出邏輯表示式Y0=ABCY1=ABCY2=ABCY3=ABCY7=ABCY4=ABCY6=ABCY5=ABC115/126116116邏輯圖CBA111