s9組合邏輯電路

第9章

組合邏輯電路授課教師：季順寧2、組合邏輯電路的設(shè)計(jì)方法本章學(xué)習(xí)重點(diǎn)1、組合邏輯電路的分析方法3、組合邏輯電路中產(chǎn)生競(jìng)爭(zhēng)冒險(xiǎn)現(xiàn)象的原因及消除方法第3章第11章組合邏輯電路的分析與設(shè)計(jì)11.1組合邏輯電路的分析與設(shè)計(jì)11.2常用組合邏輯電路11.3組合邏輯電路的競(jìng)爭(zhēng)冒險(xiǎn)返回9.1組合邏輯電路的分析與設(shè)計(jì)返回組合邏輯電路概述定義輸出信號(hào)只是該時(shí)刻輸入信號(hào)的函數(shù)，與過去狀態(tài)無(wú)關(guān)，這樣的數(shù)字電路就稱為組合邏輯電路。特點(diǎn)〔1〕電路沒有記憶功能；〔2〕電路沒有反響支路。這就決定了組合邏輯電路由各種門電路構(gòu)成。組合邏輯電路表達(dá)式組合邏輯電路…………I0I1In-1Y0Y1Ym-1……輸入輸出原理框圖

二、組合邏輯電路的分析

所謂組合邏輯電路的分析，就是根據(jù)給定的邏輯電路圖，求出電路的邏輯功能。分析組合邏輯電路的步驟：1．由邏輯圖寫輸出端的邏輯函數(shù)表達(dá)式。2．化簡(jiǎn)邏輯函數(shù)表達(dá)式。3．列真值表。4．由真值表和邏輯表達(dá)式，分析邏輯功能。邏輯圖邏輯表達(dá)式例1：最簡(jiǎn)與或表達(dá)式真值表用與非門實(shí)現(xiàn)電路的輸出Y只與輸入A、B有關(guān)，而與輸入C無(wú)關(guān)。Y和A、B的邏輯關(guān)系為：A、B中只要一個(gè)為0，Y=1；A、B全為1時(shí)，Y=0。所以Y和A、B的邏輯關(guān)系為與非運(yùn)算的關(guān)系。電路的邏輯功能解：

①逐級(jí)寫出邏輯表達(dá)式：Y1＝AB，Y2=BC，Y3=ACY=Y1+Y2+Y3=AB+BC+AC

②化簡(jiǎn)或變換邏輯表達(dá)式：Y＝AB+BC+AC

③根據(jù)表達(dá)式列出真值表：④確定電路的邏輯功能：當(dāng)輸入變量A、B、C中有兩個(gè)及兩個(gè)以上的變量取值為“1”時(shí)，電路輸出Y=1；否那么電路輸出Y=0。例2：分析如下圖電路的邏輯功能。所以該電路的邏輯功能是：

“多數(shù)表決電路”。ABCY00000010010001111000101111011111解：(1)寫出輸出邏輯函數(shù)式ABCYY1001010100111(3)分析邏輯功能(2)列邏輯函數(shù)真值表111011101001110010100000YCBA輸出輸入01010000111100001111根據(jù)異或功能可列出真值表如右表；也可先求標(biāo)準(zhǔn)與或式，然后得真值表。后者是分析電路的常用方法，下面介紹之。通過分析真值表特點(diǎn)來說明功能。A、B、C三個(gè)輸入變量中，有奇數(shù)個(gè)1時(shí)，輸出為1，否那么輸出為0。因此，圖示電路為三位判奇電路，又稱奇校驗(yàn)電路。0101001100111111例3：分析如下圖電路的邏輯功能。S解：ABCS0001101100010110列真值表AB&&&1CZ1Z2Z3&例4：分析如下圖電路的邏輯功能。①逐級(jí)寫出邏輯表達(dá)式：②化簡(jiǎn)或變換邏輯表達(dá)式：

③根據(jù)表達(dá)式列出真值表：

④確定電路的邏輯功能：半加器

1、組合邏輯電路設(shè)計(jì)的原那么：用功能模塊〔MSI〕設(shè)計(jì)的原那么：用門電路〔SSI〕設(shè)計(jì)的原那么：〔1〕門最少，而且各門的輸入端數(shù)目也最少。〔2〕門的種類盡可能一樣。〔1〕功能模塊個(gè)數(shù)最少，品種也最少?！?〕功能模塊之間連線少。三、組合邏輯電路的設(shè)計(jì)組合邏輯電路的設(shè)計(jì)，通常以電路簡(jiǎn)單，所用器件最少為目標(biāo)。

與分析過程相反，組合邏輯電路的設(shè)計(jì)是根據(jù)給定的實(shí)際邏輯問題，求出實(shí)現(xiàn)其邏輯功能的最簡(jiǎn)單的邏輯電路。2、組合邏輯電路的設(shè)計(jì)步驟：〔1〕邏輯抽象：a)分析因果關(guān)系:確定輸入、輸出變量。b)定義邏輯狀態(tài):確定0，1的意義。c)列出真值表。〔2〕寫出邏輯函數(shù)式。〔3〕邏輯函數(shù)式化簡(jiǎn)或變換：〔4〕畫出電路連接圖。SSI:化為最簡(jiǎn)式、然后變換為適當(dāng)?shù)男问?。MSI:變換為適當(dāng)?shù)腗SI形式。電路功能描述路燈，使之在上樓前，用樓下開關(guān)翻開電燈，上樓后，用樓上開關(guān)關(guān)滅電燈；或者在下樓前，用樓上開關(guān)翻開電燈，下樓后，用樓下開關(guān)關(guān)滅電燈。邏輯抽象：設(shè)樓上開關(guān)為A，樓下開關(guān)為B，燈泡為Y。并設(shè)A、B閉合時(shí)為1，斷開時(shí)為0；燈亮?xí)rY為1，燈滅時(shí)Y為0。1窮舉法例1：設(shè)計(jì)一個(gè)樓上、樓下開關(guān)的控制邏輯電路來控制樓梯上的解：邏輯要求：在上樓前，用樓下開關(guān)(B)翻開電燈(1)，上樓后，用樓上開關(guān)(A)關(guān)滅電燈(0)；或者在下樓前，用樓上開關(guān)(A)翻開電燈(1)，下樓后，用樓下開關(guān)(B)關(guān)滅電燈(0)。真值表根據(jù)邏輯要求列出真值表:11真值表根據(jù)邏輯要求列出真值表:112邏輯表達(dá)式或卡諾圖化簡(jiǎn)33已為最簡(jiǎn)與或表達(dá)式用與非門實(shí)現(xiàn)最簡(jiǎn)與或表達(dá)式4邏輯變換45邏輯電路圖用異或門實(shí)現(xiàn)用與非門實(shí)現(xiàn)電路功能描述例2：用與非門設(shè)計(jì)一個(gè)舉重裁判表決電路。設(shè)舉重比賽有3個(gè)邏輯抽象：設(shè)主裁判為變量A，副裁判分別為B和C；表示成功與否的燈為Y。裁判同意成功設(shè)為1，不同意為0；燈亮為成功，用1表示，否那么用0表示。1窮舉法裁判，一個(gè)主裁判和兩個(gè)副裁判。杠鈴?fù)耆e上的裁決由每一個(gè)裁判按一下自己面前的按鈕來確定。只有當(dāng)兩個(gè)或兩個(gè)以上裁判判明成功，并且其中有一個(gè)為主裁判時(shí)，說明成功的燈才亮。解:真值表根據(jù)邏輯要求列出真值表：11邏輯要求：只有當(dāng)兩個(gè)或兩個(gè)以上裁判判明成功〔1〕，并且其中有一個(gè)為主裁判〔A〕時(shí)，說明成功的燈才亮〔1〕。22邏輯表達(dá)式根據(jù)邏輯要求列出真值表：1真值表13卡諾圖最簡(jiǎn)與或表達(dá)式化簡(jiǎn)43化簡(jiǎn)4111Y=AB+AC55000005邏輯變換6邏輯電路圖65Y=AB+AC例3：用與非門設(shè)計(jì)一個(gè)3變量的多數(shù)表決器。當(dāng)輸入變量A、B、C中有2個(gè)或者2個(gè)以上為1時(shí)輸出為1，輸入為其他狀態(tài)時(shí)輸出為0。解：1.邏輯抽象：令各變量同意為1，否決為0，輸出變量為Y，表決通過為1，否那么為0。列真值表如下：

ABCY000000100100011110001011110111112.寫出邏輯函數(shù)式：3.化簡(jiǎn)：00100111ABC00011101104.畫邏輯圖：例4：交通信號(hào)燈故障檢測(cè)電路：正常：紅〔R〕、綠〔G〕、黃〔Y〕亮解：1.邏輯抽象：令各燈亮為1，滅為0，出現(xiàn)故障時(shí)輸出L為1，否那么為0。列真值表如下：

RYGL000100100100011110001011110111112.寫出邏輯函數(shù)式：3.化簡(jiǎn)：10100111RYG00011110014.畫邏輯圖：要求邏輯圖全部用與非門和反相器組成邏輯電路：作業(yè)1：分析以下圖的邏輯功能。&&&&ABF作業(yè)2：某實(shí)驗(yàn)室有紅、黃兩個(gè)故障指示燈，用以表示三臺(tái)設(shè)備的工作情況。當(dāng)只有一臺(tái)設(shè)備有故障時(shí)，黃燈亮；當(dāng)有兩臺(tái)設(shè)備同時(shí)有故障時(shí)，紅燈亮；當(dāng)三臺(tái)設(shè)備同時(shí)有故障時(shí)，紅燈和黃燈都亮。

試設(shè)計(jì)控制燈亮的邏輯電路。

9.3.1編碼器“編碼”在日常生活中常常使用，如運(yùn)動(dòng)會(huì)給每個(gè)運(yùn)發(fā)動(dòng)進(jìn)行編號(hào)、電信局給每個(gè)用戶一個(gè)號(hào)碼等都是編碼。那么數(shù)字電子技術(shù)中編碼是如何來解釋呢？編碼是指將輸入的某種信息編成對(duì)應(yīng)的二進(jìn)制代碼的過程。具有編碼功能的電路稱為編碼器。

按照輸出代碼不同分類：二進(jìn)制編碼器、二－十進(jìn)制編碼器；按照工作方式不同分類：普通編碼器和優(yōu)先編碼器。〔譯碼的逆過程〕9.3常用組合邏輯電路一、普通編碼器用n

位二進(jìn)制代碼對(duì)N=2n

個(gè)信號(hào)進(jìn)行編碼的電路3位二進(jìn)制編碼器(8線-3線)編碼表函數(shù)式Y(jié)2=I4

+

I5

+

I6+

I7Y1

=I2

+

I3+

I6

+

I7Y0=I1

+

I3+

I5

+

I7輸入輸出

I0

I7是一組互相排斥的輸入變量，任何時(shí)刻只能有一個(gè)端輸入有效信號(hào)。輸入輸出00000101001

11001011

101

1

1Y2

Y1

Y0I0I1I2I3I4I5I6I73位二進(jìn)制編碼器I0I1I6I7Y2Y1Y0I2I4I5I3函數(shù)式邏輯圖—用或門實(shí)現(xiàn)—用與非門實(shí)現(xiàn)Y2

Y1

Y0≥1≥1≥1I7

I6

I5

I4

I3I2

I1I0

&&&Y2

Y1

Y0二、優(yōu)先編碼器設(shè)I7的優(yōu)先級(jí)別最高，I6次之，依此類推，I0最低。真值表優(yōu)先編碼器：允許同時(shí)在n個(gè)輸入端有多個(gè)輸入信號(hào)有效，編碼器按輸入線編號(hào)的大小來排列優(yōu)先級(jí)，只對(duì)同時(shí)輸入的多個(gè)信號(hào)中優(yōu)先權(quán)最高的一個(gè)進(jìn)行編碼。三、集成3位二進(jìn)制優(yōu)先編碼器集成3位二進(jìn)制優(yōu)先編碼器74LS148選通輸入端低電平有效選通輸出端低電平有效(電路工作但無(wú)編碼輸入)擴(kuò)展輸出端低電平有效(電路工作且有編碼輸入)編碼輸入端低電平有效編碼輸出端低電平有效集成3位二進(jìn)制優(yōu)先編碼器74LS148的真值表輸入：邏輯0(低電平〕有效輸出：邏輯0(低電平〕有效電路工作且有編碼輸入電路工作但無(wú)編碼輸入例：假設(shè)編碼輸入：則編碼輸出：9.3.2譯碼器譯碼器——將輸入二進(jìn)制碼轉(zhuǎn)換成特定的輸出信號(hào)。譯碼器根據(jù)功能一般分為變量譯碼器和顯示譯碼器兩大類。變量譯碼器：將較少輸入變?yōu)檩^多輸出的器件，使用較多的有二進(jìn)制譯碼器和二－十進(jìn)制譯碼器。

顯示譯碼器：將二進(jìn)制的輸入轉(zhuǎn)換為用于驅(qū)動(dòng)數(shù)碼顯示器件需要的特殊格式。二進(jìn)制代碼原來信息編碼對(duì)象編碼譯碼一、譯碼器電路結(jié)構(gòu)〔兩位二進(jìn)制代碼的譯碼器〕譯碼器的真值表輸入輸出ABY0Y1Y2Y3001000010100100010110001譯碼高電平有效變量譯碼器的邏輯符號(hào)每個(gè)輸出對(duì)應(yīng)著輸入的最小項(xiàng)一、譯碼器電路結(jié)構(gòu)〔兩位二進(jìn)制代碼的譯碼器〕譯碼器的真值表輸入輸出ABY0Y1Y2Y3000111011011101101111110譯碼低電平有效變量譯碼器的邏輯符號(hào)每個(gè)輸出對(duì)應(yīng)著輸入的最小項(xiàng)EABY3Y2Y1Y00xx10010111011111111110110110110111二、譯碼器的使能輸入端邏輯符號(hào)用于擴(kuò)展設(shè)二進(jìn)制譯碼器的輸入端為n個(gè)，那么輸出端為2n個(gè)，且對(duì)應(yīng)于輸入代碼的每一種狀態(tài)，2n個(gè)輸出中只有一個(gè)有效〔為1或?yàn)?〕，其余全無(wú)效〔為0或?yàn)?〕。常用類型：2線—4線譯碼器型號(hào):74LS1393線—8線譯碼器型號(hào):74LS138三、常用中規(guī)模譯碼器電路負(fù)邏輯與非門集成3線—8線譯碼器74LS138譯碼輸入端譯碼輸出端CBA00000000最小項(xiàng)譯碼器解：將邏輯函數(shù)轉(zhuǎn)換成最小項(xiàng)表達(dá)式，再轉(zhuǎn)換成與非—與非形式。=m3+m5+m6+m7用一片74LS138加一個(gè)與非門就可實(shí)現(xiàn)該邏輯函數(shù)。實(shí)現(xiàn)組合邏輯函數(shù)F〔A，B，C〕譯碼器的應(yīng)用例1

試用譯碼器74LS138和門電路實(shí)現(xiàn)邏輯函數(shù)：

例2:

某組合邏輯電路的真值表如表所示，試用譯碼器74LS138和門電路設(shè)計(jì)該邏輯電路。解：寫出各輸出的最小項(xiàng)表達(dá)式，再轉(zhuǎn)換成與非—與非形式:

用一片74138加三個(gè)與非門就可實(shí)現(xiàn)該組合邏輯電路?？梢?，用譯碼器實(shí)現(xiàn)多輸出邏輯函數(shù)時(shí)，優(yōu)點(diǎn)更明顯。3、顯示譯碼器用于將數(shù)字儀表、計(jì)算機(jī)和其它數(shù)字系統(tǒng)中的測(cè)量數(shù)據(jù)、運(yùn)算結(jié)果譯成十進(jìn)制數(shù)顯示出來。數(shù)字、文字、符號(hào)代碼譯碼器顯示器〔1〕七段數(shù)碼顯示器

abcdefgYa-Yg:控制信號(hào)高電平時(shí),對(duì)應(yīng)的LED亮低電平時(shí),對(duì)應(yīng)的LED滅發(fā)光二極管510

YaYbYgabg510

510

譯碼器A3A2A1A0A3-A0:輸入數(shù)據(jù)要設(shè)計(jì)的七段數(shù)碼管顯示譯碼器七段數(shù)碼管顯示器abcdefgYaYbYcYdYeYfYg(2)顯示譯碼驅(qū)動(dòng)器LED顯示譯碼驅(qū)動(dòng)器〔CD4511〕共陰極—輸出高電平有效譯碼器共陽(yáng)極—輸出低電平有效譯碼器CD4511管腳排布圖輸出高電平有效CD4511功能表十進(jìn)制或功能輸入輸出字型LEDCBAabcdefg012345678900000000001111111111000000010010001101000101011001111000100111111111111111110011000011011011111001011001110110110011111111000011111111111011消隱鎖定燈測(cè)試×1×110××××××××××××01×0000000鎖定在上一個(gè)LE=0時(shí)1111111鎖存極試燈極滅燈極4511驅(qū)動(dòng)共陰極LED數(shù)碼管原理電路四位8421BCD9.3.3數(shù)據(jù)選擇器和數(shù)據(jù)分配器一、數(shù)據(jù)選擇器數(shù)據(jù)選擇器示意圖數(shù)據(jù)選擇器又稱多路選擇器。每次在地址輸入的控制下，從多路輸入數(shù)據(jù)中選擇一路輸出，其功能類似于一個(gè)單刀多擲開關(guān)。從一組輸入數(shù)據(jù)中選擇出需要的一個(gè)數(shù)據(jù)作為輸出。例：四選一數(shù)據(jù)選擇器數(shù)據(jù)選擇器在多個(gè)輸入中選擇1路輸出，至于選擇哪一路，需首先對(duì)輸入信號(hào)進(jìn)行編號(hào)，另外還需有一個(gè)選擇哪一路輸出的控制信號(hào)〔地址信號(hào)〕。D0D1D2D3A1A0Y數(shù)據(jù)選擇器根據(jù)功能表，可寫出輸出邏輯表達(dá)式：雙4選1數(shù)據(jù)選擇器74LS153邏輯表達(dá)式：公共的地址輸入端獨(dú)立的數(shù)據(jù)輸入端和輸出端選通控制端1、集成數(shù)據(jù)選擇器集成雙4選1數(shù)據(jù)選擇器74LS153選通控制端S為低電平有效，即S=0時(shí)芯片被選中，處于工作狀態(tài)；S=1時(shí)芯片被禁止，Y≡0。2、數(shù)據(jù)選擇器的應(yīng)用

真值表74153真值表1≥1〔1〕數(shù)據(jù)選擇器的擴(kuò)展用一片74LS153和必要的門電路組成“8選1”數(shù)據(jù)選擇器比較可知，表達(dá)式中都有最小項(xiàng)mi，利用數(shù)據(jù)選擇器可以實(shí)現(xiàn)各種組合邏輯函數(shù)。組合邏輯函數(shù)8選14選1(2)實(shí)現(xiàn)組合邏輯函數(shù)(2)實(shí)現(xiàn)組合邏輯函數(shù)①當(dāng)邏輯函數(shù)的變量個(gè)數(shù)和數(shù)據(jù)選擇器的地址輸入變量個(gè)數(shù)相同時(shí)，可直接用數(shù)據(jù)選擇器來實(shí)現(xiàn)邏輯函數(shù)。

例1:

試用4選1數(shù)據(jù)選擇器74LS153實(shí)現(xiàn)邏輯函數(shù)：解：將邏輯函數(shù)轉(zhuǎn)換成最小項(xiàng)表達(dá)式：從數(shù)據(jù)選擇器的輸出與輸入的表達(dá)式可以看出，其實(shí)際上是數(shù)據(jù)輸入與地址輸入的最小項(xiàng)相“與”的關(guān)系，故數(shù)據(jù)選擇器可實(shí)現(xiàn)各種組合邏輯功能。畫出連線圖。比較可得：D0=0，D1=1，D2=1，D3=1②當(dāng)邏輯函數(shù)的變量個(gè)數(shù)大于數(shù)據(jù)選擇器的地址輸入變量個(gè)數(shù)時(shí)。

例2：試用4選1數(shù)據(jù)選擇器74LS153產(chǎn)生邏輯函數(shù)：解：

先將上式變換成最小項(xiàng)和的形式：

令數(shù)據(jù)選擇器的輸入為：

畫出連接圖：練習(xí):試用4選1數(shù)據(jù)選擇器實(shí)現(xiàn)邏輯函數(shù)：解：將A、B接到地址輸入端，C加到適當(dāng)?shù)臄?shù)據(jù)輸入端。寫出邏輯函數(shù)Y的最小項(xiàng)和的表達(dá)式:Y令數(shù)據(jù)選擇器的輸入為：【例】用4選1數(shù)據(jù)選擇器74LS153設(shè)計(jì)一個(gè)交通信號(hào)燈監(jiān)視電路。十字路口的交通信號(hào)燈有紅、黃、綠三盞，任一時(shí)刻必須有一盞燈，而且只有一盞燈點(diǎn)亮，否那么應(yīng)該發(fā)出告警信號(hào)，以提醒維護(hù)人員去維護(hù)。

解：

設(shè)紅、黃、綠三盞燈的狀態(tài)為輸入變量，分別用A、B、C表示，同時(shí)燈亮?xí)r為“1”，燈不亮?xí)r為“0”；告警信號(hào)用Y表示，有告警時(shí)Y＝1，無(wú)告警時(shí)Y＝0。根據(jù)題意可以列出真值表。

真值表

ABCY0001001001000111100010111101

1111根據(jù)真值表寫出表達(dá)式如下：

把邏輯函數(shù)變換成與74LS153的表達(dá)式相同的形式:

令：A1=B，A0=C，D0＝，

D1＝D2＝A，D3=1

根據(jù)表達(dá)式畫出邏輯圖。

4選1數(shù)據(jù)選擇器74LS153的表達(dá)式為：真值表

ABCY0001001001000111100010111101

1111二、數(shù)據(jù)分配器

數(shù)據(jù)分配器——將一路輸入數(shù)據(jù)根據(jù)地址選擇碼分配給多路數(shù)據(jù)輸出中的某一路輸出?！?〕數(shù)據(jù)分配:是將一路數(shù)據(jù)根據(jù)需要送到多個(gè)不同的通道上去?！?〕數(shù)據(jù)分配器：實(shí)現(xiàn)數(shù)據(jù)分配功能的邏輯電路。數(shù)據(jù)分配器的實(shí)現(xiàn)電路目前，市場(chǎng)上沒有專用的數(shù)據(jù)分配器，實(shí)際使用中用譯碼器實(shí)現(xiàn)數(shù)據(jù)分配器的功能。

應(yīng)當(dāng)注意的是，作為數(shù)據(jù)分配器使用的譯碼器必須具有“使能端”，且使能端要作為數(shù)據(jù)端使用，而譯碼器的輸入端要作為通道選擇地址輸入碼，譯碼器的輸出端就是分配器的輸出端。2/4譯碼器〔3〕一般原理框圖：SDA1A0地址輸入數(shù)據(jù)輸入圖a：1線－4線分配框圖SDAn-1A0……Y0Y1Y2n-1…圖b：一般原理框圖地址輸入：n個(gè)變量數(shù)據(jù)輸入G1G2AG2BABCY0Y1Y2Y3Y4Y5Y6Y7741381數(shù)據(jù)輸入DD數(shù)據(jù)輸出地址輸入〔4〕二進(jìn)制譯碼器作數(shù)據(jù)分配器使用【以74138為例】：例如：G1=1，G2B=0，CBA=010時(shí)：G1G2AG2BABCY0Y1Y2Y3Y4Y5Y6Y7741381數(shù)據(jù)輸入DD數(shù)據(jù)輸出地址輸入第4章〔4〕二進(jìn)制譯碼器作數(shù)據(jù)分配器使用【以74138為例】：總結(jié)：把二進(jìn)制譯碼器的使能端作為數(shù)據(jù)輸入端，二進(jìn)制代碼輸入端作為地址碼輸入端，那么帶使能端的二進(jìn)制譯碼器就是數(shù)據(jù)分配器。1．半加器——只進(jìn)行本位的加法運(yùn)算而不考慮低位進(jìn)位。1+)010+)110+)001+)110進(jìn)位C半加器真值表半加器和全加器半加器邏輯電路圖：如果想用與非門組成半加器，那么將上式用代數(shù)法變換成與非形式：由此畫出用與非門組成的半加器。半加器ABSC全加器ABCi-1SC0本位加數(shù)低位向本位的進(jìn)位本位和本位向高位的進(jìn)位2．全加器——能同時(shí)進(jìn)行本位數(shù)和相鄰低位的進(jìn)位

信號(hào)的加法運(yùn)算。全加器真值表ABCi-1SC0

00000001100