微電子器件基礎(chǔ)- 課件 第5、6章 現(xiàn)代半導(dǎo)體器件、表征與測量_第1頁
微電子器件基礎(chǔ)- 課件 第5、6章 現(xiàn)代半導(dǎo)體器件、表征與測量_第2頁
微電子器件基礎(chǔ)- 課件 第5、6章 現(xiàn)代半導(dǎo)體器件、表征與測量_第3頁
微電子器件基礎(chǔ)- 課件 第5、6章 現(xiàn)代半導(dǎo)體器件、表征與測量_第4頁
微電子器件基礎(chǔ)- 課件 第5、6章 現(xiàn)代半導(dǎo)體器件、表征與測量_第5頁
已閱讀5頁,還剩89頁未讀, 繼續(xù)免費(fèi)閱讀

下載本文檔

版權(quán)說明:本文檔由用戶提供并上傳,收益歸屬內(nèi)容提供方,若內(nèi)容存在侵權(quán),請進(jìn)行舉報或認(rèn)領(lǐng)

文檔簡介

第五章

現(xiàn)代半導(dǎo)體器件5.1Si基場效應(yīng)晶體管柵材料的變化鋁柵MOS多晶硅柵MOS金屬硅化物與多晶硅層疊柵金屬柵5.1Si基場效應(yīng)晶體管高K柵MOSFETMOSFET最初的柵氧化層介質(zhì):

SiO265nm特征尺寸:

SiO2厚度=1.2nm45nm工藝:若采用SiO2

,需再減薄→

隧穿電流非常嚴(yán)重HK(高介電常數(shù))介質(zhì)材料取代了SiO2

典型的HK材料:

HfO2,相對介電常數(shù)24,是SiO2

的6倍(εH/

εL=6)6nm厚的HfO2產(chǎn)生的電容(εH/tH=6εL/6tL

)相當(dāng)于1nm厚的SiO2

(εL/tL)

同電容大小要求下,高K材料厚度厚,

漏電小與HK介質(zhì)對應(yīng)的柵為TiN、W等金屬柵5.1Si基場效應(yīng)晶體管多晶硅柵MOS晶體管與高K柵MOS晶體管結(jié)構(gòu)的比較5.1Si基場效應(yīng)晶體管SOIMOSFET

FD-SOI晶體管(FullDepletionSilicon-On-Insulator)

在28nm節(jié)點(diǎn)開始采用

器件做在SiO2埋層上的超薄Si層上,硅膜(p/n區(qū))厚在柵長的1/4左右

硅膜非常薄,

溝道厚度小,器件關(guān)閉時柵壓控制下可完全耗盡

柵壓可有效控制溝道,

減小亞閾值電流

SiO2埋層:可減少寄生電容,提高晶體管工作速度5.1Si基場效應(yīng)晶體管SOIMOSFET結(jié)構(gòu)簡化SOIMOSFET結(jié)構(gòu)圖在20世紀(jì)60年代,最早出現(xiàn)了使用藍(lán)寶石作為襯底的外延硅(SOS,SiliconOnSapphire)技術(shù),然后在硅膜上制造MOSFET,這可以看作SOIMOSFET的雛形。然而,由于硅與二氧化硅系統(tǒng)具有更佳的界面特性、機(jī)械性能和熱穩(wěn)定性,因此隨著SOI基片制造技術(shù)的不斷成熟,如注氧隔離技術(shù)(SI-MOX,SeparationbyIMplantedOXygen),現(xiàn)在通常采用二氧化硅作為硅膜下的絕緣層。5.1Si基場效應(yīng)晶體管SOIMOSFET能帶圖對于體硅MOS,當(dāng)中性體區(qū)沒有接地而處于懸浮狀態(tài),并且漏電流較大時,就會出現(xiàn)浮體效應(yīng)5.1Si基場效應(yīng)晶體管SOIMOSFET轉(zhuǎn)移特性SOIMOSFET的特征長度不僅可以通過減小柵氧化層厚度來降低,還可以通過減小硅膜厚度來降低。也就是說,可以通過采用超薄硅膜來減小短溝道效應(yīng),降低關(guān)態(tài)泄漏電流,從而降低對柵氧化層厚度減小的限制,這也是薄膜SOI器件的一大優(yōu)勢。SOIMOS器件轉(zhuǎn)移特性與硅膜厚度及漏電壓的關(guān)系曲線5.1Si基場效應(yīng)晶體管FinFET

FinFET:鰭型場效應(yīng)晶體管,也稱3柵晶體管

22nm節(jié)點(diǎn)開始采用

溝道區(qū)域凸起,被三面柵極包裹,成鰭狀

每一柵都控制硅表面的一部分,三個柵電極都用來控制溝道電流

柵對溝道的靜電控制增強(qiáng),抑制短溝道效應(yīng)5.1Si基場效應(yīng)晶體管GAAFET

環(huán)繞式柵極技術(shù)

(gate-all-around,簡稱GAA)技術(shù)

三星3nm節(jié)點(diǎn)開始采用

環(huán)柵→使得柵極與溝道之間的接觸面積更大

柵對溝道的靜電控制增強(qiáng),更好地抑制短溝道效應(yīng)5.1Si基場效應(yīng)晶體管平面體硅MOSFET結(jié)構(gòu)和FinFET結(jié)構(gòu)比較5.1Si基場效應(yīng)晶體管多柵結(jié)構(gòu)特征長度特征長度減小,使得電子勢壘高度增大、厚度增大、關(guān)態(tài)泄漏電流減小5.1Si基場效應(yīng)晶體管按比例縮小-發(fā)展方向尺寸縮小好處:單管尺寸減小提高集成度:同樣功能所需芯片面積更小提升功能:同樣面積可實(shí)現(xiàn)更多功能降低成本:單管成本降低改善性能:器件和互連電容減小→

電路延時減小→速度加快;電容和電源電壓減小→器件的功耗降低若尺寸縮小30%,則?柵延遲減少30%,工作頻率增加43%?單位面積的晶體管數(shù)目加倍?每次切換所需能量減少65%?節(jié)省功耗50%按比例縮小的約束條件:關(guān)態(tài)電流要保證足夠低盡可能減小短溝道效應(yīng)保證電路的可靠性5.1Si基場效應(yīng)晶體管按比例縮小-縮小方式恒場按比例縮小(ConstantElectrical完全按比例縮小FullScaling)

尺寸(水平尺寸和垂直尺寸)

與電壓按同樣比例縮小

電場強(qiáng)度保持不變

最為理想,但難以實(shí)現(xiàn)一些和材料密切相關(guān)的參數(shù),

如VT不能按比例縮小恒壓按比例縮小(ConstantVoltage

:FixedVoltageScaling)

尺寸按比例縮小,電壓保持不變

L>1um,保持標(biāo)準(zhǔn)的5V電源電壓

電場強(qiáng)度隨尺寸的縮小而增加,強(qiáng)場效應(yīng)加重一般化按比例縮小(GeneralScaling)

尺寸和電場按不同的比例因子縮小5.1Si基場效應(yīng)晶體管U-MOSFETU-MOSFET結(jié)構(gòu)20世紀(jì)80年代后期,硅刻槽技術(shù)迎來了重大發(fā)展,主要是由于其在制造DRAM芯片中電荷存儲電容方面的廣泛應(yīng)用。隨后,功率半導(dǎo)體領(lǐng)域也采用了這一技術(shù),用于開發(fā)槽形柵或U-MOSFET結(jié)構(gòu)。如圖5-23所示,在這種結(jié)構(gòu)中,槽從晶體管的表面穿過源區(qū),經(jīng)過p型基區(qū),一直延伸至n型漂移區(qū)。在槽的底部和側(cè)壁進(jìn)行熱氧化后,柵氧化層形成于槽內(nèi),進(jìn)而形成柵極5.1Si基場效應(yīng)晶體管U-MOSFET當(dāng)柵極不加偏壓、漏極加正偏壓時,U-MOSFET結(jié)構(gòu)可以承受高壓。此時,p型基區(qū)與n型漂移區(qū)構(gòu)成的結(jié)反偏,電壓主要由厚的輕摻雜n型漂移區(qū)承擔(dān)。既然在阻斷模式下柵極處于零電位,柵氧內(nèi)也產(chǎn)生一高電場,為避免由槽柵拐角處柵氧的強(qiáng)電場引發(fā)的可靠性問題,通常需要圓化槽柵底部結(jié)構(gòu)。當(dāng)柵極施加正偏壓時,在U-MOSFET結(jié)構(gòu)中,漏極電流開始形成。這時,在槽柵的縱向側(cè)壁上形成了p型基區(qū)表面的反型層溝道。當(dāng)漏極也施加正偏壓時,這個反型層溝道為電子提供了一條從源區(qū)流向漏區(qū)的傳輸通道。電子從源區(qū)穿越溝道后,進(jìn)入了槽柵底部的n型漂移區(qū)。隨后,電流在整個單元橫截面內(nèi)擴(kuò)散傳播。這種結(jié)構(gòu)的內(nèi)部電阻降低為U-MOSFET器件在20世紀(jì)90年代的發(fā)展提供了機(jī)遇。5.2非Si基場效應(yīng)晶體管SiC的優(yōu)勢Si基和SiC基電力電子器件的額定截止電壓的對比4H-SiC半導(dǎo)體材料的物理特性主要有以下優(yōu)點(diǎn):(1)SiC的禁帶寬度大,是Si的3倍、GaAs的2倍;(2)SiC的擊穿電場強(qiáng)度高,是Si的10倍、GaAs的7倍;(3)SiC的電子飽和漂移速率高,是Si及GaAs的2倍;(4)SiC的熱導(dǎo)率高,是Si的3倍、GaAs的10倍。SiC基電力電子器件與Si基電力電子器件相比:(1)具有更高的額定電壓。(2)具有更低的導(dǎo)通電阻。(3)具有更高的開關(guān)頻率。5.2非Si基場效應(yīng)晶體管SiC器件的發(fā)展歷程5.2非Si基場效應(yīng)晶體管SiCMOSFET功率MOSFET具有理想的柵極絕緣特性、高開關(guān)速度、低導(dǎo)通電阻和高穩(wěn)定性,在Si基電力電子器件中,功率MOSFET獲得了巨大成功。同樣,SiCMOSFET也是最受矚目的SiC基電力電子器件之一。Wolfspeed公司的水平溝道結(jié)構(gòu)的SiCMOSFETROHM公司的雙溝槽結(jié)構(gòu)的SiCMOSFET5.2非Si基場效應(yīng)晶體管SiCMOSFET全Si模塊、混合Si/SiC模塊和全SiC模塊的損耗對比5.2非Si基場效應(yīng)晶體管HEMT器件HEMT是通過柵極下面的肖特基勢壘來控制GaAs/AlGaAs異質(zhì)結(jié)的2-DEG的濃度而實(shí)現(xiàn)控制電流的。由于肖特基勢壘的作用和電子向未摻雜的GaAs層轉(zhuǎn)移,柵極下面的N型AlGaAs層將被完全耗盡。轉(zhuǎn)移到未摻雜GaAs層中的電子在異質(zhì)結(jié)的三角形勢阱中即該層表面約10nm范圍內(nèi)形成2-DEG;這些2-DEG與處在AlGaAs層中的雜質(zhì)中心在空間上是分離的,不受電離雜質(zhì)散射的影響,所以遷移率較高。5.2非Si基場效應(yīng)晶體管HEMT器件柵電壓可以控制三角型勢阱的深度和寬度,從而可以改變2-DEG的濃度,以達(dá)到控制HEMT電流的目的。屬于耗盡型工作模式。減薄N型AlGaAs層的厚度,或減小該層的濃度,那么在Schottky勢壘的作用下,三角型勢阱中的電子將被全部吸干,在柵電壓為零時尚不足以在未摻雜的AlGaAs層中形成2-DEG,只有當(dāng)柵電壓為正時才能形成2-DEG,則這時的HEMT屬于增強(qiáng)型工作模式。N型AlxGa1-xAs層的厚度越小,可降低串聯(lián)電阻,但太小會產(chǎn)生寄生溝道,通常取35~60nm。N型AlxGa1-xAs層的組分x越大,禁帶寬度越大,導(dǎo)帶突變增大,可增大2-DEG濃度,但組分x太大時,晶體的缺陷增加,一般取x=0.3。5.2非Si基場效應(yīng)晶體管HEMT器件如果AlGaAs/GaAs異質(zhì)結(jié)中存在緩變層,緩變層厚度WGR的增大將使2-DEG的勢阱增寬,使勢阱中電子的子能帶降低,從而確定的Fermi能級下,2-DEG的濃度增大;但是,WGR的增大,使異質(zhì)結(jié)的高度降低,又將使2-DEG的濃度減小。WGRGaAsE2E1EFN-AlGaAs5.2非Si基場效應(yīng)晶體管HEMT器件存在一個最佳的緩變層厚度,使2-DEG的濃度最大。對于不存在隔離層N-Al0.37Ga0.63As/GaAs異質(zhì)結(jié),計算給出2-DEG的濃度ns與AlGaAs中摻雜濃度ND和緩變層厚度WGR的關(guān)系如下所示。5.2非Si基場效應(yīng)晶體管GaNHEMT氮化鎵(GaN)高電子遷移率晶體管(HEMT)首次亮相是在2004年,是由日本的Eudyna公司制造的耗盡型射頻晶體管。這種GaNHEMT采用碳化硅(SiC)襯底,專為射頻應(yīng)用而設(shè)計。HEMT結(jié)構(gòu)最早于1975年由T.Mimura等人首次報道,而在1994年,M.A.Khan等研究人員的工作揭示了在AlGaN和GaN異質(zhì)結(jié)界面存在異常高濃度的二維電子氣。借助這一發(fā)現(xiàn),Eudyna公司能夠在千兆赫茲級的頻率范圍內(nèi)實(shí)現(xiàn)出色的功率增益。2005年,Nitronex公司推出了采用SIGANTICR技術(shù)在硅襯底上生長的第一款耗盡型射頻GaNHEMT器件。第六章

表征與測量第六章表征與測量表征是對沒有標(biāo)準(zhǔn)的參數(shù)或特性進(jìn)行研究。測量是按照國際標(biāo)準(zhǔn)進(jìn)行,確保測試是有意義。半導(dǎo)體產(chǎn)業(yè)鏈相關(guān)的表征和測量半導(dǎo)體測試具有“及時性”????????原位測試,即監(jiān)測半導(dǎo)體材料器件在實(shí)時和原位條件下的變化,也是以無損檢測技術(shù)為主的,對測試速度和測試環(huán)境有更高的要求。離線測試:無太多限制,可以使用機(jī)械、電子束、離子束等。在線測試:多以無損檢測技術(shù)為主,比如光學(xué)、激光、X射線、光電、電容、超聲波及熱磁等。第六章表征與測量6.1來料檢測類型:以用途不同分類;質(zhì)量:純度要求在99.999999999%以上,表面平整度小于1nm,微粒小于1nm;(以12寸單晶硅晶圓為例)工業(yè)生產(chǎn)中的晶圓(1)表面缺陷(2)電阻率(3)導(dǎo)電類型(4)其他相關(guān)的測試項(xiàng)目全自動晶圓挑片分選機(jī)AP-1800晶圓檢測儀

NC-6800方法目的用途拋光片研磨和化學(xué)腐蝕去除平整性瑕疵,去除表面缺陷存儲芯片、功率器件外延片以原始硅片為籽晶進(jìn)行薄膜沉積控制晶格缺陷,滿足線寬需求;調(diào)控外延層參數(shù),優(yōu)化芯片結(jié)構(gòu)CPU、GPU等先進(jìn)制程退火片在惰性氣體環(huán)境中進(jìn)行高溫退火減少拋光引起局部的原子晶格缺陷及硅片表面的含氧量CMOS電路、DRAMSOI片鍵合或離子注入減小寄生電容、抑制短溝道效應(yīng),提高集成度、提高運(yùn)行速度、降低功耗射頻芯片、功率器件、傳感器等結(jié)隔離片光刻、離子注入和熱擴(kuò)散實(shí)現(xiàn)客戶特定的電氣性能需求—第六章表征與測量6.1來料檢測表面冗余物:通過計數(shù)每平方厘米多少個顆粒;(8寸晶圓表面每平方厘米少于0.13個顆粒,尺寸要小于或等于0.08μm)晶體缺陷:通過計數(shù)的方式計算缺陷密度;(12寸晶圓中每平方厘米的缺陷不到1個)表面缺陷人工目檢(鏡檢):人工獲取圖像+人工識別半自動檢測AVI:自動獲取圖像+人工識別自動光學(xué)檢測AOI:自動獲取圖像+機(jī)器視覺識別相關(guān)的測試項(xiàng)目機(jī)械劃傷:不允許存在,通過研磨拋光等方式消除;一般只做外觀測試,不能做功能測試,主要采用光學(xué)的方式進(jìn)行檢測或捕捉。第六章表征與測量6.1來料檢測圖像采集攝影系統(tǒng)(光電傳感器)、照明系統(tǒng)和控制系統(tǒng);數(shù)據(jù)處理背景噪聲減小(低通濾波+積分/平均值平滑)、圖像增強(qiáng)和銳化等(例如二值化、傅里葉變換、直方圖);圖像分析特征提?。ㄈ缰狈綀D)、分割圖像(如灰度閾值分割法)、模板比較(包括模板匹配、模式匹配、統(tǒng)計模式匹配等);缺陷報告增加比對次數(shù)和擴(kuò)大范圍進(jìn)行多重判定;表面缺陷——AOI第六章表征與測量6.1來料檢測電阻率晶圓圖(WaferMapping)IC芯片用硅片:1~10Ω·m功率器件用硅片:MΩ級正方形薄層在半導(dǎo)體工業(yè)中,方塊電阻Rs是設(shè)計和制造之間的接口基于編碼來可視化半導(dǎo)體器件或芯片的性能;可擴(kuò)展到設(shè)計、封裝、測試等步驟中,實(shí)現(xiàn)半導(dǎo)體工業(yè)全流程的可追溯性;分析半導(dǎo)體制造過程中數(shù)據(jù)的最流行的方法之一。第六章表征與測量6.1來料檢測電阻率——接觸測量四探針法直接測量,作為其他方法測量的參考標(biāo)準(zhǔn);線性四點(diǎn)法:測量傳感方向電阻率不同;范德堡法:圍繞樣品周邊放置的探針;(常與霍爾系數(shù)測試集成在一起)肖特基結(jié)探針法三探針法:一根探針與半導(dǎo)體構(gòu)成肖特基結(jié);C-V法:探針與硅片表面接觸,形成金-半結(jié)構(gòu);測量電阻率與深度的關(guān)系:剝離表面(薄層)→測量電阻率→剝離→測量...第六章表征與測量6.1來料檢測電阻率——非接觸測量電學(xué)測量電容法、電感法、微波法等;渦流法:電感法的一種,用于測試均勻摻雜晶圓、半導(dǎo)體上金屬層的電阻和厚度。非電學(xué)測量以光學(xué)方法為主;光調(diào)制光反射(熱探針):主要用于測量低劑量離子注入;太赫茲時域光譜:高靈敏度;Therma-Probe?680XP第六章表征與測量6.1來料檢測幾何尺寸——直徑幾何尺寸——厚度通過中心點(diǎn)橫穿表面且不包含參考面或基準(zhǔn)區(qū)的直線尺寸光學(xué)比較儀(輪廓投影儀)D=L+(S-F)給定點(diǎn)處穿過晶圓的垂直距離,中心點(diǎn)的厚度稱為標(biāo)稱厚度靜電電容法干涉法第六章表征與測量6.1來料檢測幾何尺寸——平坦度幾何尺寸——粗糙度晶圓表面平整、均勻、無表面不規(guī)則的程度;屬于宏觀幾何形狀誤差;總厚度偏差TTV、彎曲度bow、翹曲度Warp、總指示讀數(shù)TIR等靜電電容法和紅外線干涉法;晶圓表面平整、均勻、無表面不規(guī)則的程度;屬于微觀幾何形狀誤差;表面平均粗糙度Ra、均方根粗糙度Rq、最大高度粗糙度Rmax等測量方法與平坦度基本相同;第六章表征與測量6.1來料檢測其他——導(dǎo)電類型熱電動勢法(冷熱探針)利用溫度梯度產(chǎn)生的熱電動勢來判斷導(dǎo)電類型整流法利用金屬探針與半導(dǎo)體材料表面容易構(gòu)成整流接觸的特點(diǎn),可根據(jù)檢流計的偏轉(zhuǎn)方向或示波器的波形判斷導(dǎo)電類型。對于n型襯底:第六章表征與測量6.1來料檢測其他——少子壽命微波光電導(dǎo)衰減法μ-PCD測量有效壽命,但不適合壽命分布不均勻的樣品準(zhǔn)穩(wěn)態(tài)光電導(dǎo)法QSSPC利用金屬探針與半導(dǎo)體材料表面容易構(gòu)成整流接觸即微波信號的變化量與電導(dǎo)率的變化量成正比第六章表征與測量6.1來料檢測其他——碳氧含量間隙氧OI氧原子融入晶格內(nèi)形成間隙雜質(zhì),在一定溫度下傾向于從硅中以SiOx的形式沉淀出來,可以吸收雜質(zhì)或形成缺陷,改變電阻率和反向擊穿電壓。替位碳CS碳原子通常占據(jù)硅原子的位置,可能形成SiOx積累的中心,會影響OI的行為方式,增大漏電流。傅里葉轉(zhuǎn)換紅外光譜FTIR第六章表征與測量6.2工藝監(jiān)測質(zhì)量工程工藝能力指數(shù)Cpk找到最佳性能的工藝,并將干擾因子的影響減到最??;來料檢查:事前預(yù)防控制工藝監(jiān)測:事中過程控制出貨檢查:事后驗(yàn)證,將量測結(jié)果與規(guī)范進(jìn)行比較工藝能力指數(shù)下限工藝能力指數(shù)=(平均—下限值)/(3σ)上限工藝能力指數(shù)=(上限值—平均值)/(3σ)多采用統(tǒng)計過程控制(SPC)1)測量過程;2)消除過程中的差異,使其保持一致;3)監(jiān)控過程;4)改進(jìn)工藝。循環(huán)并持續(xù)改進(jìn)實(shí)際工藝中要求不大于1.33,即±1.5σ或99.379%第六章表征與測量6.2工藝監(jiān)測薄膜量測分類光學(xué)檢測:基于光的波動性和相干性電子束檢測:高精度X射線量測:表征薄膜檢測(Inspection)在晶圓表面上或電路結(jié)構(gòu)中,檢測其是否出現(xiàn)異質(zhì)情況,如顆粒污染、表面劃傷、開短路等對芯片工藝性能具有不良影響的特征性結(jié)構(gòu)缺陷。量測(Metrology)對被觀測的晶圓電路上的結(jié)構(gòu)尺寸和材料特性做出的定量描述。復(fù)檢(Review)工業(yè)中多采用光學(xué)檢測和電子束檢測互補(bǔ)的形式第六章表征與測量6.2工藝監(jiān)測量測——膜厚THK透明薄膜:光學(xué)方法不透明薄膜:通過方塊電阻與橫截面積計算(如金屬)橢偏光譜儀SE在橢偏儀的基礎(chǔ)上加入光柵單色儀組件,產(chǎn)生波長連續(xù)變化的入射光,突破單波長量測的限制,向多波長的光譜量測拓展。適用于表征單層薄膜、復(fù)雜多層膜及超薄膜等結(jié)構(gòu)。白光干涉光譜WLRS利用光學(xué)干涉原理量測膜厚并獲得表面輪廓,通常使用寬帶光源(UV、VIS或NIR),不同基底厚度對應(yīng)不同范圍的光譜。適用于表面粗糙度、臺階高度、微觀結(jié)構(gòu)分析等方面的測量。第六章表征與測量6.2工藝監(jiān)測量測——關(guān)鍵尺寸CD半導(dǎo)體芯片中的最小線寬一般稱為關(guān)鍵尺寸光學(xué)關(guān)鍵尺寸OCD將偏振光投射到被測對象表面,受到表面形貌的影響而反射,通過收集被測試對象的關(guān)鍵寬度及其他形貌(如單/多層膜高度、側(cè)壁角等)尺寸的散射信息來實(shí)現(xiàn)精確量測。(類似于SE)速度快、成本低、穩(wěn)定性和重復(fù)性,無接觸對樣本無損的優(yōu)點(diǎn)關(guān)鍵尺寸掃描電子顯微鏡CD-SEM用電子槍射出電子束聚焦后轟擊樣品表面,并做光柵狀掃描,通過探測電子作用于樣品所產(chǎn)生的信號來觀察并分析樣品表面的組成、形態(tài)和結(jié)構(gòu)。半導(dǎo)體工業(yè)中,多以O(shè)CD和CD-SEM相結(jié)合第六章表征與測量6.2工藝監(jiān)測量測——套刻精度OVL半導(dǎo)體制造中晶圓當(dāng)前層圖形相對于參考層圖形沿x和y方向的偏差(通常是CD的1/5~1/3)基于成像IBO利用具有圖像識別和量測功能的高分辨率明場光學(xué)顯微鏡,多采用CD-SEM;需要多次測試,測試速度慢,套刻標(biāo)識尺寸過大;基于衍射DBO套刻標(biāo)識是兩個周期性的結(jié)構(gòu),一個位于晶圓的參考層中,一個在光刻膠上。如果完全對準(zhǔn),那么在光照下的衍射條紋就是對稱的;精度較高,設(shè)備引起的測量誤差較小,測量結(jié)果的重復(fù)性很好;第六章表征與測量6.2工藝監(jiān)測量測——其他臺階高度和臺階覆蓋率臺階高度:晶圓表面從一個水平面到另一個水平面的垂直距離臺階覆蓋率:臺階處的膜層厚度與平坦區(qū)域的膜層厚度的比值測量光學(xué)或電容探針位移變化,評估薄膜的均勻性晶圓形貌接觸式和非接觸式(如基于模型的紅外反射光譜MBIR),可提取溝槽參數(shù)、膜厚及材料組成等信息雜質(zhì)含量XPS,是有機(jī)物、聚合物和氧化物的表面分析工具M(jìn)BIR第六章表征與測量6.2工藝監(jiān)測檢測——無圖形檢測裸晶圓從晶圓制造商處獲得認(rèn)證,在開始生產(chǎn)之前半導(dǎo)體晶圓廠收到后再次認(rèn)證的檢測過程,防止缺陷逃逸。光散射利用散射原理,通過算法提取和比較多通道的表面缺陷信號,可實(shí)時識別晶圓表面缺陷、判別缺陷的種類。光致發(fā)光PL利用光激發(fā)發(fā)光體所引起的發(fā)光現(xiàn)象,發(fā)光的頻率、相位、振幅、方向、偏振態(tài)等攜帶了材料的大量基本信息。第六章表征與測量6.2工藝監(jiān)測檢測——有圖形檢測將測試芯片的空間像與相鄰芯片的空間像進(jìn)行比較,以獲得僅有非零隨機(jī)缺陷特征信號的空間差分圖像,在缺陷的位置會生成缺陷圖(類似于晶圓映射)明場檢測定向照明光路,即照明光角度與采集光角度完全或部分相同,最終的成像是通過反射光形成的追求更亮的光學(xué)照明、更大的數(shù)值孔徑、更大的成像視野等暗場檢測照明光角度與采集光角度完全不同,最終的成像是通過圖形表面的結(jié)構(gòu)散射得到的。追求更高的成像分辨率、檢測掃描速度及更高效的噪聲控制第六章表征與測量6.2工藝監(jiān)測檢測——掩膜版檢測在線檢測是指每次曝光之前和之后對掩模版表面進(jìn)行檢測離線檢測指定期地把掩模從系統(tǒng)中調(diào)出來做缺陷檢測。振幅型缺陷表層缺陷,多采用電子束或AFM和TEM結(jié)合的方式,速度過低,僅能量測表面形貌,很難滿足補(bǔ)償?shù)囊笙辔恍腿毕菸挥谘谀0娑鄬幽さ撞?,且不能修?fù),需使用工作波長檢測,直接評估掩模的實(shí)際工作情況物理補(bǔ)償主要采用電子束/離子束蝕刻和沉積,從而修復(fù)吸收層,使圖形接近理想形貌;軟件補(bǔ)償通過吸收層的修正或偏移,主要是將真實(shí)空間和理想空間的像差作為評估函數(shù),通過多次仿真優(yōu)化實(shí)現(xiàn)補(bǔ)償(難度很大)第六章表征與測量6.2工藝監(jiān)測復(fù)檢目的:更詳細(xì)地觀察、分類和分析檢測到的缺陷與顆粒的形狀及成分,以及所在位置的背景環(huán)境,為識別哪道工序、哪臺設(shè)備、哪種材料引起的缺陷提供有效信息,從而分析和判斷缺陷產(chǎn)生的原因和對應(yīng)的工藝步驟,并進(jìn)行針對性的缺陷改善。流程:首先使用OM或SEM復(fù)檢,通過與相鄰管芯的電路圖案進(jìn)行比較,或者通過圖像和芯片設(shè)計圖形的直接比對,確認(rèn)檢測步驟并排查缺陷是否存在(類型、位置、發(fā)生的工序),然后將自動缺陷檢測系統(tǒng)生成的文件(包含半導(dǎo)體晶圓的格標(biāo)識、槽標(biāo)識,相應(yīng)的缺陷信號二進(jìn)制信息)重新加載SEM,通過缺陷類別的位置信息來確定缺陷位置,并拍照和存儲缺陷的放大圖像,最后系統(tǒng)按照預(yù)定規(guī)則對缺陷分類,將相關(guān)信息發(fā)送到質(zhì)量控制部門,以便在故障和缺陷分析中使用。通常使用差分圖像方法,將多個缺陷圖像與同一參考圖像進(jìn)行比較,提高復(fù)檢速度第六章表征與測量6.3晶圓可接受測試可接受測試為了確定是否滿足規(guī)范或合同的要求而進(jìn)行的測試,可能涉及化學(xué)測試、物理測試或性能測試。分類晶圓可接受測試WAT:通常只測試直流參數(shù);批次可接受測試LAT:批量驗(yàn)收;封裝后篩選:產(chǎn)品交付客戶前的最后一道關(guān)鍵的檢驗(yàn)工序;晶圓可接受測試WAT研發(fā)階段,用來驗(yàn)證設(shè)計的可行性,以及預(yù)期性能、可靠性和穩(wěn)定性等,從而獲得器件或電路的基本特征;試生產(chǎn)階段,驗(yàn)證器件成品率、特性一致性等量產(chǎn)能力,同時是工藝調(diào)整的依據(jù);量產(chǎn)階段,反映產(chǎn)線工藝的波動,最大化生產(chǎn)能力和降低成本。MIL-PRF-38534LK級,是規(guī)范中的最高可靠性等級。它適用于航空應(yīng)用。H級,是標(biāo)準(zhǔn)的軍工等級。G級,是H級的低配版本,溫度范圍-40℃至+85℃。D級,商用質(zhì)量等級,溫度范圍0℃至+70℃。E類,L、K、H、G或F類以外的情況。L級,是非密封器件的最高質(zhì)量等級。F級,是非密封器件的標(biāo)準(zhǔn)質(zhì)量等級。第六章表征與測量6.3晶圓可接受測試修調(diào)測試結(jié)構(gòu)第六章表征與測量6.3晶圓可接受測試工藝部分設(shè)計規(guī)則器件之間的隔離對電路的性能影響很大,其測試主要查看漏電情況對于短路或橋接:驗(yàn)證制程中同層版圖之間器件的隔離能力多采用交叉梳狀非串聯(lián)的兩端結(jié)構(gòu),加上襯底構(gòu)成三端器件,測試儀器對其加載1.1倍的芯片直流工作電壓,測試所需的電流來判斷對于開路,主要用于驗(yàn)證金屬層、多晶硅層對關(guān)鍵尺寸控制能力采用梳狀串聯(lián)的兩端結(jié)構(gòu),在有效隔離寬度外放置條狀圖形,測試所得電學(xué)參數(shù)與短路的測試結(jié)果共同分析,判定所在層是否正常。對于絕緣,主要用于驗(yàn)證制程中不同層版圖之間器件的隔離能力與開路類似,但需要通過調(diào)整電極所在版圖層,以便測試多晶硅層間、金屬層間、有源區(qū)間及多晶硅層-金屬層等情況。第六章表征與測量6.3晶圓可接受測試工藝部分電阻對于多晶硅有源區(qū)電阻,可采用啞鈴狀(受到PAD間距限制)或蛇狀設(shè)計版圖對于接觸電阻,采用鏈條結(jié)構(gòu),是通過增加接觸孔的數(shù)目,測試得到的整體電阻平均化后得到更準(zhǔn)確的阻值。其他柵氧完整性GOI:當(dāng)柵氧不均勻或界面有缺陷時,會失去氧隔離能力,產(chǎn)生漏電流,包括GOI電容Cox、GOI柵氧厚度Tox、GOI擊穿電壓BVoxCD測量:由測量兩條同長度,不同寬度的電阻,換算出其寬度CD大?。é(即CD的損失)和Rs)額外規(guī)則:以漏電流來檢測接觸覆蓋性,版圖通常為十字架結(jié)構(gòu),可以有效發(fā)現(xiàn)誤觸發(fā)等問題。當(dāng)W=W1時,Rs為薄層電阻,可測得電阻R1R1=Rs×L/(W1-ΔW)當(dāng)W=W2時,可測得電阻R2R2=Rs×L/(W2-ΔW)所以

R1/R2=(W2-ΔW)/(W1-ΔW)第六章表征與測量6.3晶圓可接受測試器件部分MOS器件擊穿電壓BVd:評估MOS器件耐壓能力;關(guān)斷電流Ioff:反映器件關(guān)斷狀態(tài)下漏電流大??;飽和電流Ids:評估器件在飽和區(qū)工作時漏電流大??;襯底電流Isub:反映器件中襯底與源漏之間的電流情況;閾值電壓Vth:表征MOS器件開啟電壓;雙極型晶體管放大倍數(shù)hfe:評估晶體管放大能力反向擊穿電壓Vb:評估晶體管耐壓能力二極管結(jié)電容Cj:反應(yīng)結(jié)區(qū)電荷存儲能力結(jié)漏電流Ileak:評估漏電流大小反向擊穿電壓Vb:評估耐壓能力第六章表征與測量6.3晶圓可接受測試探針測試基于點(diǎn)接觸探針測試:主要用于評估器件的電學(xué)參數(shù);掃描探針測試:主要用于分析表面形貌、載流子分布及表面功函數(shù)等特性原子力顯微鏡AFM在芯片截面成像應(yīng)用中有明顯優(yōu)勢開爾文探針測量半導(dǎo)體材料的表面功函數(shù)與單色光結(jié)合構(gòu)成表面光電壓譜SPV,可以表征表界面缺陷狀態(tài)與AFM結(jié)合,構(gòu)成了開爾文探針力顯微鏡KPFM,獲得關(guān)于半導(dǎo)體摻雜、能帶彎曲、電介質(zhì)中的電荷捕獲和腐蝕等信息與飛秒激光器和高性能示波器結(jié)合,構(gòu)成瞬態(tài)Kelvin探針,可獲得電荷傳輸?shù)刃畔⒔佑|(AC)模式非接觸(DC)模式KPFM第六章表征與測量6.3晶圓可接受測試探針測試擴(kuò)散電阻分布SPR用于研究半導(dǎo)體材料中的擴(kuò)散電阻、電阻率及載流子濃度與深度關(guān)系的方法加入5mV左右的電壓就可以克服探針-硅電阻(接近歐姆接觸),同時保持探針尖端電阻和其他連接電阻最小化,從而精確地測量擴(kuò)散電阻。擴(kuò)散電阻顯微鏡SSRM測量的是探針尖端和橫截面之間的接觸,以避免與傾斜相關(guān)的載流子溢出效應(yīng),配合寬范圍放大器可實(shí)現(xiàn)對亞納米尺度半導(dǎo)體器件的分析。Thurber曲線第六章表征與測量6.4測試測試可信性衡量測試設(shè)備提供正確測試結(jié)果的一致性;影響因素:接觸不良、設(shè)置不當(dāng)、濕氣、設(shè)備的可重復(fù)性;可信性超過95%,無需重測;低于85%,則認(rèn)為可無效。測試產(chǎn)量通過電氣測試的芯片數(shù)量與總芯片數(shù)量的比值;評估工藝能力和預(yù)測產(chǎn)品的性能;泊松模型、墨菲模型、Seed模型、指數(shù)模型。測試保護(hù)帶面對生產(chǎn)的測試計劃:要求更為嚴(yán)格;面對質(zhì)量保證的測試計劃:最終測試;之間就是測試保護(hù)帶——引入CPK評估Y=[(1-e(-AD))/(AD)]2.Y=(1-e(-2AD))/(2AD)校準(zhǔn)≠驗(yàn)證第六章表征與測量6.4測試缺陷與故障缺陷主要是因制造條件的不正常和工藝設(shè)計有誤等造成的物理結(jié)構(gòu)的改變,如工藝、材料、壽命和封裝等缺陷。缺陷是物理級失效的一種,映射到邏輯級就可以建模為故障(非正常狀態(tài)),映射到行為級就是錯誤。故障模型:將故障特征進(jìn)行抽象和分類,將具有相同效果的故障歸為同一種故障類型和描述方式邏輯級:固定故障、靜態(tài)電流故障、時延故障等。電路級:固定故障、橋接故障和時延故障等。第六章表征與測量6.4測試測試向量及生成過程如下:先建立描述電路“好”或“壞”的模型,然后設(shè)計出能檢驗(yàn)電路“好”或“壞”的測試數(shù)據(jù),再把設(shè)計好的數(shù)據(jù)加在被檢驗(yàn)的電路上;觀察被檢驗(yàn)電路的輸出結(jié)果;最后分析與理想的結(jié)果是否一致。向量生成建模——故障減少——故障仿真——可測試性度量——測試壓縮——測試向量生成測試設(shè)備ATE:由機(jī)臺、負(fù)載板/探針卡、分選機(jī)和測試程序等部分組成。負(fù)載板(FT)/探針卡(CP)附件工具:接觸器、加熱板等被測器件(DUT)第六章表征與測量6.4測試芯片探針CP目的是在封裝前識別和剔除存在缺陷的芯片,從而確保封裝質(zhì)量的可靠性,有助于進(jìn)一步優(yōu)化生產(chǎn)工藝并降低封裝成本。通過探針接觸PAD再與ATE連接,對先進(jìn)封裝的產(chǎn)品尤為重要流程:基于DFT編寫測試計劃,根據(jù)芯片類型、測試內(nèi)容、測試要求、成本選擇ATE,并制作探針卡并編寫程序,在測試過程中組調(diào)試程序和設(shè)備,達(dá)到量產(chǎn)測試。優(yōu)化:將失效率較高的項(xiàng)目前移,較低的后移甚至刪除第六章表征與測量6.4測試終測FT驗(yàn)證封裝后的器件或電路在實(shí)際應(yīng)用中的性能,并與可靠性測試相結(jié)合,以全面評估芯片的功能完整性和封裝質(zhì)量通常將CP和FT視為整體,綜合設(shè)計測試方案長時間占用ATE,又稱ATE測試流程:基于DFT和CP數(shù)據(jù)編寫測試計劃、選擇ATE、制作負(fù)載卡和編寫測試程序、調(diào)試設(shè)備和程序、量產(chǎn)測試,根據(jù)測試結(jié)果對芯片進(jìn)行分類,針對特定類別的失效芯片進(jìn)行深入分析或重測。第六章表征與測量6.4測試系統(tǒng)級測試SLT提高產(chǎn)品板的生產(chǎn)良率并降低生產(chǎn)成本將測試主機(jī)、測試板、測試插座上的芯片之間建立電氣連接,硬件與FT類似(如Intel)內(nèi)容主要有芯片功能測試、接口測試及內(nèi)存相關(guān)測試等未來最重要的環(huán)節(jié)之一條帶測試(Strip/mapTesting)器件在引線框條帶中,在將其分割成單獨(dú)芯片之前進(jìn)行電氣測試適用于小型封裝的處理和測試,因?yàn)樗鉀Q了接觸難題缺點(diǎn):需要協(xié)調(diào)封裝和測試兩個獨(dú)立環(huán)節(jié),可能需要經(jīng)歷第二次測試過程第六章表征與測量6.4測試測試方法——ATPGATPG在半導(dǎo)體測試中檢查器件故障或電路結(jié)構(gòu),根據(jù)相關(guān)算法自動生成所需的測試向量(集合)的過程主要通過ATPG算法實(shí)現(xiàn),并用故障覆蓋率和執(zhí)行測試的成本來衡量和評價ATPG的好壞D算法:逐級敏化從故障到電路所有輸出的全部可能通路。PODEM算法:對D算法的改進(jìn),它吸收了窮舉法的優(yōu)點(diǎn),采用反向跟蹤的方式。FAN算法:在利用拓?fù)湫畔硖岣邷y試效率的基礎(chǔ)上,采取了新的策略加速測試生成的完成流程建立故障模型——選擇故障——故障激活——生成向量——模擬故障——移除故第六章表征與測量6.4測試測試方法——掃描路徑法將時序電路簡化為一個組合電路網(wǎng)絡(luò)和帶觸發(fā)器的時序電路網(wǎng)絡(luò),提高了電路內(nèi)部節(jié)點(diǎn)的可控性和可觀測性流程①初始化過程,通過端口或內(nèi)部寄存器控制,使芯片進(jìn)入掃描路徑模式。②移位模式,啟動移位操作,將數(shù)據(jù)串行移入掃描鏈(寄存器),并移出測試結(jié)果。③捕獲模式,關(guān)閉移位操作,讓故障電路的輸出被寄存器捕捉;④重復(fù)移位和捕獲的過程,直到將所有故障通過掃描鏈串行輸出并被ATE捕捉比較需要增加額外的電路面積和I/O引腳,測試時間往往較長第六章表征與測量6.4測試測試方法——邊界掃描JTAG是一種遵循IEEE1149.1國際標(biāo)準(zhǔn)的測試協(xié)議,主要用于對芯片內(nèi)部進(jìn)行測試訪問,下載、調(diào)試及邊界掃描等功能。邊界掃描是JTAG中的核心功能,它在I/O引腳間插入移位寄存器BSR,一般在邊界(周圍),當(dāng)信號輸入BSR時,可以觀察到其中的記錄,從而實(shí)現(xiàn)對連接芯片的測試。.TCK和TMS通過TAP控制器改變狀態(tài),可以選擇使用IR或DR,并控制邊界掃描測試的各狀態(tài)。當(dāng)輸入引腳連接TDI端口并輸入信號時,可以實(shí)現(xiàn)內(nèi)部節(jié)點(diǎn)的測試。通過IR識別的數(shù)據(jù)被存儲到DR,測試結(jié)果數(shù)據(jù)由TDO輸出。在實(shí)際測試中,外部測試設(shè)備接收輸出測試結(jié)果,并將其與預(yù)期結(jié)果進(jìn)行比較,從而可以定位并發(fā)現(xiàn)故障。需要專用接口和調(diào)試器,這增加了調(diào)試的成本第六章表征與測量6.4測試測試方法——BIST內(nèi)置自測試使用自己的電路測試自己的功能或參數(shù),從而降低對外部ATE的依賴。流程:測試向量生成器根據(jù)外部輸入信號生成測試向量,對內(nèi)部被測電路進(jìn)行測試,并將結(jié)果輸出到響應(yīng)分析器進(jìn)行對比,以確定是否有故障,信號的輸入、輸出及被測電路的時鐘由BIST控制器控制;邏輯BIST:通過偽隨機(jī)測試圖形生成器生成測試圖形,應(yīng)用于器件內(nèi)部掃描,采用多輸入寄存器獲得輸出信號;存儲器BIST:通常由加載、讀取和比較測試圖形的測試電路組成,采用March、MATS+等算法來檢測器件中的缺陷;提高了芯片設(shè)計的復(fù)雜性,并需要額外的晶圓面積、加工要求和封裝尺寸及引腳等;第六章表征與測量6.4測試測試參數(shù)——直流連接性測試(開路/短路)VOL/IOLIDDGrossIDD第六章表征與測量6.4測試測試參數(shù)——交流上升時間和下降時間。傳輸時延。建立時間。保持時間。最小脈寬。最大工作頻率。第六章表征與測量6.5可靠性可靠性測試可靠性是指產(chǎn)品在特定條件下和規(guī)定時間內(nèi)實(shí)現(xiàn)其功能的能力。規(guī)定時間:在產(chǎn)品的生命周期內(nèi)規(guī)定功能:要求產(chǎn)品符合相關(guān)的電氣、外觀和機(jī)械規(guī)范可靠性測試通過模擬嚴(yán)苛的環(huán)境條件對芯片進(jìn)行沖擊,以評估產(chǎn)品的壽命和潛在的質(zhì)量風(fēng)險。應(yīng)力是指外界對產(chǎn)品造成的破壞力,包括機(jī)械、環(huán)境和電氣等多方面的因素可靠度是產(chǎn)品在規(guī)定條件下和規(guī)定時間內(nèi)完成規(guī)定功能的概率失效率是產(chǎn)品在單位時間內(nèi)失效的概率平均無失效工作時間MTBF是產(chǎn)品無失效工作時間的平均值早期失效期:失效率高偶發(fā)失效期:失效率較低:有效壽命磨損失效期:失效率高第六章表征與測量6.5可靠性可靠性試驗(yàn)統(tǒng)計試驗(yàn)用于驗(yàn)證產(chǎn)品的可靠性或壽命是否符合規(guī)定要求,如材料設(shè)備鑒定試驗(yàn)和產(chǎn)品驗(yàn)收試驗(yàn)等;工程試驗(yàn)通過獲得的可靠性數(shù)據(jù),可以揭示產(chǎn)品在材料、設(shè)計、制造和組裝等方面存在的缺陷,并提出相應(yīng)的改進(jìn)措施。包括篩選試驗(yàn)、可靠性研制試驗(yàn)和可靠性增長實(shí)驗(yàn);第六章表征與測量6.5可靠性老化(burn-in)又稱功率老煉,用于檢測半導(dǎo)體器件的早期失效。在正常使用之前進(jìn)行測試,老化能夠暴露各種問題,從而有效地降低失效率,確保元器件的可靠性。篩選實(shí)驗(yàn)的一部分靜態(tài)老化:在非工作模式下僅加載電源電壓動態(tài)老化:提供輸入激勵信號,通過檢測相關(guān)信號判斷樣品的老化狀態(tài)或極端環(huán)境下的工作狀態(tài)。老化中測試:在動態(tài)老化過程中采樣電參數(shù),并完成全部或部分功能測試。常溫老化:民品高溫老化:時間過長的老化熱循環(huán)老化:航空航天領(lǐng)域精密篩選:航空航天、軍工等高可靠性領(lǐng)域第六章表征與測量6.5可靠性壽命實(shí)驗(yàn)——壽命分布壽命實(shí)驗(yàn)時可靠性鑒定與驗(yàn)收試驗(yàn)中的核心環(huán)節(jié),用于在實(shí)驗(yàn)室環(huán)境下模擬實(shí)際工作條件以評估產(chǎn)品的壽命特性。壽命分布與失效機(jī)制、失效模式及所施加的應(yīng)力類型密切相關(guān)威布爾分布對數(shù)正態(tài)分布是半導(dǎo)體工業(yè)中分析壽命或可靠性數(shù)據(jù)的重要工具指數(shù)分布由大量電子元器件構(gòu)成的系統(tǒng)在穩(wěn)定工作狀態(tài)第六章表征與測量6.5可靠性壽命實(shí)驗(yàn)——加速壽命確定產(chǎn)品壽命分布,一是通過試驗(yàn),這需大量試驗(yàn)樣本和時間,二是利用現(xiàn)有模型,可以節(jié)省時間并減少所需樣本,但可能不夠精確,且模型變量的賦值較復(fù)雜。加速壽命試驗(yàn)貯存壽命:在規(guī)定的環(huán)境條件下進(jìn)行非工作狀態(tài)的存放試驗(yàn)工作壽命試驗(yàn):在規(guī)定的條件下進(jìn)行加負(fù)荷的試驗(yàn)加速壽命試驗(yàn):采用加大應(yīng)力的方法,使樣品在短期內(nèi)失效,以預(yù)測在正常工作或存儲條件下的可靠性加速壽命試驗(yàn)?zāi)P秃愣☉?yīng)力試驗(yàn):分幾組同時進(jìn)行,每組對應(yīng)不同的負(fù)荷步進(jìn)應(yīng)力試驗(yàn):在不同時間段對產(chǎn)品施加不同水平的負(fù)荷序進(jìn)應(yīng)力試驗(yàn):加載的應(yīng)力水平隨時間連續(xù)上升第六章表征與測量6.5可靠性壽命實(shí)驗(yàn)——加速壽命試驗(yàn)加速壽命試驗(yàn)ALT適用于描述由損耗造成的失效機(jī)理,適用于可靠性評價和失效結(jié)構(gòu)的鑒定,驗(yàn)證MTBF目標(biāo),并檢測超出標(biāo)準(zhǔn)的失效情況高加速壽命試驗(yàn)HALT采用的應(yīng)力多為破壞性,以更短的時間找到產(chǎn)品的各種工作極限與破壞極限。多用于產(chǎn)品研發(fā)設(shè)計階段。高/低溫度試驗(yàn)分別在低溫和高溫階段進(jìn)行,直至產(chǎn)品出現(xiàn)異常。返回常溫后恢復(fù)正常為工作極限,無法恢復(fù)正常為破壞極限。溫度循環(huán)TC也稱為熱疲勞失效檢查樣品是否出現(xiàn)可恢復(fù)性故障,并確定其可操作界限第六章表征與測量6.5可靠性壽命實(shí)驗(yàn)——加速壽命試驗(yàn)通過升高環(huán)境溫度來進(jìn)行加速壽命試驗(yàn)可以加速產(chǎn)品失效的過程。高/低溫工作壽命HTOL/LTOL采用高/低溫和電壓加速,預(yù)測半導(dǎo)體器件在未來長時間內(nèi)的正常工作壽命,即生命周期的預(yù)估在150℃測試條件下通過1000h的HTOL測試,相當(dāng)于使用8年,屬于抽樣測試高/低溫貯存壽命HTSL/LTSL評估器件在無電應(yīng)力施加的高/低溫環(huán)境下長期存儲的可靠性在HTSL測試過程中不會對樣品施加電應(yīng)力,因此不能替代老化;通常達(dá)到1000h,以充分評估高溫和時間對器件可靠性的影響第六章表征與測量6.5可靠性環(huán)境實(shí)驗(yàn)——力學(xué)環(huán)境試驗(yàn)?zāi)M產(chǎn)品在實(shí)際運(yùn)輸和使用過程中可能遇到的力學(xué)條件,來檢驗(yàn)產(chǎn)品的結(jié)構(gòu)的完整性和耐沖擊能力。機(jī)械沖擊試驗(yàn)利用重力加速度進(jìn)行多次沖擊,以暴露可能存在的結(jié)構(gòu)缺陷、封裝異物、芯片粘片、芯片裂紋、引線鍵合和外引線缺陷等。跌落試驗(yàn)也是沖擊的一種恒定加速度試驗(yàn)確定產(chǎn)品經(jīng)受恒加速度環(huán)境所產(chǎn)生的力(重力除外),可以揭示機(jī)械沖擊不一定能檢測出的結(jié)構(gòu)和機(jī)械缺陷,如間歇短路/開路等;通過離心機(jī)等速旋轉(zhuǎn)獲得不同的恒加速度數(shù)值第六章表征與測量6.5可靠性環(huán)境實(shí)驗(yàn)——?dú)夂颦h(huán)境試驗(yàn)?zāi)M產(chǎn)品在各種氣候條件下的適應(yīng)性鹽霧試驗(yàn)評估產(chǎn)品耐鹽霧腐蝕性能國軍標(biāo)中“三防”試驗(yàn)之一評級法作為結(jié)果判斷方法,即通過計算腐蝕面積與總面積的百分比,并觀察金屬表面是否生銹、生銹類型、腐蝕程度及是否有氣泡/開裂等情況,同時檢查電氣功能是否受到影響,太陽輻射試驗(yàn)評估產(chǎn)品的穩(wěn)定性、可靠性和性能等紅外光譜:可導(dǎo)致產(chǎn)品短時高溫和局部過熱,引發(fā)結(jié)構(gòu)材料的機(jī)械破壞及絕緣體材料的過熱損壞等問題。紫外光譜:產(chǎn)生光化學(xué)效應(yīng),與溫度、濕度等因素共同作用時,機(jī)械性能和電氣性能也會隨之降低。關(guān)注熱效應(yīng)第六章表征與測量6.5可靠性環(huán)境實(shí)驗(yàn)——綜合環(huán)境試驗(yàn)將環(huán)境、力學(xué)環(huán)境試驗(yàn)與電測試緊密結(jié)合的一種評估方法預(yù)處理PC模擬器件在應(yīng)用到電子產(chǎn)品前可能經(jīng)歷的外部環(huán)境流程:初始電性能測試、目檢、溫度循環(huán)、烘烤、潮濕浸泡、回流、助焊劑浸漬、清洗、烘干、目檢及最終電性能檢測。高壓釜試驗(yàn)AC評估產(chǎn)品承受極端溫度和濕度條件能力在嚴(yán)苛的溫濕度及壓力環(huán)境下測試,幾小時到1000小時溫度、濕度、偏置THB旨在加速金屬腐蝕85℃/85%RH/1000h,并在規(guī)定的時間點(diǎn)施加偏壓進(jìn)行測試第六章表征與測量6.5可靠性環(huán)境實(shí)驗(yàn)——高加速應(yīng)力篩選HASS在生產(chǎn)階段進(jìn)行的一種篩選方法,確保工藝材料的變更不會引入新的缺陷,并要求所有產(chǎn)品參與;采用的應(yīng)力值通常高于實(shí)際環(huán)境應(yīng)力,但不超過設(shè)計極限,以避免性能下降或壽命縮短;制定HASS條件篩選驗(yàn)證量產(chǎn)HASSHALT(高加速壽命試驗(yàn))、HASS(高加速應(yīng)力篩選)和HASA(高加速應(yīng)力抽檢篩選)作為驗(yàn)證設(shè)計與制造質(zhì)量的試驗(yàn)方法,已成為工業(yè)界的標(biāo)準(zhǔn)。第六章表征與測量6.5可靠性電應(yīng)力類試驗(yàn)——ESD過度電應(yīng)力EOS是指由于過大的電壓、電流或功率而對電路造成的破壞;靜電放電ESD是正負(fù)電荷失衡時產(chǎn)生的一種現(xiàn)象,具有積聚時間長、低電量、大電流和作用時間短等特點(diǎn),瞬間電壓可達(dá)幾千伏,遠(yuǎn)大于大多數(shù)器件和電路的極限,產(chǎn)生EOS破壞,是最高頻的失效原因之一;人體放電模式HBM器件充電模式CDM機(jī)器放電MM第六章表征與測量6.5可靠性電應(yīng)力類試驗(yàn)——閂鎖評估芯片在出現(xiàn)閂鎖效應(yīng)時的過流能力。發(fā)生在電源與地之間,由于寄生PNP和NPN相互作用形成低阻抗通路,進(jìn)而引發(fā)大電流并可能燒毀器件。對VCC引腳做電壓測試,即施加1.5VCC或最大偏壓,并測試其他引腳以確認(rèn)電壓是否符合要求。電應(yīng)力類試驗(yàn)——浪涌來自于電源的過載電流或電容、電感的充放電短脈寬浪涌:產(chǎn)生的熱量來不及被散熱器吸收,可以估算芯片內(nèi)部溫度上升的情況長脈寬浪涌:等效于直流,主要受到熱斑效應(yīng)的影響器件內(nèi)的體二極管所能承受的最大電流就是浪涌電流第六章表征與測量6.6失效分析FA流程失效分析FA探究半導(dǎo)體器件/芯片失效的原因和機(jī)制分類:功能失效&參數(shù)失效從驗(yàn)證樣品的失效現(xiàn)象開始,進(jìn)而分析失效模式,當(dāng)測試結(jié)果共同指向同一失效部位,獲得失效原因或機(jī)制的信息。流程受到多種因素的影響,包括器件類型、失效現(xiàn)象、失效前承受的應(yīng)力、失效位置、失效率、失效模式、失效特性和失效機(jī)制等,不存在真正意義上的“標(biāo)準(zhǔn)”流程,需要根據(jù)實(shí)際情況靈活應(yīng)對。簡單流程:收集失效信息——驗(yàn)證失效類型——外部目檢——小型試驗(yàn)——曲線跟蹤——X射線檢查——超聲掃描顯微鏡檢查——開封——內(nèi)部目檢——熱點(diǎn)檢測——光發(fā)射顯微鏡。微探針檢查——芯片逆處理第六章表征與測量6.6失效分析失效機(jī)制失效模式描述器件如何發(fā)生失效,包括偏離標(biāo)準(zhǔn)的程度,如過大的失調(diào)電壓或偏置電流。失效機(jī)制是器件失效的物理現(xiàn)象,如金屬腐蝕、ESD/EOS過大等。根本原因是指引發(fā)器件失效的最初始、最關(guān)鍵的條件或因素,例如,器件接地不當(dāng)導(dǎo)致ESD損壞等。分類:與晶體缺陷相關(guān)、與芯片相關(guān)、與封裝相關(guān)失效驗(yàn)證驗(yàn)證樣品失效的過程,過程標(biāo)準(zhǔn)與生產(chǎn)標(biāo)準(zhǔn)一致小型測試:配備電源、萬用表、頻率計、示波器、曲線跟蹤器等,還需要搭建電路來模擬實(shí)際應(yīng)用。曲線跟蹤:IV第六章表征與測量6.6失效分析開封(去殼)剝離芯片的上層,暴露下面的缺陷部位對于塑封,進(jìn)行開封,逐層剝離,方法包括手動化學(xué)蝕刻、噴射蝕刻、熱機(jī)械開封和等離子蝕刻等。對于氣密性封裝,進(jìn)行去殼,方法包括切割】擰開等。蝕刻層實(shí)例氮化物鈍化90%CF4/10%O2等離子刻蝕二氧化硅25°C,Silox刻蝕鋁金屬線60°C,磷酸/乙酸/硝酸刻蝕Ti-W阻擋層60°C,雙氧水刻蝕SiCr電阻90%CF4/10%O2等離子刻蝕多晶硅層25°C,濕法刻蝕微切片用機(jī)械方法暴露芯片或封裝內(nèi)目標(biāo)平面通過重復(fù)鋸切、研磨、拋光和染色等步驟第六章表征與測量6.6失效分析非破壞性分析——X射線照相原理:材料阻擋X射線的能力與其密度成正比應(yīng)用:精細(xì)檢查封裝細(xì)節(jié)和缺陷,如引線偏移/鍵合、焊接錯位、芯片連接空隙、封裝空隙/裂紋及封裝組件的定位等。第六章表征與測量6.6失效分析非破壞性分析——?dú)饷苄詼y試細(xì)檢漏用于檢查封裝損壞或?qū)е滦⌒孤┑娜毕莺な聚櫄怏w法:靈敏度高粗檢漏用于檢查因較大的損壞或缺陷造成的漏氣。氟碳檢漏:使用高沸點(diǎn)氟油和低沸點(diǎn)氟油由于測試方法不同,兩者不能互相取代,也不能單獨(dú)進(jìn)行,一般是先粗檢漏再細(xì)檢漏。染料滲透試驗(yàn)第六章表征與測量6.6失效分析非破壞性分析——掃描聲學(xué)顯微鏡SAM非破壞性分析——XRD可以獲得晶體結(jié)構(gòu)、晶向、晶體尺寸、缺陷等信息具有設(shè)備簡單、無須制樣和無損傷等特點(diǎn),是研究半導(dǎo)體材料與器件的重要工具。又稱超聲波無損檢測特別適

溫馨提示

  • 1. 本站所有資源如無特殊說明,都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請下載最新的WinRAR軟件解壓。
  • 2. 本站的文檔不包含任何第三方提供的附件圖紙等,如果需要附件,請聯(lián)系上傳者。文件的所有權(quán)益歸上傳用戶所有。
  • 3. 本站RAR壓縮包中若帶圖紙,網(wǎng)頁內(nèi)容里面會有圖紙預(yù)覽,若沒有圖紙預(yù)覽就沒有圖紙。
  • 4. 未經(jīng)權(quán)益所有人同意不得將文件中的內(nèi)容挪作商業(yè)或盈利用途。
  • 5. 人人文庫網(wǎng)僅提供信息存儲空間,僅對用戶上傳內(nèi)容的表現(xiàn)方式做保護(hù)處理,對用戶上傳分享的文檔內(nèi)容本身不做任何修改或編輯,并不能對任何下載內(nèi)容負(fù)責(zé)。
  • 6. 下載文件中如有侵權(quán)或不適當(dāng)內(nèi)容,請與我們聯(lián)系,我們立即糾正。
  • 7. 本站不保證下載資源的準(zhǔn)確性、安全性和完整性, 同時也不承擔(dān)用戶因使用這些下載資源對自己和他人造成任何形式的傷害或損失。

評論

0/150

提交評論