數(shù)字電子技術(shù)試卷及答案五套

PAGEPAGE23數(shù)字電子技術(shù)試卷選擇題：A組：1.如果采用偶校驗(yàn)方式，下列接收端收到的校驗(yàn)碼中，（A）是不正確的A、00100B、10100C、11011D、11110２、某一邏輯函數(shù)真值表確定后，下面描述該函數(shù)功能的方法中，具有唯一性的是（B）A、邏輯函數(shù)的最簡(jiǎn)與或式B、邏輯函數(shù)的最小項(xiàng)之和C、邏輯函數(shù)的最簡(jiǎn)或與式D、邏輯函數(shù)的最大項(xiàng)之和３、在下列邏輯電路中，不是組合邏輯電路的是（D）A、譯碼器B、編碼器C、全加器D、寄存器４、下列觸發(fā)器中沒(méi)有約束條件的是（D）A、基本RS觸發(fā)器B、主從RS觸發(fā)器C、同步RS觸發(fā)器D、邊沿D觸發(fā)器５、555定時(shí)器不可以組成D。A.多諧振蕩器B.單穩(wěn)態(tài)觸發(fā)器C.施密特觸發(fā)器D.JK觸發(fā)器６、編碼器（A）優(yōu)先編碼功能，因而（C）多個(gè)輸入端同時(shí)為１。A、有B、無(wú)C、允許D、不允許７、（D）觸發(fā)器可以構(gòu)成移位寄存器。A、基本RS觸發(fā)器B、主從RS觸發(fā)器C、同步RS觸發(fā)器D、邊沿D觸發(fā)器８、速度最快的A/D轉(zhuǎn)換器是（A）電路A、并行比較型B、串行比較型C、并－串行比較型D、逐次比較型9、某觸發(fā)器的狀態(tài)轉(zhuǎn)換圖如圖所示，該觸發(fā)器應(yīng)是(C)A.J-K觸發(fā)器B.R-S觸發(fā)器C.D觸發(fā)器D.T觸發(fā)器10.（電子專(zhuān)業(yè)作）對(duì)于VHDL以下幾種說(shuō)法錯(cuò)誤的是（A）AVHDL程序中是區(qū)分大小寫(xiě)的。B一個(gè)完整的VHDL程序總是由庫(kù)說(shuō)明部分、實(shí)體和結(jié)構(gòu)體等三部分構(gòu)成CVHDL程序中的實(shí)體部分是對(duì)元件和外部電路之間的接口進(jìn)行的描述，可以看成是定義元件的引腳D結(jié)構(gòu)體是描述元件內(nèi)部的結(jié)構(gòu)和邏輯功能B組：1、微型計(jì)算機(jī)和數(shù)字電子設(shè)備中最常采用的數(shù)制是（A）A.二進(jìn)制B.八進(jìn)制C.十進(jìn)制D.十六進(jìn)制2、十進(jìn)制數(shù)6在8421BCD碼中表示為（B）A.0101B.0110C.0111D.10003、在圖1所示電路中，使的電路是（A）A.eq\o\ac(○,1)B.eq\o\ac(○,2)C.eq\o\ac(○,3)D.eq\o\ac(○,4)4、接通電源電壓就能輸出矩形脈沖的電路是（D）A.單穩(wěn)態(tài)觸發(fā)器B.施密特觸發(fā)器C.D觸發(fā)器D.多諧振蕩器5、多諧振蕩器有（C）A.兩個(gè)穩(wěn)態(tài)B.一個(gè)穩(wěn)態(tài)C.沒(méi)有穩(wěn)態(tài)D.不能確定6、已知輸入A、B和輸出Y的波形如下圖所示，則對(duì)應(yīng)的邏輯門(mén)電路是（D）A.與門(mén)B.與非門(mén)C.或非門(mén)D.異或門(mén)7、下列電路中屬于時(shí)序邏輯電路的是（B）A.編碼器B.計(jì)數(shù)器C.譯碼器D.數(shù)據(jù)選擇器8、在某些情況下，使組合邏輯電路產(chǎn)生了競(jìng)爭(zhēng)與冒險(xiǎn)，這是由于信號(hào)的（A）A.延遲B.超前C.突變D.放大9、下列哪種觸發(fā)器可以方便地將所加數(shù)據(jù)存入觸發(fā)器，適用于數(shù)據(jù)存儲(chǔ)類(lèi)型的時(shí)序電路（C）A.RS觸發(fā)器B.JK觸發(fā)器C.D觸發(fā)器D.T觸發(fā)器10、電路和波形如下圖，正確輸出的波形是（A）A.eq\o\ac(○,1)B.eq\o\ac(○,2)C.eq\o\ac(○,3)D.eq\o\ac(○,4)C組：1．十進(jìn)制數(shù)25用8421BCD碼表示為B。A.11001B.00100101C.100101D.100012.當(dāng)邏輯函數(shù)有n個(gè)變量時(shí)，共有D個(gè)變量取值組合？A.nB.2nC.n2D.2n3．在何種輸入情況下，“與非”運(yùn)算的結(jié)果是邏輯0。DA．全部輸入是0B.任一輸入是0C.僅一輸入是0D.全部輸入是14．存儲(chǔ)8位二進(jìn)制信息要D個(gè)觸發(fā)器。A.2B.3C.4D.85．欲使JK觸發(fā)器按Qn+1=n工作，可使JK觸發(fā)器的輸入端A。A.J=K=1B.J=0,K=1C.J=0,K=0D.J=1,K=06．多諧振蕩器可產(chǎn)生B。A.正弦波B.矩形脈沖C.三角波D.鋸齒波7．在下列邏輯電路中，不是組合邏輯電路的是A。A.譯碼器B.編碼器C.全加器D.寄存器8．八路數(shù)據(jù)分配器，其地址輸入端有B個(gè)。A.2B.3C.4D.89．8位移位寄存器，串行輸入時(shí)經(jīng)D個(gè)脈沖后，8位數(shù)碼全部移入寄存器中。A.1B.2C.4D.810．一個(gè)無(wú)符號(hào)8位數(shù)字量輸入的DAC，其分辨率為D位。A.1B.3C.4D.8D組：1、下列四個(gè)數(shù)中，最大的數(shù)是（ B ） A、（AF）16 B、（001010000010）8421BCD C、（10100000）2 D、（198）102、下列關(guān)于異或運(yùn)算的式子中，不正確的是（ B ） A、AA=0 B、

C、A0=A D、A1=3、下列門(mén)電路屬于雙極型的是（ A ） A、OC門(mén) B、PMOS C、NMOS D、CMOS4、對(duì)于鐘控RS觸發(fā)器，若要求其輸出“0”狀態(tài)不變，則輸入的RS信號(hào)應(yīng)為（A ） A、RS=X0 B、RS=0X C、RS=X1 D、RS=1X5、如圖所示的電路，輸出F的狀態(tài)是（

D）A、A B、A

C、1 D、06、AB+A在四變量卡諾圖中有(B)個(gè)小格是“1”。A、13 B、12C、6 D、57、二輸入與非門(mén)當(dāng)輸入變化為(A)時(shí)，輸出可能有競(jìng)爭(zhēng)冒險(xiǎn)。A.01→10B.00→10C.10→11D.11→018、N個(gè)觸發(fā)器可以構(gòu)成能寄存(B)位二進(jìn)制數(shù)碼的寄存器。A.N-1B.NC.N+1D.2N9、以下各電路中，(B)可以產(chǎn)生脈沖定時(shí)。多諧振蕩器B.單穩(wěn)態(tài)觸發(fā)器C.施密特觸發(fā)器D.石英晶體多諧振蕩器10、輸入至少(B)位數(shù)字量的D/A轉(zhuǎn)換器分辨率可達(dá)千分之一。A.9B.10C.11D.12判斷題：A組：1、MP３音樂(lè)播放器含有D/A轉(zhuǎn)換器，因?yàn)橐獙⒋鎯?chǔ)器中的數(shù)字信號(hào)轉(zhuǎn)換成優(yōu)美動(dòng)聽(tīng)的模擬信號(hào)——音樂(lè)。（√）2、真值表、函數(shù)式、邏輯圖、卡諾圖和時(shí)序圖，它們各具有特點(diǎn)又相互關(guān)聯(lián)。（√）3、有冒險(xiǎn)必然存在競(jìng)爭(zhēng)，有競(jìng)爭(zhēng)就一定引起冒險(xiǎn)。（×）4、時(shí)序邏輯電路的特點(diǎn)是：電路任一時(shí)刻的輸出狀態(tài)與同一時(shí)刻的輸入信號(hào)有關(guān)，與原有狀態(tài)沒(méi)有任何的聯(lián)系（×）5、（電子專(zhuān)業(yè)作）FPGA是現(xiàn)場(chǎng)可編程門(mén)陣列，屬于低密度可編程器件。（×）B組：1、時(shí)序電路無(wú)記憶功能，組合邏輯電路有記憶功能。（×）2、在普通編碼器中，任何時(shí)刻都只允許輸入二個(gè)編碼信號(hào)，否則輸出將發(fā)生混亂。（×）3、基本的RS觸發(fā)器是由二個(gè)與非門(mén)組成。（√）4、A/D轉(zhuǎn)換器是將數(shù)字量轉(zhuǎn)換為模擬量。（×）5、邏輯電路如下圖所示，只有當(dāng)A=0，B=0時(shí)Y=0才成立。（√）C組：1．若兩個(gè)函數(shù)具有不同的邏輯函數(shù)式，則兩個(gè)邏輯函數(shù)必然不相等。（×）2．三態(tài)門(mén)的三種狀態(tài)分別為：高電平、低電平、不高不低的電壓。（×）3.D觸發(fā)器的特性方程為Qn+1=D，與Qn無(wú)關(guān)，所以它沒(méi)有記憶功能。（×）4.編碼與譯碼是互逆的過(guò)程。（√）5.同步時(shí)序電路具有統(tǒng)一的時(shí)鐘CP控制。（√）D組：1、時(shí)序邏輯電路在某一時(shí)刻的輸出狀態(tài)與該時(shí)刻之前的輸入信號(hào)無(wú)關(guān)。（×）2、D觸發(fā)器的特性方程為Qn+1=D，與Qn無(wú)關(guān)，所以它沒(méi)有記憶功能。（×）3、用數(shù)據(jù)選擇器可實(shí)現(xiàn)時(shí)序邏輯電路。（×）4、16位輸入的二進(jìn)制編碼器，其輸出端有4位。（√）5、時(shí)序電路不含有記憶功能的器件。（×）填空題：A組：數(shù)字電路按照是否有記憶功能通?？煞譃閮深?lèi)：組合邏輯電路、時(shí)序邏輯電路。三態(tài)門(mén)的三種狀態(tài)是指___0____、___1___、____高阻___。實(shí)現(xiàn)A/D轉(zhuǎn)換的四個(gè)主要步驟是___采樣___、___保持__、___量化__、___編碼____。將十進(jìn)制轉(zhuǎn)換為二進(jìn)制數(shù)、八進(jìn)制數(shù)、十六進(jìn)制數(shù)：（25.6875＝（＝（5、寄存器分為_(kāi)___基本寄存器___________和_______移位寄存器_______兩種。6、半導(dǎo)體數(shù)碼顯示器的內(nèi)部接法有兩種形式：共陽(yáng)極接法和共陰極接法。7、與下圖真值表相對(duì)應(yīng)的邏輯門(mén)應(yīng)是____與門(mén)__________輸入AB輸出F0000101001118、已知L=A+C，則L的反函數(shù)為=_______。9、基本RS觸發(fā)器，若現(xiàn)態(tài)為1，S＝R＝０，則觸發(fā)狀態(tài)應(yīng)為_(kāi)___1___。10、（電子專(zhuān)業(yè)選作）ROM的存儲(chǔ)容量為1K×8，則地址碼為_(kāi)_10____位，數(shù)據(jù)線為_(kāi)____8______位。B組：1、請(qǐng)將下列各數(shù)按從大到小的順序依次排列：（246）8；（165）10；（10100111）2；（A4）16（10100111）2>（246）8>（165）10>（A4）162、邏輯函數(shù)有三種表達(dá)式：邏輯表達(dá)式、真值表、卡諾圖。3、TTL邏輯門(mén)電路的典型高電平值是3.6V，典型低電平值是0.3V。4、數(shù)據(jù)選擇器是一種多個(gè)輸入單個(gè)輸出的中等規(guī)模器件。5、OC門(mén)能實(shí)現(xiàn)“線與”邏輯運(yùn)算的電路連接，采用總線結(jié)構(gòu)，分時(shí)傳輸數(shù)據(jù)時(shí)，應(yīng)選用三態(tài)門(mén)。6、邏輯表達(dá)式為，它存在0冒險(xiǎn)。7、時(shí)序邏輯電路在某一時(shí)刻的狀態(tài)不僅取決于這一時(shí)刻的輸入狀態(tài)，還與電路過(guò)去的狀態(tài)有關(guān)。8、觸發(fā)器按邏輯功能可以分為RS、D、JK、T四種觸發(fā)器。9、雙穩(wěn)態(tài)觸發(fā)器電路具有兩個(gè)穩(wěn)態(tài)，并能觸發(fā)翻轉(zhuǎn)的兩大特性。10、模數(shù)轉(zhuǎn)換電路包括采樣、保持、量化和編碼四個(gè)過(guò)程。C組：1、二進(jìn)制（1110.101）2轉(zhuǎn)換為十進(jìn)制數(shù)為_(kāi)____14.625_________。2、十六進(jìn)制數(shù)（BE.6）16轉(zhuǎn)換為二進(jìn)制數(shù)為_(kāi)_______(10111110.011)2___。3、F=BCD+AC+AB+ABC=Σm(__7,10,11,12,13,14,15_______)。4、F=AC+D的最小項(xiàng)表達(dá)式為_(kāi)Σm(1,3,9,10,11,14,15)____________________。5．一個(gè)基本RS觸發(fā)器在正常工作時(shí)，它的約束條件是+=1，則它不允許輸入=0且=0的信號(hào)。6．555定時(shí)器的最后數(shù)碼為555的是TTL產(chǎn)品，為7555的是CMOS產(chǎn)品。7、TTL與非門(mén)的多余輸入端懸空時(shí)，相當(dāng)于輸入_____高_(dá)___電平。8．?dāng)?shù)字電路按照是否有記憶功能通?？煞譃閮深?lèi)：組合邏輯電路、時(shí)序邏輯電路。9．對(duì)于共陽(yáng)接法的發(fā)光二極管數(shù)碼顯示器，應(yīng)采用低電平驅(qū)動(dòng)的七段顯示譯碼器。10、F=AB+的對(duì)偶函數(shù)是_______F1=（A+B）·______________。D組：1、將（234）8按權(quán)展開(kāi)為2×82+3×81+4×80。2、（10110010.1011）2=(262.54)8=(B2.B)163、邏輯函數(shù)F=+B+D的反函數(shù)=A（C+）。4、邏輯函數(shù)通常有真值表、代數(shù)表達(dá)式、卡諾圖等描述形式。5、施密特觸發(fā)器具有回差現(xiàn)象，又稱(chēng)電壓滯后特性。6、在數(shù)字電路中，按邏輯功能的不同，可以分為邏輯電路和時(shí)序電路。7、消除冒險(xiǎn)現(xiàn)象的方法有修改邏輯設(shè)計(jì)、吸收法、取樣法和選擇可靠編碼。8、觸發(fā)器有2個(gè)穩(wěn)態(tài)，存儲(chǔ)8位二進(jìn)制信息要8個(gè)觸發(fā)器。9、邏輯代數(shù)運(yùn)算的優(yōu)先順序?yàn)榉?、與、或。10、寄存器按照功能不同可分為兩類(lèi)：移位寄存器和數(shù)碼寄存器。綜合題A組：1、用代數(shù)法化簡(jiǎn)：解：卡諾圖化簡(jiǎn)：解：3、電路如下圖所示，已知輸入波形，試寫(xiě)出Y的邏輯表達(dá)式并畫(huà)出輸出波形。解：4、跟據(jù)給定的波形，畫(huà)出電路的輸出。解：5、用8選1數(shù)據(jù)選擇器74LS151實(shí)現(xiàn)函數(shù)。解：（1）將輸入變量作為8選1數(shù)據(jù)選擇器的地址碼A2、A1、A0。（2）使8選1數(shù)據(jù)選擇器的各數(shù)據(jù)輸入D0～D7分別與函數(shù)F的輸出值一一相對(duì)應(yīng)。即：A2A1A0＝CBA， D0＝D7＝0D1＝D2＝D3＝D4＝D5＝D6＝1則8選1數(shù)據(jù)選擇器的輸出Q便實(shí)現(xiàn)了函數(shù)。6、分析下圖所示的時(shí)序邏輯電路，設(shè)觸發(fā)器的初態(tài)為Q1=Q0=0，試：寫(xiě)出輸出方程，驅(qū)動(dòng)方程，狀態(tài)方程；列出狀態(tài)轉(zhuǎn)換真值表；、畫(huà)出時(shí)序圖；分析電路的邏輯功能。解：1.寫(xiě)出各邏輯方程：驅(qū)動(dòng)方程：J0=K0=1J1=K1=將驅(qū)動(dòng)方程代入JK觸發(fā)器的特性方程，得：次態(tài)方程：輸出方程：2.列出狀態(tài)表如表所示。表解6.2SX01Q1nQ0nQ1n+1Q0n+1ZQ1n+1Q0n+1Z00110101011010100001100110100001

3.畫(huà)出狀態(tài)圖及波形圖如圖解所示。（a）（b）4.邏輯功能分析由狀態(tài)圖可以很清楚地看出電路狀態(tài)轉(zhuǎn)換規(guī)律及相應(yīng)輸入、輸出關(guān)系：該電路一共有4個(gè)狀態(tài)00、01、10、11。當(dāng)X=0時(shí)，按照加1規(guī)律從00→01→10→11→00循環(huán)變化，并每當(dāng)轉(zhuǎn)換為11狀態(tài)（最大數(shù)）時(shí)，輸出Z=1。當(dāng)X=1時(shí)，按照減1規(guī)律從11→10→01→00→11循環(huán)變化。所以該電路是一個(gè)可控的四進(jìn)制計(jì)數(shù)器，其中Z是進(jìn)位信號(hào)輸出端。B組：1、用公式法化簡(jiǎn)下列邏輯表達(dá)式（1）（A+B）（+）（2）A+B+C+=B+A=12、用卡諾圖化簡(jiǎn)下列邏輯表達(dá)式F（A，B，C，D）=∑m（0，1，2，3，5，7）F=+D3、試畫(huà)出Q端波形，設(shè)初始J=1，Q=0，懸空表示接高電平4、用74LS138和門(mén)電路實(shí)現(xiàn)函數(shù)F=A++B,并畫(huà)出邏輯電路圖。F=5、試設(shè)計(jì)一個(gè)滿足下圖功能的組合邏輯電路1.真值表ABCL00000010010001111000101111001111L=AC+BC6、分析下圖時(shí)序電路(設(shè)初始狀態(tài)為0)1、列出時(shí)鐘方程和驅(qū)動(dòng)方程2、列出狀態(tài)方程3、列出狀態(tài)表4、畫(huà)出狀態(tài)圖5、描述電路功能解：1、時(shí)鐘方程：CP1=CP2=CP3=CP驅(qū)動(dòng)方程為：2、D觸發(fā)器的特性方程為：Qn+1=D狀態(tài)方程為：3、狀態(tài)表0001001001101101111110110110010010000101011010104、狀態(tài)圖（a）（b）5、功能：同步六進(jìn)制計(jì)數(shù)器，電路不能自啟動(dòng)。C組：1、用代數(shù)法化簡(jiǎn)：F（A，B，C，D）=Σm（1，2，6，7，8，９，10，13，14，15）參考答案：F=BCD+CD+BC+ABD（或ACD）+ABD(或ABC)2、用卡若圖化簡(jiǎn)：F（A，B，C，D）=Σm（2，3，4，5，8，9，14，15）參考答案：F=ABC+ABC+ABC+ABC3.分析下圖邏輯電路圖的功能參考答案:Y=A+B+C由真值表可以看出，只有當(dāng)A，B，C三個(gè)變量全部相等的時(shí)候，輸出是1，其余輸出是0，這實(shí)際上是一個(gè)同比較器，即輸入變量不等時(shí)，輸出是1，否則輸出是04.試分析圖示時(shí)序電路，列出它的狀態(tài)轉(zhuǎn)換真值表，畫(huà)出狀態(tài)轉(zhuǎn)換圖及相應(yīng)的輸出波形Q1及Q2，并說(shuō)明電路的功能．5.用74LS138和門(mén)電路實(shí)現(xiàn)下面多輸出函數(shù)，畫(huà)出邏輯電路圖。6.用下降沿觸發(fā)的JK觸發(fā)器，設(shè)計(jì)一個(gè)按自然序進(jìn)行計(jì)數(shù)的同步七進(jìn)制加法計(jì)數(shù)器。參看教材119頁(yè)13題7.（電子專(zhuān)業(yè)選作）試用ROM實(shí)現(xiàn)下列函數(shù)參考答案：D組：1、利用公式進(jìn)行化簡(jiǎn)（10）F=AD+A+AB+C+BD+ACEF+EF+DEFG解：F=AD+A+AB+C+BD+ACEF+EF+DEFG=A+AB+C+BD+ACEF+EF+DEFG=A+C+BD+EF+DEFG=A+C+BD+EF+DEFG=A+C+BD+EF2、利用卡諾圖進(jìn)行化簡(jiǎn)（10）解：==+AC+A+CABCD00011110001101011100110011101011F=+AC+3、用普通機(jī)械開(kāi)關(guān)轉(zhuǎn)接電平信號(hào)時(shí)，在觸點(diǎn)接觸瞬間常因接觸不良而出現(xiàn)“顫抖”現(xiàn)象，如圖(a)所示。為此，常采用圖(b)所示防抖動(dòng)開(kāi)關(guān)電路。試畫(huà)出波形Q和，并從中體會(huì)防抖動(dòng)原理。（10）解:電路的輸出波形Q和如圖所示。4、試寫(xiě)出圖示電路的表達(dá)式，并畫(huà)出相應(yīng)的輸出波形。（10）ABABCF解：（1）按照題意，寫(xiě)出電路的邏輯表達(dá)式：（2）將波形圖按照要求寫(xiě)出真值表ABCY001101111011001101100000010110010000000100101111(3)畫(huà)出波形圖如下：AABCF5、分析如圖所示電路，說(shuō)明電路實(shí)現(xiàn)的邏輯功能。（15）解：（1）根據(jù)邏輯電路圖寫(xiě)出各個(gè)輸出端Y1、Y2、Y3的邏輯表達(dá)式：，，，（2）將邏輯表達(dá)式進(jìn)行化簡(jiǎn)，得：——>（3）根據(jù)表達(dá)式列出真值表：ABCY00000101001110010111011100010111（4）由真值表判斷電路的邏輯功能為：當(dāng)輸入A、B、C中有2個(gè)或3個(gè)為1時(shí)，輸出Y為1，否則輸出Y為0。所以這個(gè)電路實(shí)際上是一種3人表決用的組合電路：只要有2票或3票同意，表決就通過(guò)?！稊?shù)字電路與邏輯設(shè)計(jì)》試卷一、填空題（每空2分，共20分）1、二進(jìn)制（1110.101）2轉(zhuǎn)換為十進(jìn)制數(shù)為。2、十進(jìn)制數(shù)25用8421BCD碼表示為。3、數(shù)字邏輯電路按工作特性可分為兩大類(lèi)，即組合邏輯電路和，構(gòu)成這兩種電路的基本單元電路是集成門(mén)電路和。4、三態(tài)門(mén)的三種狀態(tài)是指0、1和。5、在555定時(shí)器組成的脈沖電路中，脈沖產(chǎn)生電路有多諧振蕩器，脈沖整形電路有單穩(wěn)態(tài)觸發(fā)器和，其中屬于無(wú)穩(wěn)態(tài)電路。6、存儲(chǔ)容量為8K×4的SRAM，有根地址線，用其擴(kuò)展成容量為32K×8的SRAM需要片。7、ADC和DAC是溝通模擬電路和數(shù)字電路的橋梁，轉(zhuǎn)換精度和是ADC和DAC的主要技術(shù)指標(biāo)也是挑選轉(zhuǎn)換器芯片的主要依據(jù)。二、單項(xiàng)選擇題，將正確結(jié)果的選項(xiàng)填入下面表格中（每小題2分，共10分）。題號(hào)12345答案1、下列編碼中，不屬于可靠性編碼的是________。A．