組成原理課件 - 控制器的概述

§6·1控制器的概述1、取指令2、分析指令3、執(zhí)行指令4、發(fā)出各種微操作命令5、改變指令執(zhí)行順序的功能6、具有控制主機(jī)與I/O設(shè)備交換信息的功能7、異常情況和特殊情況的處理功能一、控制器的基本功能（1）指令控制（2）操作控制（3）時(shí)間控制（4）數(shù)據(jù)加工中央處理器CPU的四個(gè)主要功能二、控制器的組成

至運(yùn)算器+1時(shí)序信號(hào)發(fā)生器中斷系統(tǒng)控制臺(tái)CAR指令譯碼器ID地址形成部件微操作命令序列形成部件OPADCIRDBAB至輸入設(shè)備至輸出設(shè)備至存儲(chǔ)器異常特殊請(qǐng)求狀態(tài)控制條件現(xiàn)行指令地址寄存器CAR

用于存放當(dāng)前正在執(zhí)行的指令地址或即將執(zhí)行執(zhí)行的下一條指令的地址。其位數(shù)取決于內(nèi)存單元的個(gè)數(shù)?，F(xiàn)行指令寄存器CIR

用來存放當(dāng)前正在執(zhí)行的指令。其位數(shù)與存儲(chǔ)字長(zhǎng)相等，對(duì)指令寄存器的操作碼進(jìn)行分析、譯碼并產(chǎn)生相應(yīng)的控制信號(hào)。地址形成部件根據(jù)指令的地址碼AD部分，形成操作數(shù)的地址時(shí)序信號(hào)發(fā)生器用來產(chǎn)生計(jì)算機(jī)運(yùn)行所需的時(shí)序信號(hào)，以保證各個(gè)微操作的執(zhí)行順序。微操作命令序列的形成部件是產(chǎn)生各種微操作命令的部件，微操作控制信號(hào)是由指令譯碼器產(chǎn)的譯碼信號(hào)、時(shí)序信號(hào)發(fā)生器提供的時(shí)序信號(hào)、被控制部件所反饋的狀態(tài)及條件信號(hào)綜合形成。它由觸發(fā)器和邏輯門電路等組成。中斷機(jī)構(gòu)用于處理機(jī)器運(yùn)行中所出現(xiàn)的異常情況和特殊情況的部件，它主要包括開中斷觸發(fā)器、中斷排隊(duì)判優(yōu)、中斷隱指令的產(chǎn)生和執(zhí)行部件。控制臺(tái)用來實(shí)現(xiàn)用戶對(duì)機(jī)器作某些干預(yù)的部件。三、CPU結(jié)構(gòu)MAR存儲(chǔ)體MBMIRCAR中斷機(jī)構(gòu)OPA+1ID微操作信號(hào)發(fā)生器時(shí)序元件通用寄存器組RiALULALB移位器PSW控制器運(yùn)算器指令流：在取指令周期，CAR→BUS→MAR；READ；MIR→BUS→IR整個(gè)操作過程中涉及到的信息流動(dòng)。數(shù)據(jù)流：除指令流外，在數(shù)據(jù)通路中流動(dòng)的信息是數(shù)據(jù)流。（1）A→MAR，READ，MIR→BUS→ALU→內(nèi)存；（2）Ri→ALU→BUS→Ri

（內(nèi)存）（3）A→MAR，READ，MIR→BUS→MARIR四、指令周期

CPU每取出并執(zhí)行一條指令所需的全部時(shí)間。取指階段執(zhí)行階段取指周期執(zhí)行周期指令周期（取指、分析）（執(zhí)行指令）由于各種指令操作功能不同，所以各種指令的指令周期是不相同的。取指周期指令周期無條件轉(zhuǎn)移指令取指周期指令周期執(zhí)行周期加法指令取指周期指令周期執(zhí)行周期乘法指令間接尋址的指令周期包括取指周期、間址周期和執(zhí)行周期。取指周期間址周期指令周期執(zhí)行周期當(dāng)CPU采用中斷方式實(shí)現(xiàn)主機(jī)與I/O交換信息時(shí)，CPU要每條指令執(zhí)行結(jié)束前，發(fā)中斷查詢信號(hào)，若檢查到I/O提出中斷請(qǐng)求，CPU要進(jìn)入中斷響應(yīng)階段——中斷周期。

一個(gè)完整的指令周期包括取指、間址、執(zhí)行和中斷四個(gè)子周期。取指周期FE有間址嗎？間址周期IND執(zhí)行周期EX有中斷嗎？中斷周期INTYNYN指令周期流程CPU工作周期的標(biāo)志

FE、IND、EX和INT分別表示取指、間址、執(zhí)行和中斷四個(gè)周期，用高電平“1”表示有效，則四個(gè)周期分別由1→FE、1→IND、1→EX和1→INT四個(gè)信號(hào)控制。當(dāng)各個(gè)周期的控制信號(hào)為低電平時(shí)則表示相應(yīng)的周期結(jié)束。FEDINDDEXDINTDCLK1→FE1→IND1→EX1→INT五、指令周期的數(shù)據(jù)流1、取指令周期的數(shù)據(jù)流

CARMAR控制單元CUIRMIR①②存儲(chǔ)器③ABDBCB④⑤⑤2、間址周期的數(shù)據(jù)流

ABDBCBMAR控制單元CUMIR①②存儲(chǔ)器③④3、執(zhí)行周期的數(shù)據(jù)流

指令在執(zhí)行周期的操作各不相同，在執(zhí)行周期的數(shù)據(jù)是多種多樣的，可能是CPU內(nèi)部寄存器間的數(shù)據(jù)傳送、或?qū)Υ鎯?chǔ)器（I/O）進(jìn)行讀寫操作、或?qū)LU進(jìn)行的操作。IR4、中斷周期的數(shù)據(jù)流

CARMAR控制單元CUMIR①②存儲(chǔ)器③ABDBCB④⑤②控制單元CU把用于保存程序斷點(diǎn)的存儲(chǔ)器特殊地址（堆棧指針）送往MAR，并送到地址總線上，同時(shí)將CAR的內(nèi)容送到MIR，并命令存儲(chǔ)器寫，將斷點(diǎn)地址寫入堆棧，最后CU控制將中斷服務(wù)程序入口地址送CAR。六、控制器的控制方式控制器控制一條指令的運(yùn)行的過程是依次運(yùn)行一組的微操作序列的過程，由于每條指令對(duì)應(yīng)的微操作數(shù)不同，每個(gè)微操作所需的時(shí)間是不同的。

形成控制不同微操作序列的時(shí)序控制信號(hào)的方法稱控制器的控制方式。1、同步控制方式同步控制方式中，任何一個(gè)微操作的執(zhí)行均由統(tǒng)一的基準(zhǔn)時(shí)標(biāo)系統(tǒng)的時(shí)序信號(hào)控制。（1）定長(zhǎng)指令周期所有指令都含有相同的機(jī)器周期數(shù)，每個(gè)機(jī)器周期含有相同的節(jié)拍電位，每條指令的執(zhí)行時(shí)間相等。（簡(jiǎn)單、浪費(fèi)）T0T1T2T3T0T1T2T3T0T1T2T3機(jī)器周期FE機(jī)器周期IND機(jī)器周期EX指令周期T0T1T2T3機(jī)器周期INT（2）不定長(zhǎng)指令周期、定長(zhǎng)機(jī)器周期指令周期不固定，但所包含的每個(gè)機(jī)器周期（存儲(chǔ)周期）都相等。（3）變長(zhǎng)機(jī)器周期、定長(zhǎng)節(jié)拍電位指令周期、機(jī)器周期均不固定，每個(gè)機(jī)器周期中含有節(jié)拍電位根據(jù)需要而定，但每個(gè)節(jié)拍電位的是定長(zhǎng)的。T0T1T2T3TFE指令周期無條件轉(zhuǎn)移指令T0T1T2T3TFE指令周期T0T1T2T3TEX加法指令T0T1T2T3TFE指令周期T0T1T2T3TEX乘法指令T*T*T*T*2、異步控制方式當(dāng)控制器發(fā)出進(jìn)行某一微操作控制信號(hào)后，等待執(zhí)行部件完成該操作后發(fā)回的“回答”信號(hào)或“結(jié)束”信號(hào)，再開始新的微操作。用此方式形成的微操作序列沒有固定的周期節(jié)拍和嚴(yán)格的時(shí)鐘同步。每條指令、每個(gè)微操作需要多少時(shí)間就占用多少時(shí)間。特點(diǎn)：CPU利用率低，控制器結(jié)構(gòu)復(fù)雜。3、聯(lián)合控制方式同步控制和異步控制相結(jié)合的方式稱為聯(lián)合控制方式。對(duì)不同指令的各個(gè)微操作實(shí)行大部分統(tǒng)一、小部分區(qū)別對(duì)待的方式。大部分微操作安排在一個(gè)固定機(jī)器周期中，并在同步時(shí)序信號(hào)控制下進(jìn)行，而對(duì)那些時(shí)間難以確定的操作微操作則以執(zhí)行部件送回“回答”信號(hào)作為本次微操作的結(jié)束。

CPU內(nèi)部以CPU與內(nèi)存之間的數(shù)據(jù)傳送加工的指令采用同步控制。乘除法、浮點(diǎn)運(yùn)算指令等采用中央與局部結(jié)全的控制方式。I/O操作的指令采用異步控制方式。練習(xí)：CPU結(jié)構(gòu)如圖所示，包括一個(gè)累加器AC、一個(gè)狀態(tài)寄存器和其他四個(gè)寄存器，各部分之間的連線表示數(shù)據(jù)通路，箭頭表示信息傳送方向。（1）標(biāo)明四個(gè)寄存器的名稱。（2）簡(jiǎn)述取指令的數(shù)據(jù)通路。（3）簡(jiǎn)述完成LDAX、ADDY和STAZ指令的數(shù)據(jù)通路。主存儲(chǔ)器

MACACBDALU操作控制器狀態(tài)寄存器+11、A是MIR、B是IR、C是MAR、D是CAR2、指令的數(shù)據(jù)通路

CAR→MAR→M（

內(nèi)存）→MIR→IR3、（1）LDAXX（MIR）→MAR