芯片設(shè)計(jì) CMOS模擬集成電路設(shè)計(jì)與仿真實(shí)例基于Cadence IC 617 課件全套 李瀟然 第1-9章 CMOS模擬集成電路設(shè)計(jì)流程簡介、ADE仿真概述- 模-數(shù)轉(zhuǎn)換器

第1章CMOS模擬集成電路設(shè)計(jì)流程簡介芯片設(shè)計(jì)——CMOS模擬集成電路設(shè)計(jì)與仿真實(shí)例：基于CadenceIC617第1頁/共84頁第1章

ＣＭＯS模擬集成電路設(shè)計(jì)流程簡介1.1設(shè)計(jì)要求與方案選擇

1.2交互式電路設(shè)計(jì)與仿真1.3版圖設(shè)計(jì)與驗(yàn)證

1.4芯片流片與測(cè)試芯片設(shè)計(jì)——CMOS模擬集成電路設(shè)計(jì)與仿真實(shí)例：基于CadenceIC617第2頁/共84頁第1章ＣＭＯS模擬集成電路設(shè)計(jì)流程簡介以硅為襯底的CMOS工藝：集成度高功耗低技術(shù)成熟產(chǎn)能穩(wěn)定原材料豐富模擬集成電路：采集接收和分析處理自然界信號(hào)過程中的重要組成部分芯片設(shè)計(jì)——CMOS模擬集成電路設(shè)計(jì)與仿真實(shí)例：基于CadenceIC617第3頁/共84頁第1章ＣＭＯS模擬集成電路設(shè)計(jì)流程簡介模擬集成電路設(shè)計(jì)流程：

從用戶的設(shè)計(jì)需求出發(fā)→電路原理圖（Schematic）的設(shè)計(jì)→在原理圖仿真滿足設(shè)計(jì)要求時(shí)開始進(jìn)行電路的版圖（Layout）繪制→版圖的驗(yàn)證、寄生參數(shù)提取→對(duì)電路進(jìn)行后仿真驗(yàn)證→通過電路的后仿真驗(yàn)證后，將版圖文件導(dǎo)出→將版圖文件交付給代工廠進(jìn)行流片、封裝，最終得到芯片實(shí)物→完成后續(xù)的測(cè)試。模擬集成電路設(shè)計(jì)流程圖芯片設(shè)計(jì)——CMOS模擬集成電路設(shè)計(jì)與仿真實(shí)例：基于CadenceIC617第4頁/共84頁1.1設(shè)計(jì)要求與方案選擇明確設(shè)計(jì)要求

電路設(shè)計(jì)從需求出發(fā)，根據(jù)實(shí)際需求來確定模擬集成電路的各項(xiàng)指標(biāo)。站在用戶角度思考問題，結(jié)合實(shí)際應(yīng)用背景去思考所設(shè)計(jì)的模擬集成電路應(yīng)符合的特定要求。電路架構(gòu)選擇、工藝選擇

芯片設(shè)計(jì)——CMOS模擬集成電路設(shè)計(jì)與仿真實(shí)例：基于CadenceIC617第5頁/共84頁1.2

交互式電路設(shè)計(jì)與仿真交互式電路設(shè)計(jì)數(shù)字集成電路設(shè)計(jì)：通過Verilog等語言進(jìn)行代碼描述。EDA工具依據(jù)代碼邏輯自動(dòng)生成電路原理圖以及電路的物理版圖描述。模擬集成電路的設(shè)計(jì)：EDA工具平臺(tái)手工繪制。通過圖形化界面的交互式設(shè)計(jì)過程進(jìn)行布局布線，元器件的參數(shù)設(shè)置，依據(jù)仿真結(jié)果對(duì)原理圖設(shè)計(jì)進(jìn)行反復(fù)迭代。模擬電路原理圖實(shí)例芯片設(shè)計(jì)——CMOS模擬集成電路設(shè)計(jì)與仿真實(shí)例：基于CadenceIC617第6頁/共84頁1.2

交互式電路設(shè)計(jì)與仿真電路仿真

借助EDA工具對(duì)電路設(shè)計(jì)進(jìn)行驗(yàn)證。

例：Virtuoso進(jìn)行模擬集成設(shè)計(jì)的過程中，借助其模擬設(shè)計(jì)環(huán)境（AnalogDesignEnvironment，ADE）對(duì)電路進(jìn)行直流分析（DCAnalysis）、交流小信號(hào)分析（ACAnalysis）、瞬態(tài)分析（TransientAnalysis）、噪聲分析（NoiseAnalysis）等仿真。

電路仿真可以輔助電路設(shè)計(jì)過程，工程師依據(jù)仿真結(jié)果對(duì)電路做出針對(duì)性的修改和優(yōu)化，在各項(xiàng)指標(biāo)之間進(jìn)行權(quán)衡。芯片設(shè)計(jì)——CMOS模擬集成電路設(shè)計(jì)與仿真實(shí)例：基于CadenceIC617第7頁/共84頁1.3版圖設(shè)計(jì)與驗(yàn)證版圖設(shè)計(jì)

電路物理層面的設(shè)計(jì)即為版圖設(shè)計(jì)。在進(jìn)行版圖設(shè)計(jì)時(shí)需要兼顧各種影響因素，對(duì)版圖的布局布線進(jìn)行反復(fù)迭代優(yōu)化。

版圖繪制前，對(duì)電路的整體布局布線進(jìn)行構(gòu)思，晶體管柵的走向、輸入輸出端口位置、金屬走線等均需要預(yù)先思考。版圖實(shí)例芯片設(shè)計(jì)——CMOS模擬集成電路設(shè)計(jì)與仿真實(shí)例：基于CadenceIC617第8頁/共84頁1.3版圖設(shè)計(jì)與驗(yàn)證版圖驗(yàn)證兩個(gè)問題：工程師所繪制的版圖是否準(zhǔn)確地對(duì)原理圖進(jìn)行了描述？

電路的物理描述是否具有物理實(shí)現(xiàn)的可行性？針對(duì)這兩個(gè)問題工程師需要對(duì)版圖進(jìn)行規(guī)則檢驗(yàn)，主要包括：設(shè)計(jì)規(guī)則檢查（DesignRuleCheek，DRC）版圖網(wǎng)表與電路原理圖的比對(duì)（LayoutVersusSchematic，LVS）芯片設(shè)計(jì)——CMOS模擬集成電路設(shè)計(jì)與仿真實(shí)例：基于CadenceIC617第9頁/共84頁1.3版圖設(shè)計(jì)與驗(yàn)證版圖驗(yàn)證——DRCDRC檢查：輔助工程師對(duì)版圖進(jìn)行檢查，避免出現(xiàn)違反設(shè)計(jì)規(guī)則的情況。兩條相鄰的金屬線之間的距離應(yīng)大于其要求的最小間距，每個(gè)金屬層需要保證一定的金屬密度。工藝天線效應(yīng)（ProcessAntennaEffect，PAE）：在芯片加工生產(chǎn)過程中金屬表面由于積累電荷過多且無法對(duì)地放電柵氧造成破壞的現(xiàn)象。閂鎖效應(yīng)：嚴(yán)重時(shí)會(huì)破壞芯片原本功能甚至使芯片燒毀。閂鎖是指NMOS的有源區(qū)、P襯底、N阱和PMOS的有源區(qū)所構(gòu)成的n-p-n-p結(jié)構(gòu)中有一個(gè)三極管正偏時(shí)形成的正反饋效應(yīng)。芯片設(shè)計(jì)——CMOS模擬集成電路設(shè)計(jì)與仿真實(shí)例：基于CadenceIC617第10頁/共84頁1.3版圖設(shè)計(jì)與驗(yàn)證版圖驗(yàn)證——LVSLVS檢查：將版圖和原理圖進(jìn)行比對(duì)，確認(rèn)二者電路邏輯一致。為減輕LVS檢查后修改的壓力，版圖繪制應(yīng)注意：原理圖和版圖元件一致，包括元件的各項(xiàng)參數(shù)設(shè)置；版圖中各元件的連接關(guān)系應(yīng)與原理圖保持一致；檢查版圖中各個(gè)端口的情況，避免遺漏；檢查標(biāo)簽所選的材料層是否正確等。LVS檢驗(yàn)結(jié)果實(shí)例芯片設(shè)計(jì)——CMOS模擬集成電路設(shè)計(jì)與仿真實(shí)例：基于CadenceIC617第11頁/共84頁1.3版圖設(shè)計(jì)與驗(yàn)證寄生參數(shù)提取

將電路互聯(lián)線的寄生電阻、寄生電容以及寄生電感提取出來，以模擬真實(shí)的電路系統(tǒng)。后仿真

將電路的寄生參數(shù)、互連延遲考慮在內(nèi)重新通過仿真對(duì)電路的功能、性能進(jìn)行驗(yàn)證。如果后仿真結(jié)果未達(dá)到設(shè)計(jì)要求，需要針對(duì)性地對(duì)版圖或原理圖進(jìn)行優(yōu)化。導(dǎo)出GDSII文件

將模擬集成電路版圖數(shù)據(jù)導(dǎo)出為GDSII格式文件。GDSII為一種二進(jìn)制文件，包含了集成電路版圖的各種幾何形狀、文本、標(biāo)簽等信息。芯片設(shè)計(jì)——CMOS模擬集成電路設(shè)計(jì)與仿真實(shí)例：基于CadenceIC617第12頁/共84頁1.4芯片流片與測(cè)試流片和封裝

代工廠接收到集成電路版圖的數(shù)據(jù)信息，試生產(chǎn)的過程稱為流片，所設(shè)計(jì)的集成電路經(jīng)過諸多道工序在一片晶圓上實(shí)現(xiàn)集成。對(duì)晶圓進(jìn)行劃片，將同一片晶圓上的密集的芯片分為一個(gè)個(gè)獨(dú)立的單位。

剛制造出的芯片，稱為裸片。對(duì)芯片進(jìn)行隔離保護(hù)，對(duì)其進(jìn)行封裝。L波段4通道接收機(jī)芯片照片芯片設(shè)計(jì)——CMOS模擬集成電路設(shè)計(jì)與仿真實(shí)例：基于CadenceIC617第13頁/共84頁1.4芯片流片與測(cè)試芯片測(cè)試芯片測(cè)試是流片后對(duì)芯片性能的驗(yàn)證過程。將裸片的測(cè)試管腳通過鍵合的形式連接到PCB測(cè)試板上，通過測(cè)試端口進(jìn)行各項(xiàng)性能測(cè)試；通過芯片上的射頻PAD直接用射頻探針連接到測(cè)試儀器上；選擇在高溫、低溫等極端環(huán)境下進(jìn)行，以查看芯片功能性能受環(huán)境的影響。探針臺(tái)測(cè)試平臺(tái)與細(xì)節(jié)展示，以及芯片照片芯片設(shè)計(jì)——CMOS模擬集成電路設(shè)計(jì)與仿真實(shí)例：基于CadenceIC617第14頁/共84頁第2章

ADE仿真概述芯片設(shè)計(jì)——CMOS模擬集成電路設(shè)計(jì)與仿真實(shí)例：基于CadenceIC617第15頁/共84頁第2章ADE仿真概述2.1基本界面與操作2.1.1軟件啟動(dòng)2.1.2庫管理器2.1.3電路圖編輯器2.1.4ADE仿真設(shè)置2.1.5波形輸出顯示與計(jì)算2.2實(shí)例分析：共源放大器芯片設(shè)計(jì)——CMOS模擬集成電路設(shè)計(jì)與仿真實(shí)例：基于CadenceIC617第16頁/共84頁2.1基本界面與操作主要介紹CadenceADE的主窗口與選項(xiàng)、設(shè)計(jì)庫管理器、電路圖編輯器、模擬設(shè)計(jì)環(huán)境和波形顯示窗口。采用CadenceIC進(jìn)行集成電路設(shè)計(jì)：將CadenceIC由系統(tǒng)管理員安裝在Unix/Linux環(huán)境下，并完成配置文件基本設(shè)置。芯片設(shè)計(jì)——CMOS模擬集成電路設(shè)計(jì)與仿真實(shí)例：基于CadenceIC617第17頁/共84頁2.1.1軟件啟動(dòng)命令行下輸入命令“virtuoso&”，回車。自動(dòng)彈出CadenceIC的命令行窗口（CommandInterpreterWindow,CIW）命令行窗口：菜單、輸出、命令行、鼠標(biāo)命令欄、提示欄。芯片設(shè)計(jì)——CMOS模擬集成電路設(shè)計(jì)與仿真實(shí)例：基于CadenceIC617CadenceIC的命令行窗口第18頁/共84頁2.1.1軟件啟動(dòng)命令行窗口菜單：

包含“File”“Tools”“Options”和“Help”四個(gè)主選項(xiàng)，對(duì)應(yīng)選項(xiàng)下包含子選項(xiàng)。命令行窗口菜單欄的四個(gè)主選項(xiàng)和相應(yīng)子選項(xiàng)芯片設(shè)計(jì)——CMOS模擬集成電路設(shè)計(jì)與仿真實(shí)例：基于CadenceIC617第19頁/共84頁2.1.1軟件啟動(dòng)命令行窗口菜單——File選項(xiàng)File→New：創(chuàng)建新設(shè)計(jì)庫（Library）或電路單元（Cellview）。File→Open：打開已有設(shè)計(jì)庫（Library）或電路單元（Cellview）。File→Import：導(dǎo)入文件，可以將GDS版圖、電路圖、cdl網(wǎng)表、模型庫、VerilogA、Verilog代碼等不同文件導(dǎo)入軟件中。File→Export：導(dǎo)出文件，可以將Cadence設(shè)計(jì)庫中的電路或者版圖導(dǎo)出成需要的文件類型。File→Exit：退出Virtuoso工作環(huán)境。芯片設(shè)計(jì)——CMOS模擬集成電路設(shè)計(jì)與仿真實(shí)例：基于CadenceIC617第20頁/共84頁2.1.1軟件啟動(dòng)命令行窗口菜單——Tools選項(xiàng)Tools→LibraryManager：打開圖形化的設(shè)計(jì)庫瀏覽器界面。（詳見2.1.2）Library：包括cds.lib文件添加的工藝庫，以及設(shè)計(jì)者建立的設(shè)計(jì)庫。ShowCategories：可以顯示對(duì)應(yīng)庫里的目錄。Cell：對(duì)應(yīng)庫、對(duì)應(yīng)目錄里的所有電路單元。View：該電路單元下的所有文件。LibraryManager窗口芯片設(shè)計(jì)——CMOS模擬集成電路設(shè)計(jì)與仿真實(shí)例：基于CadenceIC617第21頁/共84頁2.1.1軟件啟動(dòng)命令行窗口菜單——Tools選項(xiàng)Tools→LibraryPathEditor：修改和添加設(shè)計(jì)庫配置文件（cds.lib）。

設(shè)計(jì)者也可以采用這種方式將其他設(shè)計(jì)者的設(shè)計(jì)庫加入自己的目錄下，以便于進(jìn)行聯(lián)合仿真，但是這種方式加入的庫通常是只讀的。LibraryPathEditor窗口芯片設(shè)計(jì)——CMOS模擬集成電路設(shè)計(jì)與仿真實(shí)例：基于CadenceIC617第22頁/共84頁2.1.1軟件啟動(dòng)命令行窗口菜單——Option選項(xiàng)Option→UserPreferences：電路圖編輯窗口的配置、CIW窗口的配置等。Option→FilePreferences：文件列表顯示文件的數(shù)量、自動(dòng)保存文件等。Option→LogFilter：可通過勾選相關(guān)選項(xiàng)，選擇命令行是否輸出仿真的報(bào)錯(cuò)信息。Option→Bindkeys：定義快捷鍵。Option→Toolbar：對(duì)Virtuoso工具欄進(jìn)行添加、編輯、刪除等操作。Option→Fonts：更改字體。Option→License：管理許可證。芯片設(shè)計(jì)——CMOS模擬集成電路設(shè)計(jì)與仿真實(shí)例：基于CadenceIC617第23頁/共84頁2.1.1軟件啟動(dòng)命令行窗口菜單——Help選項(xiàng)

打開Cadence的幫助文件，主要包括ADE的設(shè)置、Cadence自帶庫中器件參數(shù)的設(shè)置等。命令行窗口其他部分輸出：顯示操作的輸出信息和提示，包括狀態(tài)信息、警告信息、錯(cuò)誤提示等。命令行：在這一欄輸入SKILL語言可以運(yùn)行相應(yīng)的命令。鼠標(biāo)命令欄：顯示鼠標(biāo)單擊左、中、右鍵分別會(huì)執(zhí)行的SKILL命令。提示欄：顯示當(dāng)前CadenceIC程序運(yùn)行中的功能提示。芯片設(shè)計(jì)——CMOS模擬集成電路設(shè)計(jì)與仿真實(shí)例：基于CadenceIC617第24頁/共84頁2.1.2庫管理器Library：設(shè)計(jì)庫，均在cds.lib文件中定義，包含設(shè)計(jì)時(shí)所需

的工藝廠提供的工藝庫，以及設(shè)計(jì)者建立的設(shè)計(jì)庫。Category：將一個(gè)“Library”中的單元分成子類。Cell：系統(tǒng)頂層模塊、電路模塊或器件。Veiws：根據(jù)不同的使用場景打開Cell中的視圖“Views”：

設(shè)計(jì)內(nèi)部結(jié)構(gòu)→電路圖（schematic）；

引用模塊→器件符號(hào)（symbol）；

繪制版圖→版圖（layout）；

由數(shù)字代碼生成的電路→代碼形式（如：VerilogA）或者電路符號(hào)形式（symbol）。LibraryManager窗口芯片設(shè)計(jì)——CMOS模擬集成電路設(shè)計(jì)與仿真實(shí)例：基于CadenceIC617第25頁/共84頁2.1.2庫管理器LibraryManager菜單——FileFile→New→Library／Cellview／Category：新建設(shè)計(jì)庫、電路單元或者分類。File→SaveDefaults／LoadDefaults：將設(shè)計(jì)庫中的庫信息設(shè)置保存在.cdsenv文件中。File→OpenShellWindow：打開Shell命令行窗口，在命令行中進(jìn)行文件操作。芯片設(shè)計(jì)——CMOS模擬集成電路設(shè)計(jì)與仿真實(shí)例：基于CadenceIC617第26頁/共84頁2.1.2庫管理器LibraryManager菜單——EditEdit→Copy：拷貝設(shè)計(jì)，拷貝時(shí)需選擇來源庫和目標(biāo)庫。CopyHierarchical：在拷貝時(shí)同時(shí)將該頂層單元下所有的子電路一起拷貝到目標(biāo)庫中。UpdateInstance：同步更新目標(biāo)庫中被拷貝的子單元電路。DatabaseIntegrity：選擇是否在復(fù)制命令完成后更新和驗(yàn)證目標(biāo)庫中的技術(shù)數(shù)據(jù)。Copy窗口芯片設(shè)計(jì)——CMOS模擬集成電路設(shè)計(jì)與仿真實(shí)例：基于CadenceIC617第27頁/共84頁2.1.2庫管理器LibraryManager菜單——EditEdit→CopyWizard：高級(jí)設(shè)計(jì)拷貝向?qū)?。Simple：簡單模式。Hierarchical：指定頂層單元，將一個(gè)頂層單元文件連同其中

直接或間接引用的所有單元一起拷貝。ExactHierarchical：只有指定單元的“View”會(huì)被拷貝。ByView：按照指定的過濾（Filter）選項(xiàng)拷貝某些設(shè)計(jì)單元。ByViewType：一個(gè)或多個(gè)類型的設(shè)計(jì)單元復(fù)制到其他庫。ByConfiguration：根據(jù)“configview”中的配置來選擇需要拷貝的單元和“View”。高級(jí)設(shè)計(jì)拷貝向?qū)Т翱谛酒O(shè)計(jì)——CMOS模擬集成電路設(shè)計(jì)與仿真實(shí)例：基于CadenceIC617第28頁/共84頁2.1.2庫管理器LibraryManager菜單——EditEdit→Rename：重命名設(shè)計(jì)庫。Edit→RenameReferenceLibrary：重命名設(shè)計(jì)庫的同時(shí)，可批量修改設(shè)計(jì)中的單元之間的引用。Edit→Delete：刪除設(shè)計(jì)庫管理器中的設(shè)計(jì)庫。Edit→DeletebyView：用于刪除設(shè)計(jì)庫中指定的“View”。Edit→AccessPermission：用來修改設(shè)計(jì)單元或者設(shè)計(jì)庫的所有權(quán)和權(quán)限。Edit→Categories：包括了對(duì)分類進(jìn)行建立、修改、刪除的命令。Edit→LibraryPaths：調(diào)用LibraryPathEditor，可以刪除，添加或者對(duì)現(xiàn)有設(shè)計(jì)庫進(jìn)行屬性修改。芯片設(shè)計(jì)——CMOS模擬集成電路設(shè)計(jì)與仿真實(shí)例：基于CadenceIC617第29頁/共84頁2.1.2庫管理器LibraryManager菜單——ViewView→Refresh：刷新顯示。在調(diào)用其他目錄的電路單元時(shí)通常會(huì)用到。芯片設(shè)計(jì)——CMOS模擬集成電路設(shè)計(jì)與仿真實(shí)例：基于CadenceIC617第30頁/共84頁2.1.3電路圖編輯器電路圖編輯器（SchematicEditor）：

圖形化的界面，在窗口中添加各類器件、激勵(lì)等來搭建電路，包括菜單、工具欄、狀態(tài)欄、導(dǎo)航面板、工作區(qū)、鼠標(biāo)命令欄、提示欄等。

在CIW或者LibraryManager中新建或者打開已有Cell的電路圖，“View”選“schematic”以打開電路圖編輯器。電路圖編輯器窗口芯片設(shè)計(jì)——CMOS模擬集成電路設(shè)計(jì)與仿真實(shí)例：基于CadenceIC617第31頁/共84頁2.1.3電路圖編輯器狀態(tài)欄：正在運(yùn)行的命令、選定的器件數(shù)、運(yùn)行狀態(tài)、仿真溫度和仿真器類型。工作區(qū)：用來繪制電路圖的部分。鼠標(biāo)命令欄：提示鼠標(biāo)的左中右鍵分別對(duì)應(yīng)的命令。提示欄：顯示當(dāng)前命令的提示信息。菜單欄和工具欄：電路設(shè)計(jì)所需的命令。若快捷鍵文件已包含在.cdsinit文件中，則也可直接通過快捷鍵來進(jìn)行。芯片設(shè)計(jì)——CMOS模擬集成電路設(shè)計(jì)與仿真實(shí)例：基于CadenceIC617第32頁/共84頁2.1.3電路圖編輯器工具欄部分功能和操作介紹保存

、

：Check&Save（檢查完整性并保存）、Save（保存）?？旖萱I：Ｓ檢查完整性并保存、Ｘ保存。對(duì)應(yīng)菜單欄操作：File→CheckandSave／Save。功能：Check&Save，檢查電路中一些明顯錯(cuò)誤；Save，保存而不提示錯(cuò)誤，通常采用檢查并保存選項(xiàng)。芯片設(shè)計(jì)——CMOS模擬集成電路設(shè)計(jì)與仿真實(shí)例：基于CadenceIC617第33頁/共84頁2.1.3電路圖編輯器放大、縮小、適合屏幕、放大到選中區(qū)域

、

、

、

：放大、縮小、適合屏幕、放大到選中區(qū)域功能?？旖萱I：[縮小、]放大、F適合屏幕、Ctrl+T放大到選中區(qū)域。對(duì)應(yīng)菜單欄操作：View→ZoomIn／ZoomOut／ZoomToFit／ZoomToSelected。芯片設(shè)計(jì)——CMOS模擬集成電路設(shè)計(jì)與仿真實(shí)例：基于CadenceIC617第34頁/共84頁2.1.3電路圖編輯器拷貝、拖動(dòng)、移動(dòng)

、

、

：拷貝、拖動(dòng)、移動(dòng)命令。快捷鍵：C拷貝、M拖動(dòng)、Shift+M移動(dòng)。對(duì)應(yīng)菜單欄操作：Edit→Copy／Stretch／Move。執(zhí)行：①點(diǎn)擊選定/鼠標(biāo)在工作區(qū)框選。按住Shift鍵框選：追加部分；按住Ctrl鍵框選：排除部分。②調(diào)用命令，點(diǎn)擊鼠標(biāo)左鍵確定基準(zhǔn)點(diǎn)。③移動(dòng)鼠標(biāo)。此時(shí)可以按下鍵盤F3選擇操作詳情，3個(gè)命令的詳情欄下方都有旋轉(zhuǎn)、鏡像、鎖定移動(dòng)方向的選項(xiàng)；回車或再次點(diǎn)擊鼠標(biāo)左鍵放下選定的電路或者按ESC鍵取消。芯片設(shè)計(jì)——CMOS模擬集成電路設(shè)計(jì)與仿真實(shí)例：基于CadenceIC617第35頁/共84頁2.1.3電路圖編輯器刪除、撤消、重做

、

、

：刪除、撤消、重做命令?？旖萱I：Del刪除、U撤消、Shift＋Ｕ重做。對(duì)應(yīng)菜單欄操作：Edit→Delete／Undo／Redo。執(zhí)行：①選擇電路的一部分，調(diào)用刪除命令，選定部分將被刪除；②調(diào)用刪除命令，依次點(diǎn)擊或拖拽鼠標(biāo)選中要?jiǎng)h除的器件，選中的器件將被依次刪除。芯片設(shè)計(jì)——CMOS模擬集成電路設(shè)計(jì)與仿真實(shí)例：基于CadenceIC617第36頁/共84頁2.1.3電路圖編輯器查看或修改器件屬性快捷鍵：Ｑ。對(duì)應(yīng)菜單欄操作：Edit→Properties→Objects。功能：選定電路的一部分，調(diào)用該命令，出現(xiàn)屬性對(duì)話框。ApplyTo第一個(gè)下拉菜單選擇屬性應(yīng)用范圍：onlycurrent：只修改當(dāng)前器件；allselected：應(yīng)用于所有選定器件；all：應(yīng)用于所有的器件。

第二個(gè)下拉菜單選定需要修改的元素類型：instance為設(shè)置器件實(shí)例，wiresegment為設(shè)置連接線。不同的器件有不同的屬性特征，按需要對(duì)CDFParameter進(jìn)行修改即可。器件屬性對(duì)話框芯片設(shè)計(jì)——CMOS模擬集成電路設(shè)計(jì)與仿真實(shí)例：基于CadenceIC617第37頁/共84頁2.1.3電路圖編輯器調(diào)用器件快捷鍵：Ｉ。對(duì)應(yīng)菜單欄操作：Create→Instance。功能：調(diào)用命令，顯示“AddInstance”對(duì)話框，選擇引用的器件或單元有三種方式：在Library和Cell欄輸入需要引用的單元；點(diǎn)開下拉菜單檢索；點(diǎn)擊Browse，打開設(shè)計(jì)庫瀏覽器，從中進(jìn)行選擇。調(diào)用器件對(duì)話框芯片設(shè)計(jì)——CMOS模擬集成電路設(shè)計(jì)與仿真實(shí)例：基于CadenceIC617第38頁/共84頁2.1.3電路圖編輯器添加連接線

、

：添加細(xì)連線、添加粗連線?？旖萱I：Ｗ細(xì)連線、Shift＋Ｗ粗連線。對(duì)應(yīng)菜單欄操作：Create→Wire（Narrow）、Create→Wire（Wide)功能：調(diào)用命令后，在工作區(qū)單擊鼠標(biāo)左鍵確定連線的起始端點(diǎn)。點(diǎn)擊右鍵，可切換不同的走線方式；再次點(diǎn)擊鼠標(biāo)左鍵，確定結(jié)束端點(diǎn)。連線過程中，按下F3鍵調(diào)出詳細(xì)設(shè)置，設(shè)置走線方式、鎖定角度、線寬、顏色、線型等。連線詳細(xì)設(shè)置對(duì)話框芯片設(shè)計(jì)——CMOS模擬集成電路設(shè)計(jì)與仿真實(shí)例：基于CadenceIC617第39頁/共84頁2.1.3電路圖編輯器添加標(biāo)簽快捷鍵：Ｌ。對(duì)應(yīng)菜單欄操作：Create→WireName。功能：調(diào)用命令后，輸入標(biāo)簽名字，回車或點(diǎn)擊“Hide”，會(huì)出現(xiàn)隨鼠標(biāo)移動(dòng)的標(biāo)簽，鼠標(biāo)點(diǎn)擊標(biāo)簽對(duì)應(yīng)的走線后確定標(biāo)簽位置。添加標(biāo)簽對(duì)話框芯片設(shè)計(jì)——CMOS模擬集成電路設(shè)計(jì)與仿真實(shí)例：基于CadenceIC617第40頁/共84頁2.1.3電路圖編輯器添加端口快捷鍵：Ｐ。對(duì)應(yīng)菜單欄操作：Create→Pin。功能：調(diào)用命令后，可以輸入端口名稱、輸入輸出類型、是否是總線等。添加端口對(duì)話框芯片設(shè)計(jì)——CMOS模擬集成電路設(shè)計(jì)與仿真實(shí)例：基于CadenceIC617第41頁/共84頁2.1.4ADE仿真設(shè)置

設(shè)計(jì)者可以通過ADE對(duì)電路進(jìn)行參數(shù)設(shè)置和仿真驗(yàn)證。

在CIW窗口中選擇菜單Tools→ADE，這樣打開的ADE窗口中沒有指定進(jìn)行仿真的電路；或是在電路編輯器中選擇菜單Launch→ADE，這時(shí)打開的ADE窗口中已經(jīng)設(shè)置為仿真調(diào)用ADE的電路圖。ADE仿真界面芯片設(shè)計(jì)——CMOS模擬集成電路設(shè)計(jì)與仿真實(shí)例：基于CadenceIC617第42頁/共84頁2.1.4ADE仿真設(shè)置基本仿真流程１）在完成電路圖的繪制且已經(jīng)保存并檢查的前提下，在電路圖編輯器窗口中，在菜單欄選擇Launch→ADEL命令，彈出“ADEL”窗口。２）在菜單中選擇［Setup］→［ModelLibrarySetup］，設(shè)置工藝庫模型庫。設(shè)置工藝庫模型對(duì)話框芯片設(shè)計(jì)——CMOS模擬集成電路設(shè)計(jì)與仿真實(shí)例：基于CadenceIC617第43頁/共84頁2.1.4ADE仿真設(shè)置３）由于實(shí)際工藝與理想模型間的差距，為確定電路參數(shù)或器件參數(shù)的最優(yōu)值，在設(shè)置電路器件參數(shù)時(shí)，有時(shí)會(huì)定義一些變量作為參數(shù)便于掃描。運(yùn)行仿真之前，這些設(shè)計(jì)變量都需要在ADE里賦值。在ADE的工具欄上選擇Variables→CopyfromCellView，選擇Variables→Edit或在ADE界面中雙擊任何一個(gè)變量，對(duì)設(shè)計(jì)變量進(jìn)行添加、修改、刪除等。注意：有時(shí)需要在激勵(lì)中設(shè)置參數(shù)，需手動(dòng)在“DesignVariable”里右鍵選擇“Edit”來加入變量。設(shè)置變量對(duì)話框芯片設(shè)計(jì)——CMOS模擬集成電路設(shè)計(jì)與仿真實(shí)例：基于CadenceIC617第44頁/共84頁2.1.4ADE仿真設(shè)置４）可以根據(jù)不同設(shè)計(jì)需求在ADE中進(jìn)行不同類型的仿真。

選擇ADE工具欄中的Analyses→Choose，會(huì)打開仿真分析對(duì)話框。仿真分析對(duì)話框芯片設(shè)計(jì)——CMOS模擬集成電路設(shè)計(jì)與仿真實(shí)例：基于CadenceIC617第45頁/共84頁2.1.4ADE仿真設(shè)置５）在仿真結(jié)束后需要進(jìn)行輸出設(shè)置，保存或繪制波形的結(jié)果。ADE工具欄中選擇Output→ToBePlotted→SelectOnDesign，自動(dòng)彈出電路圖，在電路圖中選擇連線，按下Esc鍵后該連線的電壓被自動(dòng)添加在輸出欄中。選擇一個(gè)器件的端口會(huì)添加這個(gè)端口的電流作為輸出，選擇一個(gè)器件會(huì)把器件的所有端口電流添加至輸出。

可以手動(dòng)輸入需要的輸出表達(dá)式，在工具欄中選擇Output→Setup。還可以點(diǎn)擊Calculator欄的Open按鈕，打開Calculator，編輯好表達(dá)式后，在窗口中點(diǎn)擊Calculator欄的GetExpression，表達(dá)式出現(xiàn)在Expression欄中，點(diǎn)擊Add即可在輸出欄看到所添加的輸出。手動(dòng)添加輸出窗口芯片設(shè)計(jì)——CMOS模擬集成電路設(shè)計(jì)與仿真實(shí)例：基于CadenceIC617第46頁/共84頁2.1.4ADE仿真設(shè)置６）完成上述設(shè)置后，點(diǎn)擊工具欄Simulation→NetlistandRun，或直接點(diǎn)擊ADE最右側(cè)欄的開始按鈕，開始進(jìn)行仿真。在仿真過程中，可以隨時(shí)點(diǎn)擊工具欄Simulation→Stop來中斷仿真。

如果輸出結(jié)果處提前勾選了Plot，那么仿真結(jié)束后，設(shè)置的輸出會(huì)自動(dòng)彈出波形文件。若未設(shè)置輸出，也可以通過選擇工具欄Results→PlotOutputs來選擇需要觀測(cè)的節(jié)點(diǎn)或參數(shù)。芯片設(shè)計(jì)——CMOS模擬集成電路設(shè)計(jì)與仿真實(shí)例：基于CadenceIC617第47頁/共84頁2.1.4ADE仿真設(shè)置７）在工具欄中選擇Session→SaveState可以保存當(dāng)前的仿真配置。

在工具欄中選擇Session→LoadState可以導(dǎo)入之前保存的仿真配置。芯片設(shè)計(jì)——CMOS模擬集成電路設(shè)計(jì)與仿真實(shí)例：基于CadenceIC617第48頁/共84頁2.1.5波形輸出顯示與計(jì)算波形顯示窗口

波形顯示窗口“Waveform”用于顯示仿真結(jié)果的波形，可完成仿真波形的縮放、坐標(biāo)軸的調(diào)整、數(shù)據(jù)的讀取和比對(duì)，并采用計(jì)算器對(duì)仿真結(jié)果進(jìn)行處理。

菜單選項(xiàng)：File、Edit、View、Graph、Axis、Trace、Maker、Measurements、Tools、Window、Browser。波形顯示窗口芯片設(shè)計(jì)——CMOS模擬集成電路設(shè)計(jì)與仿真實(shí)例：基于CadenceIC617第49頁/共84頁2.1.5波形輸出顯示與計(jì)算菜單選項(xiàng)File具體功能描述芯片設(shè)計(jì)——CMOS模擬集成電路設(shè)計(jì)與仿真實(shí)例：基于CadenceIC617菜單選項(xiàng)File功能描述OpenResults打開“OpenWaveformDatabase”對(duì)話框。從而打開一個(gè)已保存的波形SaveWindow將當(dāng)前波形以grf格式保存SaveImage將當(dāng)前波形以png、tiff或bmp圖片格式保存Reload重新讀取當(dāng)前窗口中波形的仿真數(shù)據(jù)Print打印當(dāng)前窗口中的圖表SaveSession保存當(dāng)前“Waveform”窗口的設(shè)置CloseWindow關(guān)閉當(dāng)前“Waveform”窗口CloseAllWindows關(guān)閉所有“Waveform”窗口第50頁/共84頁2.1.5波形輸出顯示與計(jì)算菜單選項(xiàng)Edit具體功能描述芯片設(shè)計(jì)——CMOS模擬集成電路設(shè)計(jì)與仿真實(shí)例：基于CadenceIC617菜單選項(xiàng)Edit功能描述Undo撤銷上一步操作Rodo重做上一步操作Cut剪切選中的波形Copy賦值選中的波形Paste粘貼剪切或復(fù)制的波形Delete刪除選定的對(duì)象，例如標(biāo)簽、標(biāo)記、痕跡或圖形。注意：如果未選擇任何對(duì)象，將顯示一條消息，確認(rèn)刪除活動(dòng)子窗口如果只有一個(gè)打開的窗口，則“刪除”命令不可用DeleteAlI刪除活動(dòng)窗口中的所有對(duì)象和圖形。如果只有一個(gè)打開的窗口，則“全部刪除”命令不可用Properties修改選定的圖形對(duì)象的屬性。默認(rèn)情況下，如果未選擇任何對(duì)象，將顯示“圖形屬性”窗口第51頁/共84頁2.1.5波形輸出顯示與計(jì)算菜單選項(xiàng)View具體功能描述芯片設(shè)計(jì)——CMOS模擬集成電路設(shè)計(jì)與仿真實(shí)例：基于CadenceIC617菜單選項(xiàng)View功能描述ZoomInby2將波形放大兩倍ZoomOutby2將波形縮小兩倍ZoomtoEnd將波形縮放到圖表的末尾Fit將圖表還原至初始大小。此命令適用于矩形和圓形圖形Previous以上次運(yùn)行“放大”或“縮小”命令之前的放大率查看圖形，可以在多次放大或縮小圖形時(shí)使用此選項(xiàng)Next撤消上一個(gè)命令，可以在多次放大或縮小圖形時(shí)使用此選項(xiàng)第52頁/共84頁2.1.5波形輸出顯示與計(jì)算菜單選項(xiàng)View具體功能描述（續(xù)）芯片設(shè)計(jì)——CMOS模擬集成電路設(shè)計(jì)與仿真實(shí)例：基于CadenceIC617菜單選項(xiàng)View功能描述FitTrace根據(jù)窗口將選定的波形還原到其初始大小，選擇此選項(xiàng)時(shí)，所有圖形的X軸以初始尺寸顯示，僅縮放選定軸的Y軸。此命令適用于矩形和圓形圖形FitVisibleTrace將所有可見的波形還原到其初始大小以適合窗口FitYtoVisibleX使軌跡的可見部分適合Y軸，該命令查找條帶中可見的最小和最大Y軸值，然后執(zhí)行Y軸縮放。此命令僅適用于放大的圖形FitYtoVisibleXallStrips將活動(dòng)圖中顯示的所有條帶的跡線的可見部分?jǐn)M合到Y(jié)軸，該命令查找每個(gè)條帶中可見的最小和最大Y軸值，然后執(zhí)行Y軸縮放。該命令僅適用于放大的跡線FitSmith將選定的史密斯圖表還原到其原始大小，此命令僅適用于圓形圖形第53頁/共84頁2.1.5波形輸出顯示與計(jì)算菜單選項(xiàng)Graph具體功能描述芯片設(shè)計(jì)——CMOS模擬集成電路設(shè)計(jì)與仿真實(shí)例：基于CadenceIC617菜單選項(xiàng)Graph功能描述Layout子窗口布局Auto自動(dòng)選擇合適的模式，根據(jù)子窗口高和寬的比值設(shè)置布局方式Vertical豎排顯示子窗口Horizontal橫排顯示子窗口Card層疊顯示子窗口AddLabel添加標(biāo)簽Lock鎖定圖形Visible顯示或隱藏動(dòng)態(tài)圖表第54頁/共84頁2.1.5波形輸出顯示與計(jì)算菜單選項(xiàng)Graph具體功能描述（續(xù)）芯片設(shè)計(jì)——CMOS模擬集成電路設(shè)計(jì)與仿真實(shí)例：基于CadenceIC617菜單選項(xiàng)Graph功能描述SplitCurrentStrip將當(dāng)前圖表分為與波形數(shù)一樣多的條帶，并在單獨(dú)的條帶中顯示圖形中的每個(gè)波形SplitAllStrips將所有條帶中的圖表都分為與波形數(shù)一樣多的條帶PlottoNewStrip將選定的波形繪制在新的條帶中CombineAllAnalogTraces將所有單獨(dú)的波形組合到一個(gè)圖形中FilterBySweepVar顯示選定范圍的波形Redraw刷新圖形并在同一窗口中繪制更新的圖形MajorandMinorGrids顯示或隱藏所選軸上的主要和次要網(wǎng)格Properties設(shè)置圖形屬性第55頁/共84頁2.1.5波形輸出顯示與計(jì)算菜單選項(xiàng)Axis具體功能描述芯片設(shè)計(jì)——CMOS模擬集成電路設(shè)計(jì)與仿真實(shí)例：基于CadenceIC617菜單選項(xiàng)Axis功能描述MajorGridsOn顯示所選X軸或Y軸的主要網(wǎng)格線，該選項(xiàng)只在坐標(biāo)軸被選中后才被激活MinorGridsOn顯示所選X軸或Y軸的次要網(wǎng)格線，該選項(xiàng)只在坐標(biāo)軸被選中后才被激活Log選中后將選中的坐標(biāo)軸切換到對(duì)數(shù)模式，該選項(xiàng)只在坐標(biāo)軸被選中后才被激活SelectAttachedTraces選擇與所選軸有關(guān)的所有波形YvsY在窗口中顯示所選軸的Y

vs

Y圖，該命令僅適用于掃參數(shù)據(jù)SwapSweepVar更換掃參變量。該命令僅適用于掃參數(shù)據(jù)Properties設(shè)置所選X軸或Y軸的屬性第56頁/共84頁2.1.5波形輸出顯示與計(jì)算菜單選項(xiàng)Trace具體功能描述芯片設(shè)計(jì)——CMOS模擬集成電路設(shè)計(jì)與仿真實(shí)例：基于CadenceIC617菜單選項(xiàng)Trace功能描述SymbolsOn在所選波形的單個(gè)數(shù)據(jù)點(diǎn)上顯示符號(hào)。僅當(dāng)在圖形中選擇一個(gè)或多個(gè)波形時(shí)，此命令才可用SelectByFamily選擇屬于一組的所有帶參數(shù)化掃描數(shù)據(jù)的波形，啟用此命令并選擇某一組中的一條波形時(shí)，將選擇屬于同一組的所有跡線FitTrace將波形拆分為條帶時(shí)，在每個(gè)條帶中顯示屬于同一組的波形，如果存在多組波形，則每一組將顯示在單獨(dú)的條帶中FitVisibleTraces將選定的波形還原為其原始大小。選擇此選項(xiàng)時(shí)，所有條帶的X軸都以原始大小顯示，而僅選定軸的Y軸縮放FitYtoVisibleX使軌跡的可見部分適合Y軸。該命令查找條帶中可見的最小和最大Y軸值，然后執(zhí)行Y軸縮放。此命令僅適用于放大的圖形DisableReload通過鎖定數(shù)據(jù)庫來禁用自動(dòng)更新波形功能第57頁/共84頁2.1.5波形輸出顯示與計(jì)算菜單選項(xiàng)Trace具體功能描述（續(xù)）芯片設(shè)計(jì)——CMOS模擬集成電路設(shè)計(jì)與仿真實(shí)例：基于CadenceIC617菜單選項(xiàng)Trace功能描述SelectAll選擇所有波形InGraph選擇圖形中的所有波形InStrip選擇條帶中的所有波形DeleteAll刪除所有波形Moveto將選定的波形移動(dòng)到以下位置MoveSelectedTracesToNewWindow將選定的波形移動(dòng)到新窗口MoveSelectedTracesToNewSubwindow將選定的波形移動(dòng)到新的子窗口MoveSelectedTracesToNewStrip將選定的波形移動(dòng)到新的條帶Copyto將選定的波形復(fù)制到以下位置CopySelectedTracesToNewWindow將選定的波形復(fù)制到新窗口CopySelectedTracesToNewSubwindow將選定的波形復(fù)制到新的子窗口第58頁/共84頁2.1.5波形輸出顯示與計(jì)算菜單選項(xiàng)Trace具體功能描述（續(xù)）芯片設(shè)計(jì)——CMOS模擬集成電路設(shè)計(jì)與仿真實(shí)例：基于CadenceIC617菜單選項(xiàng)Trace功能描述CopySelectedTracesToNewStrip將選定的波形復(fù)制到新的條帶Bus總線選項(xiàng)Create根據(jù)選中的數(shù)字波形，創(chuàng)造一條總線Expand將總線中的數(shù)據(jù)分開顯示Collapse折疊總線以顯示完整的總線Export導(dǎo)出活動(dòng)窗口中選定的波形Properties修改所選波形的屬性第59頁/共84頁2.1.5波形輸出顯示與計(jì)算菜單選項(xiàng)Maker具體功能描述芯片設(shè)計(jì)——CMOS模擬集成電路設(shè)計(jì)與仿真實(shí)例：基于CadenceIC617菜單選項(xiàng)Maker功能描述TrackingCursor啟用或禁用圖形的跟蹤光標(biāo)。在跟蹤或圖形對(duì)象上移動(dòng)鼠標(biāo)指針時(shí)，跟蹤光標(biāo)將顯示跟蹤名稱和圖形對(duì)象信息SnapTrackingCursor將跟蹤光標(biāo)定位到仿真點(diǎn)CreateMarker創(chuàng)建標(biāo)記點(diǎn)CreateDeltaMarker添加一個(gè)標(biāo)記顯示兩個(gè)點(diǎn)間的橫豎坐標(biāo)差（增量標(biāo)記），需要在軌跡上放置點(diǎn)標(biāo)記或選擇現(xiàn)有點(diǎn)標(biāo)記ShowDeltaChildLabels顯示或隱藏增量標(biāo)記的標(biāo)記標(biāo)簽SelectAll選中當(dāng)前“Waveform”窗口中的所有標(biāo)記DeleteAll刪除當(dāng)前“Waveform”窗口中的所有標(biāo)記Export以給定格式導(dǎo)出選定的標(biāo)記信息Properties指定標(biāo)記的屬性第60頁/共84頁2.1.5波形輸出顯示與計(jì)算菜單選項(xiàng)Measurements具體功能描述芯片設(shè)計(jì)——CMOS模擬集成電路設(shè)計(jì)與仿真實(shí)例：基于CadenceIC617菜單選項(xiàng)Measurements功能描述EyeDiagram繪制眼圖Spectrum繪制選定圖形的譜線AnalogToDigital將模擬信號(hào)轉(zhuǎn)換成相應(yīng)的數(shù)字信號(hào)DigitalToAnalog將數(shù)字信號(hào)轉(zhuǎn)換成相應(yīng)的模擬信號(hào)DerivedPlots生成導(dǎo)數(shù)曲線圖Histogram直接在圖形上生成直方圖TransientMeasurement打開瞬態(tài)測(cè)量，顯示特定沿上瞬態(tài)標(biāo)記的計(jì)算測(cè)量值第61頁/共84頁2.1.5波形輸出顯示與計(jì)算菜單選項(xiàng)Tools具體功能描述芯片設(shè)計(jì)——CMOS模擬集成電路設(shè)計(jì)與仿真實(shí)例：基于CadenceIC617菜單選項(xiàng)Tools功能描述Calculator打開計(jì)算器第62頁/共84頁2.1.5波形輸出顯示與計(jì)算菜單選項(xiàng)Window具體功能描述芯片設(shè)計(jì)——CMOS模擬集成電路設(shè)計(jì)與仿真實(shí)例：基于CadenceIC617菜單選項(xiàng)Window功能描述Assistants顯示或隱藏選定的助手窗格Spcctrum“頻譜助手”用于繪制和計(jì)算周期波形的快速傅里葉變換，并計(jì)算部分參數(shù)Browser“瀏覽助手”將顯示先前保存的結(jié)果MarkerToolbox向軌跡添加點(diǎn)、垂直、水平和參考點(diǎn)（ARefPoint或BRefPoint)標(biāo)記EyeDiagram使用眼圖助手創(chuàng)建眼圖。眼圖是通過重復(fù)采樣信號(hào)并將重復(fù)采樣疊加在同一X軸上來表示數(shù)據(jù)信號(hào)的一種方法HorizMarkerTable查看表中水平標(biāo)記的數(shù)據(jù)TraceInfo查看有關(guān)所選波形的信息，如波形名稱和顏色、Y最小值、Y最大值、X最小值、X最大值、時(shí)間、結(jié)果目錄、數(shù)據(jù)集、時(shí)間、數(shù)據(jù)格式和數(shù)據(jù)點(diǎn)數(shù)。它還顯示有關(guān)選定波形的掃描和拐角條件的信息VertMarkerTable查看表中垂直標(biāo)記的數(shù)據(jù)TransientMeasurement瞬態(tài)測(cè)量助手可顯示計(jì)算出的瞬態(tài)標(biāo)記測(cè)量值第63頁/共84頁2.1.5波形輸出顯示與計(jì)算菜單選項(xiàng)Window具體功能描述（續(xù)）芯片設(shè)計(jì)——CMOS模擬集成電路設(shè)計(jì)與仿真實(shí)例：基于CadenceIC617菜單選項(xiàng)Window功能描述CustomizeTraceGroups此助手用于自定義屬于同一族的波形設(shè)置Subwindows子窗口是可以在窗口中打開的圖形。子窗口助手顯示窗口中打開的所有子窗口的圖標(biāo)Toolbars顯示或隱藏選定的工具欄Edit"編輯"工具欄包含以下按鈕:Undo、Redo、Cut、Copy、Paste、Delete

View"視圖"工具欄包含以下按鈕:Previous、Next、Fit、Zoomlnby2、ZoomOutby2、FitTrace、FitYVisible、FitSmitGraph"圖形"工具欄包含以下圖標(biāo):LayoutIcons(Auto、Card、Vertical、Horizontal)、Subwindows第64頁/共84頁2.1.5波形輸出顯示與計(jì)算菜單選項(xiàng)Window具體功能描述（續(xù)）芯片設(shè)計(jì)——CMOS模擬集成電路設(shè)計(jì)與仿真實(shí)例：基于CadenceIC617菜單選項(xiàng)Window功能描述Calculator顯示計(jì)算器按鈕以將選定的波形發(fā)送到計(jì)算器緩沖區(qū)Snap“捕捉”工具欄包含以下按鈕：PreviousEdge——根據(jù)選定的捕捉條件將選定的標(biāo)記移動(dòng)到上一條邊；NextEdge——根據(jù)選定的捕捉條件將選定的標(biāo)記移心到下一條邊;SnappingCriterion——顯示捕捉選定標(biāo)記所基于的條件;Value—顯示捕捉條件的值Marker“標(biāo)記”工具欄包含以下按鈕：CreateMarker、TrackingCursorStrip條帶工具欄包含以下按鈕：StripBy、CombineAllAnalogTraces、SplitCurrentStrip、CopytoaNewStrip、MovetoaNewStrip第65頁/共84頁2.1.5波形輸出顯示與計(jì)算菜單選項(xiàng)Window具體功能描述（續(xù)）芯片設(shè)計(jì)——CMOS模擬集成電路設(shè)計(jì)與仿真實(shí)例：基于CadenceIC617菜單選項(xiàng)Window功能描述Measurement“測(cè)量”工具欄包括以下按鈕：HistogramAxis可以使用“軸”工具欄打開或關(guān)閉圖形中的柵格File“文件”工具欄包括以下幾個(gè)按鈕：CreateNewWindow、CreateNewSubwin-dow、LoadWindow、SaveWindow、Print、SaveImageWorkspaces可以使用“工作區(qū)”工具欄處理可用的工作區(qū)第66頁/共84頁2.1.5波形輸出顯示與計(jì)算菜單選項(xiàng)Window具體功能描述（續(xù)）芯片設(shè)計(jì)——CMOS模擬集成電路設(shè)計(jì)與仿真實(shí)例：基于CadenceIC617菜單選項(xiàng)Window功能描述Workspaces顯示、保存、加載和配置選定的工作區(qū)Basic允許顯示以下固定的助手：Subwindows、ResultsBrowser、GraphBrowser允許顯示以下固定的助手：ResultsBrowser、GraphClassic允許顯示以下固定的助手：GraphMarkerTable允許顯示以下固定的助手：Subwindows、ResultsBrowser、Graph、MarkerTableTM允許顯示以下固定的助手：Subwindows、ResultsBrowser、Graph、Transient

MeasurementAssiatant第67頁/共84頁2.1.5波形輸出顯示與計(jì)算菜單選項(xiàng)Window具體功能描述（續(xù)）芯片設(shè)計(jì)——CMOS模擬集成電路設(shè)計(jì)與仿真實(shí)例：基于CadenceIC617菜單選項(xiàng)Window功能描述SaveAs保存選定的工作區(qū)Delete刪除選定的工作區(qū)Load加載選定的工作區(qū)SetDefault設(shè)為默認(rèn)工作區(qū)ReverttoSaved還原為出廠設(shè)置Tabs頁面選項(xiàng)CloseCurrentTabCloseOtherTabs關(guān)閉當(dāng)前頁面關(guān)閉其他頁面第68頁/共84頁2.1.5波形輸出顯示與計(jì)算菜單選項(xiàng)Browser具體功能描述芯片設(shè)計(jì)——CMOS模擬集成電路設(shè)計(jì)與仿真實(shí)例：基于CadenceIC617菜單選項(xiàng)Browser功能描述Results結(jié)果瀏覽頁面OpenResults在結(jié)果瀏覽頁面中打開結(jié)果目錄Export從結(jié)果瀏覽頁面導(dǎo)出選定的信號(hào)CloseResults關(guān)閉結(jié)果瀏覽頁面Reload將上次打開的結(jié)果目錄重新加載到結(jié)果瀏覽頁面中SetContext在結(jié)果目錄中設(shè)置數(shù)據(jù)庫，用于在結(jié)果瀏覽器中打印信號(hào)Options選項(xiàng)GraphModifier指定圖形打印方式PlotStyle選擇要打印圖形的模式SelectData設(shè)置數(shù)據(jù)的掃描范圍EnableFastWaveforms啟用快速波形格式，VirtuosoVisualization和Analysis

XL工具可以在幾秒鐘內(nèi)呈現(xiàn)非常大的數(shù)據(jù)集第69頁/共84頁2.1.5波形輸出顯示與計(jì)算波形計(jì)算器（WaveformCalculator）

對(duì)輸出波形進(jìn)行計(jì)算和變換等處理，以便在電路設(shè)計(jì)時(shí)對(duì)仿真結(jié)果做深入分析。在波形顯示窗口/ADE窗口選擇Tools→Calculator，啟動(dòng)波形計(jì)算器。

在波形計(jì)算器中可以創(chuàng)建、打印和顯示包含帶表達(dá)式的仿真輸出數(shù)據(jù)，以.csv等形式輸出。通過在緩存中輸入包含節(jié)點(diǎn)電壓、端口電流、直流工作點(diǎn)、模型參數(shù)、噪聲參數(shù)、設(shè)計(jì)變量、數(shù)學(xué)公式，以及算法控制變量的表達(dá)式，可以直接以文本或者波形的形式顯示仿真輸出結(jié)果，也可以保存在ADE的輸出欄里。波形計(jì)算器窗口芯片設(shè)計(jì)——CMOS模擬集成電路設(shè)計(jì)與仿真實(shí)例：基于CadenceIC617第70頁/共84頁2.1.5波形輸出顯示與計(jì)算波形計(jì)算器（WaveformCalculator）

在仿真結(jié)束后打開波形計(jì)算器窗口，點(diǎn)擊選擇合適的電路表達(dá)式，保持選中狀態(tài)，然后在電路圖窗口中選擇要觀測(cè)的連線、節(jié)點(diǎn)或器件。獲取數(shù)據(jù)后，在電路圖窗口保持激活的狀態(tài)下，按下“Esc”鍵，退出數(shù)據(jù)獲取模式。波形計(jì)算器中常用表達(dá)式芯片設(shè)計(jì)——CMOS模擬集成電路設(shè)計(jì)與仿真實(shí)例：基于CadenceIC617第71頁/共84頁2.1.5波形輸出顯示與計(jì)算表達(dá)式按鍵子選項(xiàng)獲取的數(shù)據(jù)類型

芯片設(shè)計(jì)——CMOS模擬集成電路設(shè)計(jì)與仿真實(shí)例：基于CadenceIC617按鍵數(shù)據(jù)類型按鍵數(shù)據(jù)類型vt瞬態(tài)仿真節(jié)點(diǎn)電壓it瞬態(tài)仿真端口電流vf交流節(jié)點(diǎn)電壓if交流端口電流vdc直流工作點(diǎn)節(jié)點(diǎn)電壓idc直流工作點(diǎn)端口電流vS直流掃描節(jié)點(diǎn)電壓is直流掃描端口電流op直流工作點(diǎn)opt瞬態(tài)工作點(diǎn)var設(shè)計(jì)變量mp模型參數(shù)OS直流工作點(diǎn)ot瞬態(tài)工作點(diǎn)vn噪聲電壓vn2噪聲電壓二次方SPS參數(shù)ZP阻抗參數(shù)VSWI電壓駐波比YP導(dǎo)納參數(shù)hpH參數(shù)zm其他所有端口匹配時(shí)的輸入阻抗gd群延時(shí)data繪制先前的分析數(shù)據(jù)第72頁/共84頁2.1.5波形輸出顯示與計(jì)算波形計(jì)算器（WaveformCalculator）

波形計(jì)算器中包括取信號(hào)的幅度、相位、實(shí)部、虛部，以及取對(duì)數(shù)、倒數(shù)、絕對(duì)值等基本函數(shù)，同時(shí)包含sin、asin、cos、acos、tan、atan、sinh、asinh、cosh、acosh、tanh、atanh等各類三角函數(shù)公式。此外，波形計(jì)算器還可以計(jì)算輸出信號(hào)帶寬，計(jì)算輸出波形的平均值、最大值、最小值，進(jìn)行微分和積分運(yùn)算等，這些函數(shù)對(duì)電路仿真結(jié)果的分析十分重要。芯片設(shè)計(jì)——CMOS模擬集成電路設(shè)計(jì)與仿真實(shí)例：基于CadenceIC617第73頁/共84頁2.1.5波形輸出顯示與計(jì)算波形計(jì)算器中的基本函數(shù)

芯片設(shè)計(jì)——CMOS模擬集成電路設(shè)計(jì)與仿真實(shí)例：基于CadenceIC617函數(shù)功能函數(shù)功能mag取信號(hào)幅度expexphase取信號(hào)相位10**X10xreal取實(shí)部X**2x2imag取虛部abs取絕對(duì)值In取自然對(duì)數(shù)int取整log10以10為底取對(duì)數(shù)1/x取倒數(shù)dB10對(duì)功率表達(dá)式取dB值sqrtx1/2dB20對(duì)電壓、電流取dB值第74頁/共84頁2.2實(shí)例分析：共源放大器本節(jié)以共源放大器為例，介紹如何采用ADE進(jìn)行模擬集成電路仿真。

在輸入“virtuoso&”運(yùn)行Cadence之前，應(yīng)確保相應(yīng)的配置文件和工藝庫文件放在CadenceIC的運(yùn)行目錄下。芯片設(shè)計(jì)——CMOS模擬集成電路設(shè)計(jì)與仿真實(shí)例：基于CadenceIC617第75頁/共84頁2.2實(shí)例分析：共源放大器１）在命令行輸入“virtuoso&”，運(yùn)行CadenceIC。２）建立設(shè)計(jì)庫。

選擇File→New→Library命令，彈出“NewLibrary”對(duì)話框，輸入“ADE_example”，在窗口中選擇“Attachtoanexistingtechnologylibrary”選項(xiàng)，彈出“AttachDesignLibrarytoTechnologyFile”對(duì)話框，在“TechnologyLibrary”選項(xiàng)的下拉菜單中選擇工藝庫“smic18mmrf”，點(diǎn)擊OK按鈕后即可在LibraryManager左側(cè)欄里看到新建的“ADE_example”庫。建立設(shè)計(jì)庫芯片設(shè)計(jì)——CMOS模擬集成電路設(shè)計(jì)與仿真實(shí)例：基于CadenceIC617第76頁/共84頁2.2實(shí)例分析：共源放大器３）建立電路

在CIW窗口選擇File→New→Cellview命令，彈出“Cellview”對(duì)話框，輸入“amp_cs”，點(diǎn)擊OK按鈕，此時(shí)原理圖設(shè)計(jì)窗口自動(dòng)打開。建立電路芯片設(shè)計(jì)——CMOS模擬集成電路設(shè)計(jì)與仿真實(shí)例：基于CadenceIC617第77頁/共84頁2.2實(shí)例分析：共源放大器４）添加器件

按下鍵盤“I”鍵，彈出“AddInstance”對(duì)話框，“Library”選擇“smic18mmrf”，從工藝庫中調(diào)用NMOS“n18”，更改參數(shù)，分配寬長比為2μm/180nm。點(diǎn)擊Hide或按下鍵盤“Enter”鍵，將NMOS放置在電路圖上。之后若想更改參數(shù)，可按下鍵盤“Ｑ”鍵，彈出屬性對(duì)話框?qū)ζ溥M(jìn)行更改。設(shè)置n18寬長比2μ/0.18μ芯片設(shè)計(jì)——CMOS模擬集成電路設(shè)計(jì)與仿真實(shí)例：基于CadenceIC617第78頁/共84頁2.2實(shí)例分析：共源放大器５）放置電阻和電容。

Cadence軟件包含analogLib、basic、ahdllib等庫文件。重復(fù)４），“Library”選擇“analogLib”，調(diào)用理想電阻“res”，在阻值“Resistance”填入20k，點(diǎn)擊“Hide”放置電阻。同樣的方法再分別放置10kΩ、5kΩ、1kΩ的電阻。再調(diào)用理想電容“cap”，在容值“Capacitance”處填入1μ，點(diǎn)擊“Hide”放置電容。設(shè)置電阻和電容芯片設(shè)計(jì)——CMOS模擬集成電路設(shè)計(jì)與仿真實(shí)例：基于CadenceIC617第79頁/共84頁2.2實(shí)例分析：共源放大器６）設(shè)置端口

按下鍵盤“P”鍵設(shè)置端口“VIN”“VDD”“GND”和“VOUT”，其中，前三者的“Direction”選擇“input”，“VOUT”的“Direction”選擇“output”。按下鍵盤“Ｗ”鍵繪制走線，建立共源放大電路。共源CS放大器電路芯片設(shè)計(jì)——CMOS模擬集成電路設(shè)計(jì)與仿真實(shí)例：基于CadenceIC617第80頁/共84頁2.2實(shí)例分析：共源放大器７）添加激勵(lì)。

在最上方的工具欄中點(diǎn)擊CheckandSave對(duì)電路進(jìn)行檢查和保存，選擇Launch→ADEL命令，彈出對(duì)話框，在工具欄中選擇Setup→Stimuli，為電路設(shè)置輸入激勵(lì)。

電源電壓“VDD”為dc類型，DCvoltage為1.8V。地“GND”為dc，DCvoltage為0。輸入“IN”為正弦信號(hào)sin，ACmagnitude為１，小信號(hào)幅度Amplitude為10m，頻率Frequency為1M。工具欄選擇Setup→ModelLibraries，設(shè)置工藝庫模型信息、工藝角。設(shè)置輸入激勵(lì)芯片設(shè)計(jì)——CMOS模擬集成電路設(shè)計(jì)與仿真實(shí)例：基于CadenceIC617設(shè)置工藝庫模型信息和工藝角第81頁/共84頁2.2實(shí)例分析：共源放大器８）設(shè)置仿真類型。

選擇Analyses→Choose命令，彈出對(duì)話框，選擇“tran”進(jìn)行瞬態(tài)仿真，在“StopTime”欄中輸入仿真時(shí)間10u，在“AccuracyDefaults”中選擇仿真最高準(zhǔn)確度“conservative”，點(diǎn)擊OK按鈕，完成設(shè)置?！皌ran”瞬態(tài)仿真設(shè)置芯片設(shè)計(jì)——CMOS模擬集成電路設(shè)計(jì)與仿真實(shí)例：基于CadenceIC617第82頁/共84頁2.2實(shí)例分析：共源放大器９）ADE設(shè)置

選擇Outputs→ToBePlotted→SelectOnSchematic命令，在電路圖上單擊輸入和輸出的連線，按下鍵盤“Esc”鍵，將其添加至“Outputs”欄中，這樣就將輸入“VIN”和輸出“VOUT”添加為自動(dòng)顯示，完成設(shè)置。ADE設(shè)置芯片設(shè)計(jì)——CMOS模擬集成電路設(shè)計(jì)與仿真實(shí)例：基于CadenceIC617第83頁/共84頁2.2實(shí)例分析：共源放大器10）進(jìn)行仿真

在ADEL中點(diǎn)擊右側(cè)的NetlistandRun命令，開始仿真。仿真結(jié)束后，自動(dòng)彈出仿真結(jié)果，可見輸出信號(hào)與輸入信號(hào)完全反向，且幅度比輸入信號(hào)大，說明電路正確。

這樣我們就完成了利用ADE進(jìn)行共源放大器仿真的基本流程。共源放大器瞬態(tài)特性仿真結(jié)果芯片設(shè)計(jì)——CMOS模擬集成電路設(shè)計(jì)與仿真實(shí)例：基于CadenceIC617第84頁/共84頁第3章ADE仿真基礎(chǔ)與范例芯片設(shè)計(jì)——CMOS模擬集成電路設(shè)計(jì)與仿真實(shí)例：基于CadenceIC617第85頁/共80頁第3章ADE仿真基礎(chǔ)與范例3.1直流仿真

3.2交流仿真3.3瞬態(tài)仿真3.4噪聲仿真3.5Ｓ參數(shù)仿真3.6參數(shù)掃描3.7蒙特卡洛仿真3.8本章小結(jié)第86頁/共80頁芯片設(shè)計(jì)——CMOS模擬集成電路設(shè)計(jì)與仿真實(shí)例：基于CadenceIC6173.1直流仿真直流分析是電路仿真和分析的基礎(chǔ)，用于確定直流工作點(diǎn)或直流傳輸曲線。在直流仿真中，可以進(jìn)行單點(diǎn)仿真，也可以通過指定參數(shù)和掃描范圍生成傳輸曲線，掃描的參數(shù)可以是溫度、器件參數(shù)、網(wǎng)表參數(shù)、電路參數(shù)等。第87頁/共80頁芯片設(shè)計(jì)——CMOS模擬集成電路設(shè)計(jì)與仿真實(shí)例：基于CadenceIC6173.1.1直流仿真基本設(shè)置對(duì)于直流工作點(diǎn)的分析，仿真器計(jì)算每個(gè)節(jié)點(diǎn)電壓、每條支路電流，各PN節(jié)、晶體管的直流參數(shù)等；對(duì)于直流特性掃描，仿真器可以掃描和模擬多個(gè)參數(shù)：掃描電路溫度參數(shù)：根據(jù)電路實(shí)際應(yīng)用場景，設(shè)計(jì)者可以確定電路工作的溫度范圍，并對(duì)相應(yīng)溫度范圍的電路進(jìn)行仿真，得到直流工作點(diǎn)隨溫度變化的情況。掃描設(shè)計(jì)變量：設(shè)計(jì)者在電路設(shè)計(jì)中，為便于電路修改和仿真，有時(shí)會(huì)將一些電路參數(shù)首先設(shè)置為變量，例如：將電路的偏置電壓設(shè)置為變量進(jìn)行參數(shù)掃描，得到在不同偏置電壓下電路的工作狀態(tài)。

第88頁/共80頁芯片設(shè)計(jì)——CMOS模擬集成電路設(shè)計(jì)與仿真實(shí)例：基于CadenceIC6173.1.1直流仿真基本設(shè)置掃描器件參數(shù)：與掃描設(shè)計(jì)變量類似，有時(shí)會(huì)將電路中器件的參數(shù)，例如：晶體管的長和寬，電阻值、電感值和電容值等設(shè)置為變量進(jìn)行掃描，得到在器件參數(shù)下電路的工作情況。掃描工藝庫模型文件中的參數(shù)：通常在設(shè)計(jì)過程中，工藝庫文件都由晶圓廠提供標(biāo)準(zhǔn)模型，所以一般不使用這項(xiàng)掃描功能。第89頁/共80頁芯片設(shè)計(jì)——CMOS模擬集成電路設(shè)計(jì)與仿真實(shí)例：基于CadenceIC6173.1.1直流仿真基本設(shè)置打開ADE窗口，選擇[Analyses]→[Choose…]，在彈出的對(duì)話框中選中“dc”選項(xiàng)，如圖3.1所示，此時(shí)窗口中選擇對(duì)電路溫度進(jìn)行掃描。為觀察直流仿真結(jié)果，需要選中“SaveDCOperatingPoint”以保存電路的直流工作點(diǎn)信息。如果需要對(duì)參數(shù)進(jìn)行掃描，還需要選中“SweepVariable”中的子選項(xiàng)。第90頁/共80頁芯片設(shè)計(jì)——CMOS模擬集成電路設(shè)計(jì)與仿真實(shí)例：基于CadenceIC617圖3.1模擬電路原理圖實(shí)例3.1.2實(shí)例分析本節(jié)以一個(gè)電阻為負(fù)載的共源放大器為例進(jìn)行直流分析，分別進(jìn)行直流工作點(diǎn)和直流特性掃描仿真，介紹直流分析的仿真流程。第91頁/共80頁芯片設(shè)計(jì)——CMOS模擬集成電路設(shè)計(jì)與仿真實(shí)例：基于CadenceIC617選擇[File]→[New]→[Library]，彈出“NewLibrary”對(duì)話框，輸入“ADE_example”建立設(shè)計(jì)庫，如圖3.2所示。圖3.2建立設(shè)計(jì)庫芯片設(shè)計(jì)——CMOS模擬集成電路設(shè)計(jì)與仿真實(shí)例：基于CadenceIC617第92頁/共80頁3.1.2實(shí)例分析點(diǎn)擊[OK]后，在圖3.3所示的“TechnologyFileforNewLibrary”窗口中選擇“Attachtoanexistingtechnologylibrary”選項(xiàng)圖3.3選擇關(guān)聯(lián)的工藝庫文件芯片設(shè)計(jì)——CMOS模擬集成電路設(shè)計(jì)與仿真實(shí)例：基于CadenceIC617第93頁/共80頁3.1.2實(shí)例分析彈出“AttachDesignLibrarytoTechnologyFile”對(duì)話框，如圖3.4所示，在“TechnologyLibrary”選項(xiàng)的下拉菜單中選擇已經(jīng)存放于CadenceIC啟動(dòng)目錄下的工藝庫“smic18mmrf”，將設(shè)計(jì)庫關(guān)聯(lián)至SMIC18工藝庫文件圖3.4將設(shè)計(jì)庫關(guān)聯(lián)至SMIC18工藝庫文件芯片設(shè)計(jì)——CMOS模擬集成電路設(shè)計(jì)與仿真實(shí)例：基于CadenceIC617第94頁/共80頁3.1.2實(shí)例分析將設(shè)計(jì)庫關(guān)聯(lián)至SMIC18工藝庫文件，點(diǎn)擊“OK”后即可在LibraryManager左側(cè)欄里看到新建的“ADE_example”庫。圖3.5建立共源放大器電路芯片設(shè)計(jì)——CMOS模擬集成電路設(shè)計(jì)與仿真實(shí)例：基于CadenceIC617第95頁/共80頁3.1.2實(shí)例分析如圖3.6所示，完成共源放大器電路的建立。圖3.6共源放大器電路原理圖芯片設(shè)計(jì)——CMOS模擬集成電路設(shè)計(jì)與仿真實(shí)例：基于CadenceIC617第96頁/共80頁3.1.2實(shí)例分析直流工作點(diǎn)仿真（1）添加激勵(lì)。在上方的工具欄中點(diǎn)擊[CheckandSave]對(duì)電路進(jìn)行檢查和保存，再選擇[Launch]→[ADEL]，彈出ADEL對(duì)話框，在工具欄中選擇[Setup]→[Stimuli]。并如圖3.7所示設(shè)置直流仿真激勵(lì)。圖3.7直流仿真激勵(lì)設(shè)置芯片設(shè)計(jì)——CMOS模擬集成電路設(shè)計(jì)與仿真實(shí)例：基于CadenceIC617第97頁/共80頁直流工作點(diǎn)仿真（2）在工具欄中選擇[Setup]→[ModelLibrarise]，彈出“ModelLibrarySetup”對(duì)話框，如圖3.8所示，設(shè)置工藝庫模型信息和工藝角。在該對(duì)話框中可以通過“Browse..”按鍵選擇已存在路徑下的工藝庫文件，之后在“Section（opt.）”欄中輸入工藝角，然后單擊“Add”完成添加。圖3.8設(shè)置工藝庫模型信息和工藝角芯片設(shè)計(jì)——CMOS模擬集成電路設(shè)計(jì)與仿真實(shí)例：基于CadenceIC617第98頁/共80頁直流工作點(diǎn)仿真（3）在ADE窗口中選擇[Analyses]→[Choose…]，彈出對(duì)話框，從對(duì)話框中選中“dc”選項(xiàng)，選擇“SaveDCOperatingPoint”，如圖3.9所示，單擊[O