1 集成電路設(shè)計(jì)概述

1第一章集成電路設(shè)計(jì)概述1.1集成電路的發(fā)展1.2集成電路設(shè)計(jì)流程及設(shè)計(jì)環(huán)境1.3集成電路制造途徑1.4集成電路設(shè)計(jì)知識(shí)范圍21.1947年12月16日,美國(guó)貝爾實(shí)驗(yàn)室(Bell-Lab)WilliamShockley領(lǐng)導(dǎo)的研究小組發(fā)現(xiàn)了晶體管效應(yīng)。2.1948年6月向全世界公布。3.1956年，W.Shockley等人因此獲得諾貝爾物理獎(jiǎng),“fortheirresearchesonsemiconductorsandtheirdiscoveryofthetransistoreffect”圖1.1最原始的點(diǎn)接觸式晶體管1.1集成電路的發(fā)展圖1.1最原始的點(diǎn)觸式晶體管3硅時(shí)代的飛躍—集成電路的誕生Fig1.2JackKilby’sfirstIntegratedCircuits(IC)oftheworld圖1.2JackKilby發(fā)明的世界上第一塊集成電路4圖1.5一個(gè)12英寸(300mm)晶圓與人臉大小的對(duì)比關(guān)心工藝線5摩爾定律(Moore’sLaw)Moore'slaw:thenumberofcomponentsperICdoublesevery18months.6認(rèn)識(shí)晶圓和集成電路7裸片8封裝，成品9應(yīng)用10集成電路技術(shù)發(fā)展趨勢(shì)1）特征尺寸：微米

亞微米

深亞微米納米，目前集成電路已經(jīng)實(shí)現(xiàn)特征尺寸2007年的65nm、2010年的45nm、2013年的32nm和預(yù)計(jì)2016年22nm的量產(chǎn)；2）晶圓的尺寸增加,當(dāng)前的主流晶圓的尺寸已經(jīng)從8英寸邁向12英寸；3）集成電路的規(guī)模不斷提高,CPU(P-IV)已超過(guò)4000萬(wàn)晶體管,第四代酷睿ICPU,晶體管數(shù)量在14.8億；4）集成電路的速度不斷提高,人們已經(jīng)用65nmCMOS工藝做出了40Gbit/s的高速數(shù)字電路和60GHz的射頻電路；11集成電路技術(shù)發(fā)展趨勢(shì)5）集成電路復(fù)雜度不斷增加，系統(tǒng)芯片或稱(chēng)芯片系統(tǒng)SoC(System-on-Chip)成為開(kāi)發(fā)目標(biāo)；6)模擬數(shù)字混合集成向電路設(shè)計(jì)工程師提出挑戰(zhàn)；7）設(shè)計(jì)可行性與可靠性將得到提高；8）電路設(shè)計(jì)、工藝制造、封裝的分立運(yùn)行為發(fā)展無(wú)生產(chǎn)線（Fabless）和無(wú)芯片（Chipless）集成電路設(shè)計(jì)提供了條件，為微電子領(lǐng)域發(fā)展知識(shí)經(jīng)濟(jì)提供了條件。121.1集成電路的發(fā)展1.2集成電路設(shè)計(jì)流程

1.3集成電路制造途徑1.4集成電路設(shè)計(jì)知識(shí)范圍第一章

集成電路設(shè)計(jì)概述131.集成電路發(fā)展的前三十年中，設(shè)計(jì)、制造和封裝都是集中在半導(dǎo)體生產(chǎn)廠家內(nèi)進(jìn)行的，稱(chēng)之為一體化制造(IDM，IntegratedDeviceManufacture)的集成電路實(shí)現(xiàn)模式。2.近十年以來(lái)，電路設(shè)計(jì)、工藝制造和封裝開(kāi)始分立運(yùn)行，這為發(fā)展無(wú)生產(chǎn)線（Fabless）集成電路設(shè)計(jì)提供了條件，為微電子領(lǐng)域發(fā)展知識(shí)經(jīng)濟(jì)提供了條件。IDM與Fabless集成電路實(shí)現(xiàn)

1.代工單位將經(jīng)過(guò)前期開(kāi)發(fā)確定的一套工藝設(shè)計(jì)文件PDK（ProcessDesignKits）傳送給設(shè)計(jì)單位，這是一次信息流過(guò)程。PDK文件包括工藝電路模擬用的器件SPICE參數(shù)、版圖設(shè)計(jì)用的層次定義、設(shè)計(jì)規(guī)則、晶體管/電阻/電容等元件/通孔（Via）/焊盤(pán)等基本結(jié)構(gòu)的版圖、與設(shè)計(jì)工具關(guān)聯(lián)的設(shè)計(jì)規(guī)則檢查DRC（DesignRuleCheck）、參數(shù)提?。‥XTraction）和版圖電路圖對(duì)照LVS（LayoutVsSchematic）用的文件。14集成電路的設(shè)計(jì)流程2.設(shè)計(jì)單位根據(jù)研究項(xiàng)目提出的技術(shù)指標(biāo)，在自己掌握的電路和系統(tǒng)知識(shí)基礎(chǔ)上，利用PDK提供的工藝數(shù)據(jù)和CAD/EDA工具，進(jìn)行電路設(shè)計(jì)、電路仿真和優(yōu)化、版圖設(shè)計(jì)、設(shè)計(jì)規(guī)則檢查DRC、參數(shù)提取和版圖電路圖對(duì)照LVS，最終生成以GDS-II格式保存的版圖文件，傳送給代工單位。15集成電路的設(shè)計(jì)流程3.代工單位根據(jù)設(shè)計(jì)單位提供的GDS-II格式的版圖數(shù)據(jù)，首先制作掩模（Mask），將版圖數(shù)據(jù)定義的圖形固化到由鉻板等材料制成的一套掩模上。一張掩模對(duì)應(yīng)于版圖設(shè)計(jì)中的一層圖形，同時(shí)也對(duì)應(yīng)于芯片制作中的一道或多道工藝。

正是在一張張掩模的參與下，工藝工程師完成芯片的流水式加工，將版圖數(shù)據(jù)定義的圖形最終有序地固化到芯片上。這一過(guò)程通常簡(jiǎn)稱(chēng)為“流片”。16集成電路的設(shè)計(jì)流程17無(wú)生產(chǎn)線與代工的關(guān)系LayoutChipProcessDesignkitsInternetFoundryFablessChip181.1集成電路的發(fā)展1.2集成電路設(shè)計(jì)流程1.3集成電路制造途徑1.4集成電路設(shè)計(jì)知識(shí)范圍第一章

集成電路設(shè)計(jì)概述19國(guó)內(nèi)可用Foundry廠家1.華晶和上華2.華虹NEC3.上海貝嶺4.中芯國(guó)際5.蘇州聯(lián)華(UMC)6……20表1境外可用Foundry工藝廠家Peregrine(SOI/SOS)Vitesse(GaAs/InP)IBM/Jazz(SiGe)OMMIC(GaAs)Win(穩(wěn)懋)(GaAs)Agilent(CMOS)AMS(CMOS/BiCMOS)UMC(聯(lián)華)(CMOS/BiCMOS)OrbitSTM(CMOS/BiCMOS)Dongbu(東部)Chartered(特許)(CMOS/BiCMOS)TSMC(臺(tái)積電)(CMOS/BiCMOS)美國(guó)歐洲韓國(guó)新加坡臺(tái)灣21芯片工程與多項(xiàng)目晶圓計(jì)劃

多項(xiàng)目晶圓MPW（Multi-ProjectWafer）技術(shù)是集成電路研發(fā)機(jī)構(gòu)為降低芯片開(kāi)發(fā)成本而引入的芯片制造技術(shù)。MPW技術(shù)把幾到幾十種工藝上兼容的單個(gè)芯片拼裝到一個(gè)宏芯片（Macro-Chip）上，然后以步進(jìn)的方式排列到一到多個(gè)晶圓上。這樣可使昂貴的制版和硅片加工費(fèi)用由幾十種芯片分擔(dān)。SingleIC

Macro-ICWafer22多項(xiàng)目晶圓技術(shù)Chip1Chip1Chip6Chip2Chip5Chip4Chip3$30000$30000<$5000如果同時(shí)加工6種芯片，則每種芯片的制造費(fèi)用就可以根據(jù)面積分?jǐn)?，可以減少到單獨(dú)制造時(shí)的1/6，從而極大地降低芯片制造成本。

231.1集成電路的發(fā)展1.2集成電路設(shè)計(jì)流程及設(shè)計(jì)環(huán)境1.3集成電路制造途徑1.4集成電路設(shè)計(jì)知識(shí)范圍24集成電路設(shè)計(jì)知識(shí)范圍系統(tǒng)知識(shí)計(jì)算機(jī)/通信/信息/控制等學(xué)科電路知識(shí)模擬/數(shù)字/模數(shù)混合/RFIC/MMIC工具知識(shí)

隨著設(shè)計(jì)自動(dòng)化程度的提高，出現(xiàn)了如Cadence、Synopsis和MentorGraphics等開(kāi)發(fā)電子設(shè)計(jì)自動(dòng)化（EDA）軟件的專(zhuān)業(yè)公司。從功能驗(yàn)證、邏輯分析和綜合、電路分析到版圖設(shè)計(jì)都有多家公司提供的多種類(lèi)型軟件工具的支持。2526在邏輯電路級(jí)從事設(shè)計(jì)的工程師就需要掌握VHDL或VerilogHDL等硬件描述語(yǔ)言及相應(yīng)的分析和綜合工具；在晶體管級(jí)從事電路設(shè)計(jì)的工程師就需要掌握SPICE或類(lèi)似的電路分析工具；設(shè)計(jì)版圖時(shí)則需要掌握版圖設(shè)