8-4-1-1 匹配設(shè)計(jì)1-隨機(jī)失配

1第8章

集成電路版圖設(shè)計(jì)與工具2第8章

集成電路版圖設(shè)計(jì)與工具

8.1 工藝流程的定義8.2版圖幾何設(shè)計(jì)規(guī)則8.3

版圖圖元8.4版圖設(shè)計(jì)準(zhǔn)則8.5電學(xué)設(shè)計(jì)規(guī)則與布線8.6 基于Cadence平臺(tái)的全定制IC設(shè)計(jì)8.7 芯片的版圖布局8.8 版圖設(shè)計(jì)的注意事項(xiàng)38.4版圖設(shè)計(jì)準(zhǔn)則

(‘Rule’forperformance)8.4.1匹配設(shè)計(jì)8.4.2抗干擾設(shè)計(jì)8.4.3寄生優(yōu)化設(shè)計(jì)8.4.4可靠性設(shè)計(jì)48.4.1匹配設(shè)計(jì)在集成電路中，集成元件的絕對(duì)精度較低，如電阻和電容，誤差可達(dá)±20%~30%由于芯片面積很小，其經(jīng)歷的加工條件幾乎相同，故同一芯片上的集成元件可以達(dá)到比較高的匹配精度，如1%，甚至0.1%模擬集成電路的精度和性能通常取決于元件匹配精度5匹配設(shè)計(jì)失配：測(cè)量所得的元件值之比與設(shè)計(jì)的元件值之比的偏差歸一化的失配定義：設(shè)X1,X2為元件的設(shè)計(jì)值，x1,x2為其實(shí)測(cè)值，則失配δ為：6匹配設(shè)計(jì)失配δ可視為高斯隨機(jī)變量若有N個(gè)測(cè)試樣本δ1,δ2,…,δN，則δ的均值為：方差為：7匹配設(shè)計(jì)均值mδ為系統(tǒng)失配方差sδ為隨機(jī)失配失配的分布：3δ失配：|mδ|+3sδ概率99.7%8匹配設(shè)計(jì)失配的原因隨機(jī)失配：尺寸、摻雜、氧化層厚度等影響元件值的參量的微觀波動(dòng)(fluctuation)隨機(jī)失配可通過(guò)選擇合適的元件值和尺寸來(lái)減小系統(tǒng)失配：工藝偏差，接觸孔電阻，擴(kuò)散區(qū)相互影響，機(jī)械壓力，溫度梯度等系統(tǒng)失配可通過(guò)版圖設(shè)計(jì)技術(shù)來(lái)降低9匹配設(shè)計(jì)(1)－隨機(jī)失配隨機(jī)統(tǒng)計(jì)波動(dòng)(Fluctuations)周圍波動(dòng)(peripheralfluctuations)發(fā)生在元件的邊沿失配隨周長(zhǎng)的增大而減小區(qū)域波動(dòng)(arealfluctuations)發(fā)生在元件所覆蓋的區(qū)域失配隨面積的增大而減小10電容隨機(jī)失配兩個(gè)大小均為C的電容的失配：Kp和ka分別為周圍波動(dòng)和區(qū)域波動(dòng)的貢獻(xiàn)，均是常量一般地，電容失配與面積的平方根成反比，即容量為原來(lái)2倍，失配減小約30%不同大小電容匹配時(shí)，匹配精度由小電容決定11電阻隨機(jī)失配兩個(gè)阻值為R、寬度為W的電阻的失配：Kp和ka分別為周圍波動(dòng)和區(qū)域波動(dòng)的貢獻(xiàn)，均是常量一般地，電阻失配與寬度成反比，即寬度為原來(lái)2倍，失配為原來(lái)的一半不同阻值的電阻，可通過(guò)調(diào)整寬度來(lái)達(dá)到相同的匹配精度12晶體管匹配晶體管匹配：主要關(guān)心元件之間柵源電壓（差分對(duì)）和漏極電流（電流鏡）的偏差柵源電壓失配為：漏極電流失配為：ΔVt,Δk為元件間的閾值電壓和跨導(dǎo)之差，Vgs1為第1個(gè)元件的有效柵電壓，k1,k2為兩個(gè)元件的跨導(dǎo)對(duì)于電壓匹配，希望Vgs1小一些(>0.1V)，但對(duì)電流匹配，則希望Vgs1大一些(>0.3V)13晶體管隨機(jī)失配在良好的版圖設(shè)計(jì)條件下閾值電壓跨導(dǎo)均與柵面積的