12.4-6 高速芯片封裝、微組裝與數(shù)字集成電路測(cè)試

1第12章集成電路測(cè)試和封裝12.1集成電路在芯片測(cè)試技術(shù)12.2集成電路封裝形式與工藝流程12.3芯片鍵合12.4高速芯片封裝12.5混合集成與微組裝技術(shù)12.6數(shù)字集成電路測(cè)試方法212.4高速芯片封裝（a）（b）圖12.12（a）一個(gè)高速電路測(cè)試用PCB的版圖（b）整個(gè)測(cè)試盒的實(shí)物照片

芯片通過(guò)開(kāi)孔粘接到黃銅襯底板上，芯片采用常用的鍵合方式與介質(zhì)上的金屬連接，高速信號(hào)通過(guò)50

的微帶線與SMA接頭連接。312.5混合集成與微組裝技術(shù)混合集成是將用不同襯底材料(硅、砷化鎵、鈮酸鋰等)集成電路與分立元件以最緊湊的方式安裝在另一種介質(zhì)襯底板(陶瓷、聚乙烯等)上并封裝成一個(gè)模塊。微組裝技術(shù)是20世紀(jì)90年代以來(lái)在半導(dǎo)體集成電路技術(shù)、混合集成電路技術(shù)和表面貼裝技術(shù)的基礎(chǔ)上發(fā)展起來(lái)的新一代電子組裝技術(shù)。4圖12.13一個(gè)MCM的實(shí)物照片多芯片組件MCM（Multi-Chip-Module）是當(dāng)前微組裝技術(shù)的代表技術(shù)。MCM技術(shù)將多個(gè)裸片形式的集成電路芯片和其他片式元器件組裝在一塊多層互連基板上，然后封裝在一個(gè)外殼內(nèi)，組成一個(gè)具有設(shè)計(jì)復(fù)雜功能的電路模塊。512.6數(shù)字集成電路測(cè)試方法12.6.1可測(cè)試性的重要性12.6.2測(cè)試基礎(chǔ)12.6.3可測(cè)試性設(shè)計(jì)12.6.1可測(cè)試性的重要性

可測(cè)試性的3個(gè)重要方面是測(cè)試生成、測(cè)試驗(yàn)證和測(cè)試設(shè)計(jì)。

測(cè)試生成是指產(chǎn)生驗(yàn)證電路的測(cè)試碼，又稱(chēng)為測(cè)試矢量。

測(cè)試驗(yàn)證是指一個(gè)給定測(cè)試集合的有效性測(cè)度，通常是通過(guò)故障模擬來(lái)估算的。

測(cè)試設(shè)計(jì)的目的是為了提高前兩種工作的效率，也就是說(shuō)，通過(guò)在邏輯和電路設(shè)計(jì)階段考慮測(cè)試效率問(wèn)題，加入適當(dāng)?shù)母郊舆壿嫽螂娐芬蕴岣邔?lái)芯片的測(cè)試效率。6數(shù)字集成電路芯片的測(cè)試分為兩種基本形式：完全測(cè)試和功能測(cè)試。

完全測(cè)試就是對(duì)芯片進(jìn)行全部狀態(tài)和功能的測(cè)試，要考慮集成電路所有的可能狀態(tài)和功能。功能測(cè)試就是只對(duì)在集成電路設(shè)計(jì)之初所要求的運(yùn)算功能或邏輯功能是否正確進(jìn)行測(cè)試。712.6.2測(cè)試基礎(chǔ)

測(cè)試矢量就是針對(duì)這些故障模型而產(chǎn)生的一組測(cè)試信號(hào)。對(duì)每一個(gè)測(cè)試矢量，它包括了測(cè)試輸入和應(yīng)有的測(cè)試輸出。在測(cè)試技術(shù)中要解決的問(wèn)題主要有：故障模型的提取、測(cè)試矢量的生成技術(shù)、電路的可測(cè)試結(jié)構(gòu)設(shè)計(jì)方法，以及其他輔助測(cè)試技術(shù)。812.6.3可測(cè)試性設(shè)計(jì)

分塊測(cè)試：將電路分塊，以減小測(cè)試的難度。

可測(cè)試性的改善設(shè)計(jì)

對(duì)設(shè)計(jì)完成的系統(tǒng)做可測(cè)試性分析，確定有哪些節(jié)點(diǎn)的測(cè)試比較困難或不可測(cè)，在分析的基礎(chǔ)上決定改善可測(cè)試性的方案。

內(nèi)建自測(cè)試技術(shù)

內(nèi)建自測(cè)試技術(shù)就是在電路系統(tǒng)內(nèi)部設(shè)計(jì)一些附加的自動(dòng)測(cè)試電路，與電路系統(tǒng)本身集成在同一塊芯片上。

掃描測(cè)試技術(shù)利用串行移位寄存器和多路轉(zhuǎn)換器控制任何需要控制的節(jié)點(diǎn)，并讀出