集成電路設(shè)計(jì)(第4版)試卷及答案 卷7_第1頁
集成電路設(shè)計(jì)(第4版)試卷及答案 卷7_第2頁
集成電路設(shè)計(jì)(第4版)試卷及答案 卷7_第3頁
全文預(yù)覽已結(jié)束

下載本文檔

版權(quán)說明:本文檔由用戶提供并上傳,收益歸屬內(nèi)容提供方,若內(nèi)容存在侵權(quán),請(qǐng)進(jìn)行舉報(bào)或認(rèn)領(lǐng)

文檔簡介

PAGE1共5頁第2頁學(xué)號(hào)姓名學(xué)號(hào)姓名密封線一、名詞解釋:PVT分析MCM(10分)PVT分析:包括工藝角(Process)分析、電壓(Voltage)分析和溫度(Temperature)分析,分析工藝,電壓和溫度的波動(dòng)對(duì)電路性能的影響。MCM:MCM(Multi-Chip-Module)多芯片組件即是當(dāng)前微組裝技術(shù)的代表技術(shù)。MCM技術(shù)將多個(gè)裸片形式的集成電路芯片和其他片式元器件組裝在一塊多層互連基板上,然后,封裝在一個(gè)外殼內(nèi),組成一個(gè)具有設(shè)計(jì)復(fù)雜功能的電路模塊。二、簡述集成電路版圖設(shè)計(jì)中,進(jìn)行抗干擾設(shè)計(jì)有哪些方法。(10分)數(shù)?;旌想娐返陌鎴D中,解決信號(hào)干擾問題有多種措施:首先,可以將模擬和數(shù)字電源地的分離;其次,模擬電路和數(shù)字電路、模擬總線和數(shù)字總線應(yīng)盡量分開而不交叉混合;再次,根據(jù)各模擬單元的重要程度,決定其與數(shù)字部分的間距的大小次序。對(duì)敏感信號(hào)進(jìn)行屏蔽,形成金屬屏蔽空間;在敏感電路周圍做一個(gè)接地的保護(hù)環(huán)等。加濾波電容:電源線上和版圖空余地方可填加MOS電容進(jìn)行電源濾波,對(duì)模擬電路中的偏置電壓和參考電壓加多晶電容進(jìn)行濾波。三、列出CMOS存儲(chǔ)器的分類。(15分)半導(dǎo)體存儲(chǔ)器按數(shù)據(jù)存取方式的不同可分為隨機(jī)存儲(chǔ)器(RAM)和只讀存儲(chǔ)器(ROM).基于單個(gè)數(shù)據(jù)存儲(chǔ)單元的工作原理,RAM主要分為兩大類:動(dòng)態(tài)存儲(chǔ)器(DRAM)和靜態(tài)存儲(chǔ)器(SRAM)。而在ROM中根據(jù)數(shù)據(jù)存儲(chǔ)(寫入數(shù)據(jù))方式的不同,可分為掩膜ROM和可編ROM(PROM)。可編程ROM又可進(jìn)一步分為熔絲型ROM、可擦除PROM(EPROM)、電可擦除PROM(EEPROM)和閃存(Flash),下圖概括了存儲(chǔ)器的分類。四、運(yùn)算放大器有哪些特點(diǎn)和性能指標(biāo)?畫出兩級(jí)運(yùn)算放大器的電路圖。(15分)運(yùn)算放大器是高增益的差動(dòng)放大器,通常工作在閉環(huán)狀態(tài)。其性能指標(biāo)有:增益、小信號(hào)帶寬、大信號(hào)帶寬、輸出擺幅、線性度、噪聲與失調(diào)、電源抑制兩級(jí)運(yùn)放五、寫出下述電路的SPICE語言描述(L=1um,W>1um),其中I1的波形如圖所示,I2比I1延時(shí)3ns。對(duì)電路執(zhí)行瞬態(tài)分析,寫出輸出結(jié)果的語句。(15分).libe:\tecs\LIBRARY\TSMC025.LIBTYPICAL15分vsourcevddvss3.3Vvssvss00XMP1FI1vddvddcmospL=1UW=5UXMP2FI2vddvddcmospL=1UW=5UXMN3FI1XvsscmosnL=1UW=2UXMN4XI2vssvsscmosnL=1UW=2Uvd1I101.5pulse(0.52.51ns2ns2ns4ns12ns)vd2I201.5pulse(0.52.54ns2ns2ns4ns12ns).op.TRAN0.01N8N8分.PLOTvd1vd2V(F).END六、列舉出至少三種你所知道的做DRC、LVS的工具名稱。(10分)Diva,Dracula,Assura,Calibre等每個(gè)3分七、如下圖所示為一電阻的示意圖。已知該電阻的方塊電阻值為200Ω/Square,每個(gè)接觸孔電阻75Ω,L=100u,W=10u。請(qǐng)估算該電阻值大小。(10分)R=200*L/W+75*2/3=2050八、芯片進(jìn)行互連線版圖設(shè)計(jì)時(shí),要注意哪些問題?(15分)①通常,為了減少信號(hào)或電源引起的損耗,以及為了減少芯片面積,大多數(shù)連線應(yīng)該盡量短。②為了提高集成度,在傳輸電流非常微弱時(shí),大多數(shù)互連線應(yīng)以制造工藝提供的最小寬度來布線。③在連接線要傳輸大電流時(shí),應(yīng)估計(jì)其電流容量并保留足夠的裕量。④制造工藝提供的多層金屬能有效地提高集成度。⑤在微波和毫米波范圍內(nèi),應(yīng)注意互連線的趨膚效應(yīng)和寄生參數(shù)。如果可能,為了更易建模和分析,可使用傳輸線結(jié)構(gòu)。⑥在某些情況下,可有目的地利用互連線的寄生效應(yīng)。例如,傳導(dǎo)電阻可用來實(shí)現(xiàn)低值電阻。兩條或共面或上下平行互連線間的電容可用做微波或毫米波信號(hào)的旁路電容。CMOS工藝發(fā)展到深亞微米階段后

溫馨提示

  • 1. 本站所有資源如無特殊說明,都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請(qǐng)下載最新的WinRAR軟件解壓。
  • 2. 本站的文檔不包含任何第三方提供的附件圖紙等,如果需要附件,請(qǐng)聯(lián)系上傳者。文件的所有權(quán)益歸上傳用戶所有。
  • 3. 本站RAR壓縮包中若帶圖紙,網(wǎng)頁內(nèi)容里面會(huì)有圖紙預(yù)覽,若沒有圖紙預(yù)覽就沒有圖紙。
  • 4. 未經(jīng)權(quán)益所有人同意不得將文件中的內(nèi)容挪作商業(yè)或盈利用途。
  • 5. 人人文庫網(wǎng)僅提供信息存儲(chǔ)空間,僅對(duì)用戶上傳內(nèi)容的表現(xiàn)方式做保護(hù)處理,對(duì)用戶上傳分享的文檔內(nèi)容本身不做任何修改或編輯,并不能對(duì)任何下載內(nèi)容負(fù)責(zé)。
  • 6. 下載文件中如有侵權(quán)或不適當(dāng)內(nèi)容,請(qǐng)與我們聯(lián)系,我們立即糾正。
  • 7. 本站不保證下載資源的準(zhǔn)確性、安全性和完整性, 同時(shí)也不承擔(dān)用戶因使用這些下載資源對(duì)自己和他人造成任何形式的傷害或損失。

最新文檔

評(píng)論

0/150

提交評(píng)論