數(shù)字電子技術(shù)基礎(chǔ)：半導(dǎo)體存儲(chǔ)器與可編程邏輯器件

8.1

概述半導(dǎo)體存儲(chǔ)器具有集成度高、功耗小、存取速度快等優(yōu)點(diǎn)。在數(shù)字系統(tǒng)和電子計(jì)算機(jī)工作過程中，有大量的數(shù)據(jù)需要存儲(chǔ)。半導(dǎo)體存儲(chǔ)器就是一種能夠存放大量數(shù)據(jù)的集成電路。半導(dǎo)體存儲(chǔ)器是各種數(shù)字系統(tǒng)和計(jì)算機(jī)中不可缺少的組成部分。半導(dǎo)體存儲(chǔ)器的分類：隨機(jī)存儲(chǔ)器（RandomAccessMemory簡稱RAM)只讀存儲(chǔ)器（Read-onlyMemory簡稱ROM)1.隨機(jī)存儲(chǔ)器（RAM)RAM:既能讀出、寫入數(shù)據(jù),斷電后數(shù)據(jù)不能保存。RAM按照存儲(chǔ)單元的結(jié)構(gòu)類型分：(1)靜態(tài)RAM（StaticRAM，簡稱SRAM）SRAM的特點(diǎn)：存儲(chǔ)單元結(jié)構(gòu)較復(fù)雜，集成度較低，但讀寫速度快。(2)動(dòng)態(tài)RAM（DynamicRAM,簡稱DRAM）DRAM的特點(diǎn)：

存儲(chǔ)單元結(jié)構(gòu)簡單，集成度高，價(jià)格便宜，廣泛地用于計(jì)算機(jī)中。高速緩沖存儲(chǔ)是SRAM的主要應(yīng)用領(lǐng)域，一般要求存取時(shí)間小于30ns。1999年已開發(fā)出存取時(shí)間僅為0.55ns的超高速緩存SRAM。目前，DRAM向大容量、高集成度和高速專用化發(fā)展。國外2000年首次開發(fā)出了512MDRAM，2001年底開發(fā)了1GDRAM。近幾年高速DRAM發(fā)展迅速，已從過去的擴(kuò)展數(shù)據(jù)輸出DRAM(EDODRAM)向同步DRAM(SDRAM)轉(zhuǎn)移。2.只讀存儲(chǔ)器（ROM)

一般存入固定的數(shù)據(jù)，工作時(shí)只需讀出所存的數(shù)據(jù)，ROM中存儲(chǔ)的數(shù)據(jù)即使斷電也不會(huì)丟失。按照ROM數(shù)據(jù)寫入的方式，可分為：(1)掩膜ROM掩膜ROM存儲(chǔ)的數(shù)據(jù)是在集成電路廠確定的，用戶無法更改。PROM中的數(shù)據(jù)由用戶自己寫入，但只能寫一次，寫后就無法改變。(2)可編程ROM(ProgrammableROM簡稱PROM)(3)可擦除PROM（ErasablePROM簡稱EPROM)PROM中寫入中的數(shù)據(jù)可用紫外線擦除，用戶可以多次改寫其中存儲(chǔ)的數(shù)據(jù)。(4)電可擦除EPROM（ElectricallyEPROM簡稱E2PROM)E2PROM用電可擦除存入的數(shù)據(jù)，使用起來更加方便。3.可編程邏輯器件(ProgrammableLogicalDevice，簡稱

PLD)PLD是一種半定制器件，可以由編程來確定其邏輯功能。在設(shè)計(jì)和制作電子系統(tǒng)中使用PLD，可以獲得較大的靈活性和較短的研制周期。

a.只讀存儲(chǔ)器(1)低密度PLDb.可編程邏輯陣列(ProgrammableLogicArray,簡稱

PLA)由可編程的與和或陣列組成，可以實(shí)現(xiàn)任意邏輯函數(shù)。

ROM是一種早期的PLD，由于結(jié)構(gòu)的限制，它更適合于存儲(chǔ)數(shù)據(jù)。c.可編程陣列邏輯(ProgrammableArrayLogic，簡稱

PAL)

d.通用陣列邏輯(GeneticArrayLogic，簡稱GAL)

GAL是在PLA基礎(chǔ)上發(fā)展起來的，它采用了E2CMOS工藝，實(shí)現(xiàn)了可改寫，由于其輸出結(jié)構(gòu)是可編程的邏輯宏單元，給邏輯設(shè)計(jì)帶來很大的靈活性。低密度PLD的主要特點(diǎn)：集成度低，結(jié)構(gòu)簡單，僅能實(shí)現(xiàn)較小規(guī)模的邏輯電路。20世紀(jì)80年代中期，又出現(xiàn)了新一代的高密度PLD。這類器件的集成密度一般可達(dá)數(shù)千門，甚至上萬門，具有在系統(tǒng)可編程或現(xiàn)場可編程特性，可用于實(shí)現(xiàn)較大規(guī)模的邏輯電路。把基于乘積項(xiàng)技術(shù)和Flash結(jié)構(gòu)的高密度PLD稱為復(fù)雜可編程邏輯器件CPLD(ComplexPLD)，而把基于查找表技術(shù)和SRAM結(jié)構(gòu)的高密度PLD稱為現(xiàn)場可編程門陣列FPGA(FieldProgrammableGateArray)。CPLD和FPGA的邏輯功能基本相同，只是實(shí)現(xiàn)原理略有不同，統(tǒng)稱為高密度可編程邏輯器件。CPLD和FPGA可實(shí)現(xiàn)較大規(guī)模的電路，編程也很靈活。它們具有設(shè)計(jì)開發(fā)周期短、設(shè)計(jì)制造成本低、開發(fā)工具先進(jìn)、標(biāo)準(zhǔn)產(chǎn)品無需測試、質(zhì)量穩(wěn)定以及可實(shí)時(shí)在線檢驗(yàn)等優(yōu)點(diǎn)，因此被廣泛應(yīng)用于電子產(chǎn)品的設(shè)計(jì)和生產(chǎn)中。FPGA的主要特點(diǎn)：(1)基于SRAM結(jié)構(gòu)。(2)采用查表作為基本邏輯單元。(3)容量大，設(shè)計(jì)靈活。(4)每一次上電時(shí)要進(jìn)行數(shù)據(jù)加載。

密度和性能的持續(xù)提高、低廉的開發(fā)費(fèi)用和快速的上市時(shí)間正在使設(shè)計(jì)人員轉(zhuǎn)向