2021年重慶大學(xué)軟件工程專業(yè)《計(jì)算機(jī)組成原理》科目期末試卷B(有答案)

2021年重慶大學(xué)軟件工程專業(yè)《計(jì)算機(jī)組成原理》科目期末試卷B

（有答案）

一、選擇題

1、Cache用組相聯(lián)映射，一塊大小為128B,Cache共64塊，4塊分一組，主存有

4096塊，主存地址共需（）位。

A.19B.18C.17D.16

2、存儲(chǔ)器采用部分譯碼法片選時(shí)，（）。

A.不需要地址譯碼器

B.不能充分利用存儲(chǔ)器空間

C會(huì)產(chǎn)生地址重疊

D.CPU的地址線全參與譯碼

3、加法器采用先行進(jìn)位的根本目的是（）o

A.優(yōu)化加法器的結(jié)構(gòu)

B.快速傳遞進(jìn)位信號(hào)

C.增強(qiáng)加法器的功能

D.以上都不是

4、在C語(yǔ)言程序中，以下程序段最終的f值為（）。

Floatf=2.5+lel0；f=f-lelO；

A.2.5B.250C.OD3.5

5、假設(shè)有7位信息碼01010L則低位增設(shè)偶校驗(yàn)位后的代碼和低位增設(shè)奇校驗(yàn)位后的

代碼分別為（）。

A.0110101001101010B.010101001101011

C.0110101101101010D.0110101101101011

6、為協(xié)調(diào)計(jì)算機(jī)系統(tǒng)各部件的工作，需要一種器件來(lái)提供統(tǒng)一的時(shí)鐘標(biāo)準(zhǔn)，這個(gè)器件,

是（）6

A.總線緩沖器B.總線控制器C.E寸鐘發(fā)生器D.以上器件都具備這種功能

7、下列關(guān)于總線說(shuō)法中，正確的是（）

I.使用總線結(jié)構(gòu)減少了信息傳輸量

口.使用總線的優(yōu)點(diǎn)是數(shù)據(jù)信息和地址信息可以同時(shí)傳送

皿使用總結(jié)結(jié)構(gòu)可以提高信息的傳輸速度

IV.使用總線結(jié)構(gòu)可以減少信息傳輸線的條數(shù)

A.Ln,inB.II,m,ivc.m,ivD.只有i

8、計(jì)算機(jī)（）負(fù)責(zé)指令譯碼。

A.算術(shù)邏輯單元B.控制單元（或者操作碼譯碼器）（:?存儲(chǔ)器電路D.輸入/輸出譯碼電路

9、程序P在機(jī)器M上的執(zhí)行時(shí)間是20s,編譯優(yōu)化后，P執(zhí)行的指令數(shù)減少到原來(lái)的

70%,而CPI增加到原來(lái)的1.2倍，則P在M上的執(zhí)行時(shí)間是（）。

A.8.4sB.11.7SC.14sD.16.8S

10、下列部件中不屬于控制部件的是（）。

A.指令寄存器B.操作控制器C.程序計(jì)數(shù)器D.狀態(tài)條件寄存器

11、組合邏輯控制器和微程序控制器的主要區(qū)別在于（）。

A.ALU結(jié)構(gòu)不同

B.數(shù)據(jù)通路不同

C.CPU寄存器組織不同

D,微操作信號(hào)發(fā)生器的構(gòu)成方法不同。

12、四地址指令OPAiA2A3A4的功能為（A。OP（A2）一Aa，且4給出下一條指令地

址，假設(shè)Ai，A2,A3,A4都為主存儲(chǔ)器地址，則完成上述指令需要訪存（）次。

A.2B.3C.4D.5

13、下列關(guān)于各種尋址方式獲取操作數(shù)快慢的說(shuō)法中，正確的是（）。

I.立即尋址快于堆棧尋址

II.堆棧尋址快于寄存器尋址

HL寄存器一次間接尋址快于變址尋址

IV.變址尋址快于一次間接尋址

AJ.ivB,n、mci、m、ivD.m、iv

14、某磁盤的轉(zhuǎn)速為10000r/min,平均尋道時(shí)間是6ms,磁盤傳輸速率是20MB/s,

磁盤控制器延遲為0.2ms,讀取?個(gè)4KB的扇區(qū)所需平均時(shí)間約為（）。

A.9msB,9.4msC.12msD.12.4ms

15、中斷服務(wù)程序的最后一條指令是（）。

A.轉(zhuǎn)移指令

B出棧指令

C中斷返回指令

D.開中斷指令

二、填空題

16、存儲(chǔ)并按順序執(zhí)行，這是馮?諾依曼型計(jì)算機(jī)的工作原理。

17、指令尋址的基本方式有兩種，方式和方式。

18、漢字的、、是計(jì)算機(jī)用于漢字輸入、內(nèi)部處理、輸出三種不同

用途的編碼。

19、按IEEE乃4標(biāo)準(zhǔn)，一個(gè)浮點(diǎn)數(shù)的階碼E的值等于指數(shù)的加上一個(gè)固定的

20、存儲(chǔ)并按順序執(zhí)行，這是馮?諾依曼型計(jì)算機(jī)的工作原理。

21、計(jì)算機(jī)系統(tǒng)中，根據(jù)應(yīng)用條件和硬件資源不同，數(shù)據(jù)傳輸方式可采用傳送、

傳送、傳送。

22、按IEEE754標(biāo)準(zhǔn)，一個(gè)浮點(diǎn)數(shù)由、、三個(gè)域組成。

23、虛擬存儲(chǔ)器指的是層次，它給用戶提供了一個(gè)比實(shí)際_______空間大的多

_______空間。

24、RISC的中文含義是,QSC的中文含義是o

25、堆棧是一種特殊的數(shù)據(jù)尋址方式，它采用原理。按結(jié)構(gòu)不同，分為

堆棧和堆棧。

三、名詞解釋題

26、匯編語(yǔ)言：

27、數(shù)字化儀;

28、全寫法（寫直達(dá)法）：

29、猝發(fā)轉(zhuǎn)輸方式:

四、簡(jiǎn)答題

30、什么是并行處理?

31、寬體存儲(chǔ)器有什么特點(diǎn)?

32、何謂“總線仲裁”？一般采用何種策略進(jìn)行仲裁，簡(jiǎn)要說(shuō)明它們的應(yīng)用環(huán)境。

33、什么是閃速存儲(chǔ)器？它有哪些特點(diǎn)?

五、計(jì)算題

34、設(shè)浮點(diǎn)數(shù)字長(zhǎng)為16位，其中階碼5位（含一位階符），尾數(shù)11位（含一位數(shù)

符），將十進(jìn)制數(shù)+13/128寫成：二進(jìn)制定點(diǎn)數(shù)和浮點(diǎn)數(shù)，并分別寫出它在定點(diǎn)

機(jī)和浮點(diǎn)機(jī)中的機(jī)器數(shù)形式。

35、一個(gè)直接映射的Cache有128個(gè)字塊，主機(jī)內(nèi)存包含16K個(gè)字塊，每個(gè)塊有16

個(gè)字，訪問Cache的時(shí)間是10ms,填充一個(gè)Cache字塊的時(shí)間是200ms,Cache

的初始狀態(tài)為空。

1）如果按字尋址，請(qǐng)定義主存地址字段格式，給出各字段的位寬；

2）CPU從主存中依次讀取位置16~210的字，循環(huán)讀取10次，則訪問Cache

的命中率是多少？

3）10次循環(huán)中，CPU平均每次循環(huán)讀取的時(shí)間是多少?

36、一個(gè)Cache?主存系統(tǒng)，采用50MHz的時(shí)鐘，存儲(chǔ)器以每一個(gè)時(shí)鐘周期傳輸一

個(gè)字的速率連續(xù)傳輸8個(gè)字，以支持塊長(zhǎng)為8個(gè)字的Cache,且每個(gè)字長(zhǎng)為32位,

假設(shè)讀操作所花費(fèi)的時(shí)間：1個(gè)周期接收地址，3個(gè)周期延遲，8個(gè)周期傳輸8個(gè)字;

寫操作所花費(fèi)的時(shí)間：1個(gè)周期接收地址，2個(gè)周期延遲，8個(gè)周期傳輸8個(gè)字，3個(gè)

周期恢復(fù)和寫入糾錯(cuò)碼。求下述幾種情況下的存儲(chǔ)器的帶寬。

1）全部訪問為讀操作Q

2）全部訪問為寫操作。

3）65%的訪問為讀操作，35%的訪問為寫操作。

六、綜合題

37、設(shè)浮點(diǎn)數(shù)字長(zhǎng)32位，其中階碼部分8位（含I位階符），尾數(shù)部分24位（含1位

數(shù)符），當(dāng)階碼的基值分別是2和16時(shí)；

1）說(shuō)明基值2和16在浮點(diǎn)數(shù)中如何表示。

2）當(dāng)階碼和尾數(shù)均用補(bǔ)碼表示，且尾數(shù)采用規(guī)格化形式時(shí)，給出這兩種情

況下所能表示的最大正數(shù)真值和非零最小正數(shù)真值。

3）在哪種基值情況下，數(shù)的表示范圍大?

4）兩種基值情況下，對(duì)階和規(guī)格化操作有何不同?

38、某機(jī)采用微程序控制方式，微指令字長(zhǎng)為24位，采用水平型字段直接編碼控

制方式和斷定方式。共有微命令30個(gè)，構(gòu)成4個(gè)互斥類，各包含5個(gè)、8個(gè)、14個(gè)

和3個(gè)微命令，外部條件共3個(gè)，

1）控制存儲(chǔ)器的容量應(yīng)為多少？

2）設(shè)計(jì)出微指令的具體格式。

39、某機(jī)器字長(zhǎng)32位，CPU內(nèi)有32個(gè)32位的通用寄存器，設(shè)計(jì)一種能容納64種操

作的指令系統(tǒng)，設(shè)指令字長(zhǎng)等于機(jī)器字長(zhǎng)。

1）如果主存可直接或間接尋址，采用寄存器■存儲(chǔ)器型指令，能直接尋址的最大

存儲(chǔ)空間是多少？試畫出指令格式。

2）在1）的基礎(chǔ)上，如果采用通用寄存器作為基址寄存器，則上述寄存器-存儲(chǔ)器

型指令的指令格式又有何特點(diǎn)？畫出指令格式并指出這類指令可訪問多大的存儲(chǔ)空

間。

參考答案

一、選擇題

1、A

2、C

3、B

4、C

5、B

6、C

7、D

8、B

9、D

10、D

11、D

12、C

13、C

14、B

15、C

二、填空題

16、程序地址

17、字向位向

18、輸入編碼（或輸入碼）內(nèi)碼（或機(jī)內(nèi)碼）字模碼

19、真值偏移量

20、程序地址

21、并行串行復(fù)用

22、符號(hào)位階碼尾數(shù)

23、主存一外存主存虛擬地址

24、精簡(jiǎn)指令系統(tǒng)計(jì)算機(jī)復(fù)雜指令系統(tǒng)計(jì)算機(jī)

25、先進(jìn)后出寄存器存儲(chǔ)器

三、名詞解釋題

26、匯編語(yǔ)言：

采用文字方式（助記符）表示的程序設(shè)計(jì)語(yǔ)言，其中大部分指令和機(jī)器語(yǔ)言中的指令一一

對(duì)應(yīng)，但不能被計(jì)算機(jī)的硬件直接識(shí)別。

27、數(shù)字化儀：

一種二維坐標(biāo)的輸入系統(tǒng)，主要用于輸入工程圖，包括一個(gè)游標(biāo)和一個(gè)圖形板.

28、全寫法（寫直達(dá)法）：

cache命中時(shí)的一種更新策略，寫操作時(shí)將數(shù)據(jù)既寫入cache又寫入主存，但塊更時(shí)不需

要將調(diào)出的塊寫回主存,

29、猝發(fā)轉(zhuǎn)輸方式：

在一個(gè)總線周期內(nèi)傳輸存儲(chǔ)地址連續(xù)的多個(gè)數(shù)據(jù)字的總線傳輸方式。

四、簡(jiǎn)答題

30、答：廣義地講，并行性有兩種含義：一是同時(shí)性，指兩個(gè)或多人事件在同一時(shí)刻發(fā)生:

二是并發(fā)性，指兩個(gè)或多個(gè)事件在同一時(shí)間間隔內(nèi)發(fā)生。計(jì)算機(jī)的并行處理技術(shù)可貫穿于

信息加工的各個(gè)步驟和階段，概括起來(lái)，主要有三種形式：（1）時(shí)間并行：指時(shí)間重疊,

在并行性概念中引入時(shí)間因素，讓多個(gè)處理過(guò)程在時(shí)間上相互錯(cuò)開，輪流重疊地使用同一

套硬件設(shè)備的各個(gè)部分，以加快硬件周轉(zhuǎn)而贏得速度。（2）空間并行；指資源重復(fù)，在

并行性概念中引入空間因素，以"數(shù)量取勝"為原則來(lái)大幅度提高計(jì)算機(jī)的處理速度。

（3）時(shí)間并行+空間并行：指時(shí)間重疊和資源重復(fù)的綜合應(yīng)用，既采用時(shí)間并行性又采

用空間并行性

3L答；，寬體存儲(chǔ)器將存儲(chǔ)的位數(shù)擴(kuò)到多個(gè)字的寬度，訪問存儲(chǔ)器時(shí)可以同時(shí)對(duì)多個(gè)字

進(jìn)行訪問，從而提高數(shù)據(jù)的吞吐率。

32、答：連接到總線上的功能模塊有主動(dòng)和被動(dòng)兩種形態(tài)。主方可以啟動(dòng)一個(gè)總線周期，

而從方只能響應(yīng)主方的請(qǐng)求。每次總線操作，只能有一個(gè)主方占用總線控制權(quán)，但同一時(shí)

間里可以有一個(gè)或多個(gè)從方。

除CPU模塊外，10功能模塊也可以提出總線請(qǐng)求。為了解決多個(gè)主設(shè)備同時(shí)競(jìng)爭(zhēng)總線控

制權(quán)，必須具有總線仲裁部件，以某種方式選擇其中一個(gè)主設(shè)備作為總線的下一次主方。

一般來(lái)說(shuō)，采用優(yōu)先級(jí)或公平策略進(jìn)行仲裁。在多處理器系統(tǒng)中對(duì)CPU模塊的總線請(qǐng)求

采用公平原則處理，而對(duì)10模塊的總線請(qǐng)求采用優(yōu)先級(jí)策略。

33、答：閃速存儲(chǔ)器是高密度、非易失性的讀/寫半導(dǎo)體存儲(chǔ)器。從原理上看，它屬于

ROM型存儲(chǔ)器，但是它又可隨機(jī)改寫信息；從功能上看，它又相當(dāng)于RAM,所以傳統(tǒng)

ROM與RAM的定義和劃分已失去意義。因而它是一種全新的存儲(chǔ)器技術(shù)。閃速存儲(chǔ)器

的特點(diǎn)；（1）固有的非易失性（2）廉價(jià)的高密度（3）可直接執(zhí)行（4）固態(tài)性能

五、計(jì)算題

34、解析：假設(shè)x=+13/128其二進(jìn)制形式可以表示為：x=0.0001101000：

定點(diǎn)數(shù)農(nóng)示：x=0.0001101000o

浮點(diǎn)數(shù)規(guī)格化表示：x=0.1101000000x2-i1Bo

定點(diǎn)機(jī)中：岡片岡產(chǎn)岡小0.0001101000。

浮點(diǎn)機(jī)申：

岡山=1,0011；O.llOlOOOOOOo

岡產(chǎn)L1101；0.1101000000,

[x]fi=l,1100：0.1101000000.

35、解析：

1)按字尋址，每個(gè)塊有16個(gè)字，故字塊內(nèi)地址為4位。Cache有128個(gè)字塊，故

Cache字塊地址為8位。主存包含16K個(gè)字塊，故主存地址總共14位。則主存字塊

標(biāo)記位數(shù)為14-8-4=2

主存字塊標(biāo)記2位Cache字塊地址8位字塊內(nèi)地址4位

2)Cache中每個(gè)塊16個(gè)字，故16~210位置的字，按照直接映射可分別放入

Cache的第1~13塊。由于Cache的初始狀態(tài)為空，循環(huán)讀取10次時(shí)，第一次循環(huán)

第16、32、48、64、…、208位置的字均末命中,共13次，其他位置均命中,后

面9次循環(huán)每個(gè)字都命中。故Cache的命中率為1-13/(195x10)=99.3%。

3)第一次循環(huán)需要填充Cachel3次，訪問Cache195-13=182次，總時(shí)間為

200nsxl3+10nsxl82^4420mso其余9次循環(huán)只需訪問Cachel95次，總時(shí)間為

195xl0nsx9=17550nso故平均訪問時(shí)間為(17550ns+4420ns)/10=2197nso

36、解析：由于存儲(chǔ)系統(tǒng)采用50MHz的時(shí)鐘，因此每?個(gè)時(shí)鐘周期為1/(50MHz)

=20nSo

1)當(dāng)全部訪問為讀操作時(shí)，一次讀操作所花費(fèi)的時(shí)間為

Tr=(1+3+8)x20ns=240ns

故存儲(chǔ)器的帶寬為

B尸8/T尸8/(240乂IO第=33.3乂1。6字〃二133.2MB/S

2)當(dāng)全部訪問為寫操作時(shí)，一次寫操作所花費(fèi)的時(shí)間為

Tr=(1+2+8+3)x20ns=280ns

故存儲(chǔ)器的帶寬為

6

Bw=8/Tw=8/（280x10-5）=28.6xl0^/s=114.4MB/s

3）讀/寫操作合在一起的加權(quán)時(shí)間為

T=240nsx0.65+280nsx0.35=254ns

故存儲(chǔ)器的帶寬為

B=8/T=8/（254X10-9）=31.5X106^/S=126MB/S

六、綜合題

37、解析：

1）基值2和16在浮點(diǎn)數(shù)中是隱含表示的，并不出現(xiàn)在浮點(diǎn)數(shù)中。

2）最大正數(shù)，也就是，尾數(shù)最大且規(guī)格化，階碼最大的數(shù)；最小正數(shù)，也就是，

尾數(shù)最小且規(guī)格化（t為基值時(shí)，尾數(shù)的最高log2t位不全為0的數(shù)為規(guī)格化數(shù)），

階碼最小的數(shù)。

當(dāng)階碼的基值是2時(shí)，最大正數(shù)：0.1111111：0,11...L真值是（1-2-23）x2127；

最小正數(shù)：1,0000000：0,10...0,真值是2T29。

當(dāng)階碼的基值是16時(shí),最大正數(shù)；0,111111；0,1L..L真值是（1223）

xl6127：最小正數(shù)：1,0000000：0,0001.0,真值是163

3）在浮點(diǎn)數(shù)表示中，基值越大，表示的浮點(diǎn)數(shù)范圍就越大，所以基值為16的浮點(diǎn)

數(shù)表示范圍大。

4）對(duì)階時(shí)，需要小階向大階看齊，若基值為2的浮點(diǎn)數(shù)尾數(shù)右移一位，階碼加L

而基值為16的浮點(diǎn)數(shù)尾數(shù)右移4位，階碼加L

格式化時(shí)，若基值為2的浮點(diǎn)數(shù)尾數(shù)最高有效位出現(xiàn)0,則需要尾數(shù)向末移動(dòng)一位,

階碼減L而基值為16的浮點(diǎn)數(shù)尾數(shù)最高4位有效位全為0時(shí)，才需要尾數(shù)向左移動(dòng),

每移動(dòng)4位，階碼減1。

38、解析；微指令字長(zhǎng)為24位，操作控制字段被分為4組，第1組3位（表示5個(gè)微

命令）.第2組4位，（表示8個(gè)微命令），第3組4位（表示14個(gè)微命令），第4組2

位（表示3個(gè)微命令）；判斷測(cè)試條件字段2位，下地址字段9位。

1）因?yàn)橄碌刂纷侄斡?位，所以控制存儲(chǔ)器的容量為29x24位。

2）微指令的具體格式如圖所